JPH09107093A - ＧｓＡｓ基板上の低雑音電力用ＡｌＧａＰＳｂ／ＧａＩｎＡｓＨＥＭＴおよび疑似形態ＨＥＭＴ - Google Patents

ＧｓＡｓ基板上の低雑音電力用ＡｌＧａＰＳｂ／ＧａＩｎＡｓＨＥＭＴおよび疑似形態ＨＥＭＴ

Info

Publication number
JPH09107093A
JPH09107093A JP8144708A JP14470896A JPH09107093A JP H09107093 A JPH09107093 A JP H09107093A JP 8144708 A JP8144708 A JP 8144708A JP 14470896 A JP14470896 A JP 14470896A JP H09107093 A JPH09107093 A JP H09107093A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
barrier layer
channel layer
gap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8144708A
Other languages
English (en)
Inventor
Mehran Matloubian
メーラン・マトロウビアン
Takyiu Liu
タキュー・リュー
Chanh Nguyen
チャン・ヌグイエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
HE Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co, HE Holdings Inc filed Critical Hughes Aircraft Co
Publication of JPH09107093A publication Critical patent/JPH09107093A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 本発明はワイドギャップ半導体材料を使用し
て低雑音で高電力特性の電界効果トランジスタのエピタ
キシャル構造を得ることを目的とする。 【解決手段】 半導体基板12上に第１のナロウギャップ
半導体材料のチャネル層16を形成し、チャネル層16上の
バリア層22を形成し、このバリア層22をワイドギャップ
半導体材料であるＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zで
構成したことを特徴とする。第１のナロウギャップ半導
体材料としてはＧａx Ｉｎ1-x Ａｓが使用される。チャ
ネル層と半導体基板の間にはＧａＡｓまたはＡｌ1-y Ｇ
ａy Ｐ0.71 +zＳｂ0.29-zのバッファ層14が形成され、バ
リア層とチャネル層の間にドナ−層20とスペ−サ−層18
が設けられ、またバリア層22上にはキャップ層24が設け
られることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタのエピタキシャル構造およびその製造方法に関す
る。特に本発明では、変調ド−プされた電界効果トラン
ジスタ（ＭＯＤＦＥＴ）あるいは格子が整合し疑似形態
高電子移動度トランジスタ（ＨＥＭＴあるいはｐＨＥＭ
Ｔ）のための新しい材料系とエピタキシャル構造に関連
している。
【０００２】
【従来の技術】ＭＯＤＦＥＴは電子移動度は不純物散乱
により限定されないので、アンド−プなチャネル層に電
子流を生成させるように設計された電界効果半導体トラ
ンジスタである。ＭＯＤＦＥＴは衛星受信機や送信機、
マイクロ波およびミリメートル波のシステムにおいて作
動する改良型レ−ダや光ファイバならびに固体電力増幅
器、低雑音増幅器、のような様々な電子装置に用いられ
ている。
【０００３】従来のＭＯＤＦＥＴは、ＧａＡｓ基板とこ
の基板上に形成されるバッファ層、チャネル層、スペ−
サ−層、ドナ−層、バリア層（ショットキ−層として知
られている）、キャップ層を含む。バリア層はドナ−層
およびショットキ−バリア層として機能するためにド−
プされてもよい。スペ−サ−、ドナ−、バリア層は一般
的にアルミニウムガリウムヒ化物（ＡｌＧａＡｓ）のよ
うなワイドバンドギャップ半導体材料で構成される。チ
ャネルおよびキャップ層はガリウムヒ化物（ＧａＡｓ）
もしくはガリウムインジウムヒ化物（ＧａＩｎＡｓ）の
ようなナロウバンドギャップ半導体材料で構成される。
【０００４】格子整合している高電子移動度トランジス
タ（ＨＥＭＴ）はＭＯＤＦＥＴ型であり、ワイドギャッ
プ半導体材料と格子整合しているナロウギャップ半導体
材料を有している。疑似形態高電子移動度トランジスタ
（ｐＨＥＭＴ）は別の形式のＭＯＤＦＥＴ型であり、こ
の場合ナロウギャップ半導体材料とワイドギャップ半導
体材料の格子が整合していない。例えば、材料系Ａｌa
Ｇａ1-a Ａｓ／ＧａxＩｎ1-x Ａｓに基いた従来のｐＨ
ＥＭＴは、チャネル層ではｘ＝０．２でドナ−層ではａ
＝０．３を代表的に用いている。
【０００５】これらの装置では、ワイドギャップの半導
体ドナ−層とナロウギャップの半導体チャネル層の間の
エネルギーギャップの不連続性により電子はチャネル層
に残っているが、ドナ−原子からの静電吸引によりヘテ
ロ接合に近接している。従って電子移動度は不純物散乱
により制限されないので、電子の伝導がアンド−プなチ
ャネル層において生じる。
【０００６】
【発明が解決しようとする課題】製造業者は高電流伝送
容量になるような大きいシート電荷密度のチャネル層を
有するＨＥＭＴ装置を開発しようと試みている。ドナ−
層とチャネル層の間の伝導帯不連続性（ΔＥｃ）が増し
ていくと材料系Ａｌa Ｇａ1-a Ａｓ／Ｇａx Ｉｎ1-x Ａ
ｓに基いた従来のｐＨＥＭＴのチャネル層のシ−ト電荷
密度が増えていく。しかし、Ａｌの割合を増やしていく
と装置の信頼性と妥協することになる。加えて、Ａｌの
割合の高いＡｌＧａＡｓは化学的に不安定である。
【０００７】なお電力用トランジスタの応用では、チャ
ネル層からバリア層へのホールの注入を減少させること
が望ましい。従ってゲ−ト・ドレイン降服電圧を増加
し、ゲ−ト電流を減小させることが望ましい。チャネル
層とバリア層の間の高い電子帯不連続性（ΔＥｖ）はバ
リア層中へのホールの注入を減少させる。従来の装置は
高いゲ−ト・ドレイン降服電圧を得るため二重ゲート凹
部構造を用いている。しかし、二重ゲ−ト凹部の構成
は、製造過程が増えていくので複雑性を増し装置を製造
するためのコストがかかる。
【０００８】Ｇａx Ｉｎ1-x Ａｓのチャネル層中でのＩ
ｎの比率を増加することによってｐＨＥＭＴの性能を改
善する。しかし、チャネル層に加えられたＩｎの量に限
界があり、Ｉｎの増加割合はチャネル層で格子の歪みを
生成する。チャネル層で格子の歪みの生成は補償される
ことができるが、ＡｌＧａＡｓは根本的にＧａＡｓ基板
に格子整合しているのでＡｌＧａＡｓを歪み補償に用い
ることは困難である。さらに高比抵抗でワイドバンドギ
ャップの材料はＨＥＭＴあるいはｐＨＥＭＴのピンチオ
フ特性を改善するために望ましい。
【０００９】
【課題を解決するための手段】本発明はバリア層にＡｌ
1-y Ｇａy Ｐ0.71+zＳｂ0.29-zを使用した電界効果トラ
ンジスタのエピタキシャル構造と材料系を提供し、それ
によって低雑音と電力特性の両方を提供している。
【００１０】本発明の好ましい実施形態に従って、新し
い材料系によってアンド−プでナロウギャップであるＧ
ａＩｎＡｓ半導体のチャネル層と、ド−プされたワイド
ギャップＡｌa Ｇａ1-a ＡｓあるいはＡｌ1-y Ｇａy Ｐ
0.71+zＳｂ0.29-z半導体のドナ−層と、アンド−プのＡ
ｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-z半導体のバリア層と、
ＧａＡｓ基板から成る半導体基板上の電界効果トランジ
スタが得られる。あるいはド−プされたＡｌ1-y Ｇａy
Ｐ0.71+zＳｂ0.29-z半導体でもよいバリア層はショット
キ−層とドナ−層として作用する。好ましいエピタキシ
ャル構造はバリア層とドナ−層を含み、さらにチャネル
層とドナ−層の間にあるアンド−プでワイドギャップで
あるＡｌa Ｇａ1-a ＡｓあるいはＡｌ1-y Ｇａy Ｐ
0.71+zＳｂ0. 29-z半導体のスペ−サ−層と、基板とチャ
ネル層の間にあるアンド−プのＧａＡｓあるいはＡｌ
1-y Ｇａy Ｐ0.71+zＳｂ0.29-z半導体のバッファ層と、
ＧａＡｓを含む半導体ナロウギャップから成るキャップ
層とを含む。
【００１１】本発明は電界効果トランジスタの材料系を
構成する新しい製造方法を含む。その方法は、基板の上
にチャネル層を形成し、チャネル層はアンド−プでナロ
ウギャップであるＧａＩｎＡｓ半導体材料から成り、ド
−プされたＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-z半導体の
バリア層を形成する工程を含む。好ましいのは、ドナ−
層がバリア層とチャネル層の間に形成され、ドナ−層は
ド−プされたＡｌa Ｇａ1-a ＡｓあるいはＡｌ1-y Ｇａ
y Ｐ0.71+zＳｂ0.29-z半導体材料から成り、バリア層は
アンド−プのままである。さらに次の工程としてドナ−
層とバリア層を含む材料系のドナ−層あるいはドナ−層
を含まない材料系のバリア層のド−プ剤を提供すること
を含む。もっとも好ましい方法の工程としては、チャネ
ル層と基板の間にバッファ層を形成し、このバッファ層
はアンド−プでＧａＡｓあるいはＡｌ1-y Ｇａy Ｐ
0.71+zＳｂ0.29-z半導体材料から成り、チャネル層とド
ナ−層の間にスペ−サ−層を形成し、スペ−サ−層はア
ンド−プでＡｌa Ｇａ1-a ＡｓあるいはＡｌ1-y Ｇａy
Ｐ0.71+zＳｂ0.29-z半導体材料から成り、さらにＧａＡ
ｓを含むナロウギャップ半導体から成るキャップ層を形
成する。
【００１２】本発明ではさらにＡｌ1-y Ｇａy Ｐ0.71+z
Ｓｂ0.29-zから成るバッファ層を有する材料系を含む。
この構造はＧａＡｓ基板の上の従来のＡｌＧａＡｓ／Ｇ
ａＩｎＡｓのＨＥＭＴあるいはｐＨＥＭＴの装置の改良
された低雑音および電力特性を提供する。
【００１３】ＡｌＰ0.71+yＳｂ0.29-yは従来のＡｌＧａ
Ａｓ／ＧａＩｎＡｓの装置と比較してより大きいΔＥｃ
を有するので、本発明のチャネル層はより大きいシート
電荷密度有し、その結果電界効果トランジスタはより高
い電流伝送容量を有する。加えて、より大きいΔＥｃは
より高い相互コンダクタンスを提供し、それによって同
じゲート長のＡｌＧａＡｓ／ＧａＩｎＡｓＨＥＭＴと比
較してより高い遮断周波数が得られる。トランジスタに
低い雑音指数を与える。
【００１４】ＡｌＰ0.71+yＳｂ0.29-yは従来のＡｌＧａ
Ａｓ／ＧａＩｎＡｓ材料系に比較して大きいΔＥｖを有
するので、本発明による材料系を含む電界効果トランジ
スタはチャネル層からバリア層へのホールの注入が非常
に少なく、それゆえより低いゲート電流を有する。さら
にＡｌＰ0.71+zＳｂ0.29-zより成るワイドバンドギャッ
プ材料は電界効果トランジスタの相互コンダクタンスと
ピンチオフ電圧をより良好かつ均一に制御するためにウ
ェ−ハを横切り有効なエッチング停止層として機能する
利点を伴っている。さらに、ワイドバンドギャップはＡ
ｌＰ0.71+zＳｂ0.29-z材料が高比抵抗バッファ層として
機能することを可能にする。
【００１５】本発明によるエピタキシャル構造は歪み補
償によって改良された柔軟な構造を提供している。チャ
ネル層にさらにインジウムを加え、同時にＡｌＧａＰＳ
ｂバリア層にさらにリンを加えて疑似形態構造の成長の
ための条件を満足させ、電荷伝送や絶縁破壊や漏洩特性
を改良することができる。さらにＡｌＧａＰＳｂは装置
の動作する温度で大気にさらされる場合分解せず化学的
に安定な材料である。加えてＡｌＰ0.71+yＳｂ0.29-y材
料はＡｌの割合の高いＡｌＧａＡｓよりＤＸセンタ−が
少ないことが期待される。
【００１６】本発明自体は、目的および付随する効果と
共に添付図面と関連した次以下の詳細な説明を参照する
ことによって十分に理解されるであろう。
【００１７】
【発明の実施の形態】本発明はより信頼できる材料系と
エピタキシャル構造であり、高周波で低雑音と電力用の
ＨＥＭＴあるいはｐＨＥＭＴである。図１で示されるよ
うに本発明による電界効果トランジスタのエピタキシャ
ル構造10は半導体基板12、バッファ層14、ＧａＩｎＡｓ
から成るチャネル層16、スペ−サ−層18、ドナ−層20、
アルミニウムガリウムリンアンチモン（Ａｌ1-y Ｇａy
Ｐ0.71+zＳｂ0.29-zあるいはＡｌＧａＰＳｂ）から成る
バリア層22、キャップ層24を含む。
【００１８】半導体基板12は半導体材料を含む基板ある
いは支持層を含む。例えば半導体基板12はＧａＡｓから
成る支持層あるいはＧａＡｓを含む基板である。
【００１９】バッファ層 14 はチャネル層が半導体基板
12の表面の不適当な転位を受けないように制限するのに
適しているあらゆる半導体材料をも含む。例えば、バッ
ファ層は本質的にＧａＡｓとＡｌ1-y Ｇａy Ｐ0.71+zＳ
ｂ0.29-zから成る群から選択された材料を含む。好まし
いバッファ層14はＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zを
含む。
【００２０】チャネル層16は式Ｇａ1-x Ｉｎx Ａｓで表
されたモル比のガリウムインジウムヒ化物を含む。ｘの
好ましい数値は０から０．５の間の任意の数値であ
る。。ｘのさらに好ましい数値は０．１５から０．３５
の範囲の任意の数値である。
【００２１】スペ−サ−層18とドナ−層20はＭＯＤＦＥ
Ｔのスペ−サ−層に適している任意のワイドギャップ半
導体材料を含む。例えばスペ−サ−層18はＡｌa Ｇａ
1-a ＡｓとＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zを本質的
に含む群である。さらに好ましい材料はＡｌ1-y Ｇａy
Ｐ0.71+zＳｂ0.29-zである。
【００２２】式Ａｌa Ｇａ1-a Ａｓの好ましい数値は
０．１から０．５の任意の数でよい。ｘのさらに好まし
い数値は０．１５から０．３５のいずれの数である。式
Ａｌ1- y Ｇａy Ｐ0.71+zＳｂ0.29-zの好ましいｙの数値
は０から０．３の任意の数値でもよい。ｙのさらに好ま
しい数値は０から０．１の任意の数値である。ｙの最も
好ましい数値は０である。式Ａｌ1-y Ｇａy Ｐ0.71+zＳ
ｂ0.29-zでのｚの好ましい数値は−０．２１から０．２
９の任意の数値である。ｚのさらに好ましい数値は−
０．１から０．１の任意の数値である。
【００２３】本発明の好ましい実施形態は全てがＡｌ
1-y Ｇａy Ｐ0.71+zＳｂ0.29-zで構成されたバッファ層
14、スペ−サ−層18、ドナ−層20、バリア層22を含む図
１に示されるようなエピタキシャル構造である。
【００２４】従来のＭＯＤＦＥＴでは、図１に示される
ようなエピタキシャル構造10はバリア層22をショットキ
−層とドナ−層の両方として用いている。それゆえドナ
−層20なしですませている。この実施形態において、バ
リア層22はさらにド−プ剤を含む。このド−プ剤はＡｌ
1-y Ｇａy Ｐ0.71+zＳｂ0.29-zのＮ型ド−プ剤である。
例えば、ド−プ剤は周期表からテルル（Ｔｅ）およびＶ
Ｉ族の半導体元素を本質的に含む族から選択された元素
である。すなわち、ド−プ剤はＴｅ、シリコン（Ｓ
ｉ），ゲルマニウム（Ｇｅ），すず（Ｓｎ）から成る群
から選択された元素である。好ましいド−プ剤はＴｅと
Ｓｉである。
【００２５】本発明の好ましい実施形態はバリア層22と
ドナ−層20の両方を含む。エピタキシャル構造10はドナ
−層20と共にバリア層22を含み、ドナ−層はド−プされ
ているがバリア層はド−プされていない。ド−プ剤はＡ
ｌa Ｇａ1-a ＡｓとＡｌ1-yＧａy Ｐ0.71+zＳｂ0.29-z
のＮ型ド−プ剤である。例えば、ド−プ剤は周期表から
テルル（Ｔｅ）およびＶＩ族の半導体元素を本質的に含
む群から選択された元素である。したがって、ド−プ剤
はＴｅ、Ｓｉ，Ｇｅ，Ｓｎから成る群から選択された元
素である。好ましいド−プ剤はＴｅとＳｉである。
【００２６】キャップ層24は電界効果トランジスタのソ
ースとドレインのオ−ムコンタクトを容易にするのに適
しているナロウギャップ材料を含んでもよい。例えば、
キャップ層24はＧａＡｓから構成される。キャップ層24
はド−プあるいはアンド−プである。好ましいキャップ
層はド−プ剤でド−プされている。好ましいド−プ剤は
キャップ層24のナロウギャップ半導体材料のド−プに適
しているＮ型ド−プ剤である。例えばド−プ剤はＴｅと
Ｓｉである。
【００２７】Ａｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zを含む
エピタキシャル層の成長はリンとアンチモンの原料を供
給するエピタキシャル成長技術により達成される。例え
ば、バリア層は固体原料であるアンチモンで装備された
ＰＨ3 の気体原料から成長する。あるいは、バリア層22
はＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zに似たＡｌＧａＳ
ｂ／ＡｌＰの超格子から成長させることもできる。望ま
しい材料がＡｌＰ0.71 +zＳｂ0.29-zである場合、バリア
層22はＡｌＰ0.71+zＳｂ0.29-zのエピタキシャル層に似
た超格子ＡｌＰ／ＡｌＧａＳｂから成長させることがで
きる。
【００２８】例えば、バリア層22は超格子成長法に従っ
て成長するＡｌＰ0.71+zＳｂ0.29-zを含み、約３０オン
グストロ−ムの周期および適切なデュ−ティサイクルの
超格子すなわち約２１．３オングストロ−ムＡｌＰと約
８．７オングストロ−ムＡｌＳｂを含む。バリア層はＡ
ｌＰ0.71Ｓｂ0.29の電子特性に類似している。好ましく
はＡｌＰ／ＡｌＳｂ超格子は約１５オングストロ−ムか
ら約５０オングストロ−ムの間の周期の範囲を有する。
【００２９】エピタキシャル層成長のさらに好ましい方
法は気体原料であるリン酸塩（ＰＨ3 ）と固体原料であ
るアンチモンからＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zの
成長である。リン酸塩ガス流はマスフロ−制御装置によ
り制御される。約８００℃の熱分解装置は層の前部の成
長に組み入れる前に（主に）リン酸塩ガスを分解する。
アンチモンに関しては、確実な取り組み方としては熱処
理方法（流出するセルにおいて）でアンチモンの四量体
と二量体を生成し、同様にしてヒ素はさらに従来の固体
原料を使用するＭＢＥ成長チャンバ−で生成する。高純
度のアンチモン化合物（ＧａＳｂとＡｌＳｂ）は熱分解
装置があるなしにかかわらず世界中に達成されている。
しかもヒ素とは異なり、アンチモンの流れは非常に急速
に遮断される。したがってに高品質で階段状の境界面が
成長する。
【００３０】従来のエピタキシャル成長過程は本発明の
エピタキシャル構造10を構成するのに用いられる。好ま
しいプロセスは気体原料の分子ビ−ムエピタキシ（ＧＳ
ＭＢＥ）、化学ビームエピタキシ（ＣＢＥ）、有機金属
化学気相沈着（ＭＯＣＶＤ）、有機金属化学気相エピタ
キシ（ＭＯＶＰＥ）として知られている後者の過程を含
む。最も好ましい過程は、ＧＳＭＢＥとＣＢＥである。
【００３１】本発明のエピタキシャル構造は歪み補償に
よって改良された柔軟な構造を提供している。さらにイ
ンジウムをチャネル層に加えると同時にさらにリンを本
発明に従ってエピタキシャル構造のバリア層であるＡｌ
ＧａＰＳｂに加えることができる。チャネル層は二軸圧
縮応力であり、バリア層は二軸伸張応力である。したが
って電荷伝送や絶縁破壊や漏洩を改良することが可能
で、疑似形態構造のさらに良い必要条件を満足にするこ
とができる。このような方式はＡｌＧａＡｓ／ＧａＩｎ
ＡｓのｐＨＥＭＴの装置では得られない。加えてＡｌＧ
ａＰＳｂは装置の操作する温度が大気にさらされる場合
分解しない化学的に安定な材料である。一般的に装置の
動作する温度は２５０℃以下である。加えてＡｌＰ
0.71+yＳｂ0.29 -yの材料はＡｌの割合の高いＡｌＧａＡ
ｓよりはるかに少ないＤＸセンタ−を有することが期待
される。
【００３２】計算法はファンデルワ−ルモデルの固体の
手引き書である論理だった最初のバンド構造方法論に基
いて行われた。（参照：Ｃ．Ｇ．Ｖａｎ ｄｅ Ｗａｌ
ｌｅ，”Ｂａｎｄ ｌｉｎｅｕｐｓ ａｎｄ ｄｅｆｏ
ｒｍａｔｉｏｎ ｐｏｔｅｎｔｉａｌｓ ｉｎ ｔｈｅ
ｍｏｄｅｌ−ｓｏｌｉｄ ｔｈｅｏｒｙ“，Ｐｈｙｓ
ｉｃｓ Ｒｅｖｉｅｗ Ｂ，Ｖｏｌ．39，1871-1881,Ｊ
ａｎ 1989 ）。その材料系はＡｌＰ0.71Ｓｂ0.29とＧａ
0.78Ｉｎ0.22Ａｓである。（ＡｌＰ0.71Ｓｂ0. 29はヴェ
ガ−ド法によりＧａ0.78Ｉｎ0.22Ａｓと格子整合してい
る。）これらの計算に基いてＩ型の構成はＡｌＰ0.71Ｓ
ｂ0.29とＧａ0.78Ｉｎ0.22Ａｓとの間で期待される。
【００３３】図２は26で示すＡｌＰ0.71Ｓｂ0.29と28で
示すのＧａ0.78Ｉｎ0.22Ａｓの間のバンド構成である。
図２に示されているように26の材料ＡｌＰ0.39Ｓｂ0.61
は約２．２０eVのバンドギャップを有し、一方、28の材
料Ｇａ0.78Ｉｎ0.22Ａｓは約１．２０eVのバンドギャッ
プを有している。特に０．３８eVである伝導帯不連続性
（ΔＥｃ）と０．６２eVである高価電子帯不連続性（Δ
Ｅｖ）がＡｌＰ0.71Ｓｂ0.29／Ｉｎ0.22Ｇａ0.78Ａｓ材
料系において予想される。
【００３４】従来のＡｌ0.3 Ｇａ0.7 Ａｓ／Ｉｎ0.22Ｇ
ａ0.78Ａｓに対する０．３３eVと比較してより大きい
０．３８eVのΔＥｖは高電流伝送容量を生じるチャネル
層に存在する大きいシート電荷密度をもたらす。大きい
ΔＥｃにより相互コンダクタンスは高くなり、よって遮
断周波数は同じゲ−ト長でＡｌＧａＡｓ／ＧａＩｎＡｓ
のＨＥＭＴと比較して高くなる。これはトランジスタの
低雑音指数を生じる。
【００３５】加えて従来のＡｌ0.3 Ｇａ0.7 Ａｓ／Ｉｎ
0.22Ｇａ0.78Ａｓの材料系での０．２７eVと比較してよ
り大きい０．６２eVのΔＥｖはチャネル層16からバリア
層22へのより低いホ−ルの注入より低いゲ−ト電流にな
る。
【００３６】さらにＡｌＰ0.71+zＳｂ0.29-zの材料でワ
イドバンドギャップは有効なショットキ−バリアとして
機能することを示している。図１に示されるようなＡｌ
Ｐ0. 71+zＳｂ0.29-zのバリア層22はウェ−ハを横切る電
界効果トランジスタの相互コンダクタンスとピンチオフ
電圧をより一層良好に、均一に制御するために有効なエ
ッチング停止層として機能する。さらに、大きいバンド
ギャップはＡｌＰ0.71 +zＳｂ0.29-zの材料が高比抵抗の
バッファ層として機能させる。
【００３７】従って材料Ａｌ1-y Ｇａy Ｐ0.71+zＳｂ
0.29-zは、ＧａＡｓ基板上の従来のＡｌＧａＡｓ／Ｉｎ
ＧａＡｓにまさるＨＥＭＴあるいはｐＨＥＭＴ装置の低
雑音で電力性能を改良するための優れた候補である。
【００３８】当然上記のような好ましい実施形態に対し
て変化や変更の広範囲にわたって行われることを理解す
べきである。それ故前述の詳細な説明は本発明を限定す
るものではなく単なる例示であり、本発明の技術的範囲
は特価物を含めて特許請求の範囲によって定められるべ
きものである。
【図面の簡単な説明】
【図１】本発明の１実施形態の電界効果トランジスタの
概略断面図
【図２】本発明の１実施形態の電界効果トランジスタの
禁止帯の概略図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タキュー・リュー アメリカ合衆国、カリフォルニア州 91320、ニューベリー・パーク、フォック ス・スプリングス・サークル 1800 (72)発明者 チャン・ヌグイエン アメリカ合衆国、カリフォルニア州 91320、ニューベリー・パーク、ウエス ト・ヒルクレスト 2080

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１のナロウギャップ半
    導体材料を含むチャネル層を形成し、 チャネル層上のバリア層を形成し、 このバリア層はＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zから
    なる第１のワイドギャップ半導体材料から構成されてい
    ることを特徴とする電界効果トランジスタのエピタキシ
    ャル構造。
  2. 【請求項２】 前記第１のナロウギャップ半導体材料は
    Ｇａx Ｉｎ1-x Ａｓからなり、ここでｘは０と０．５の
    間の値である請求項１記載のエピタキシャル構造。
  3. 【請求項３】 チャネル層と半導体基板の間に位置する
    半導体材料から構成されたバッファ層を備え、このバッ
    ファ層の前記半導体材料は本質的にＧａＡｓおよびＡｌ
    1-y Ｇａy Ｐ0.71+zＳｂ0.29-zからなるグループから選
    択された化合物である請求項１記載のエピタキシャル構
    造。
  4. 【請求項４】 さらに、バリア層とチャネル層の間に位
    置するドナ−層を具備し、前記ドナ−層は第２のワイド
    ギャップ半導体材料で構成され、前記第２のワイドギャ
    ップ半導体材料は本質的にＡｌa Ｇａ1-a ＡｓおよびＡ
    ｌ1-y ＧａyＰ0.71+zＳｂ0.29-zからなるグループから
    選択された化合物である請求項１記載のエピタキシャル
    構造。
  5. 【請求項５】 さらに、チャネル層とバリア層の間に位
    置するスペ−サ−層を備え、前記スペ−サ−層は第３の
    ワイドギャップ半導体材料で構成され、前記第３のワイ
    ドギャップ半導体材料は本質的にＡｌa Ｇａ1-a Ａｓお
    よびＡｌ1-yＧａy Ｐ0.71+zＳｂ0.29-zからなるグルー
    プから選択された化合物であり、 さらに、バリア層上にキャップ層を具備し、前記キャッ
    プ層は第２のナロウギャップ半導体材料で構成され、前
    記第２のナロウギャップ半導体材料はＧａＡｓである請
    求項１記載のエピタキシャル構造。
  6. 【請求項６】 前記半導体基板はＧａＡｓ基板で構成さ
    れている請求項１記載のエピタキシャル構造。
  7. 【請求項７】 前記ｙは０乃至から０．３の値を有し、
    ｚは−０．２１から０．２９の間の値を有する請求項
    １，３，４，５のいずれか１項記載のエピタキシャル構
    造。
  8. 【請求項８】 （ａ）半導体基板上に第１のナロウギャ
    ップ半導体材料を含むチャネル層を形成し、（ｂ）チャ
    ネル層上にバリア層を形成する工程を含み、 前記のバリア層はＡｌ1-y Ｇａy Ｐ0.71+zＳｂ0.29-zか
    らなる第１のワイドギャップ半導体材料で構成されてい
    る電界効果トランジスタのエピタキシャル構造の製造方
    法。
  9. 【請求項９】 前記チャネル層は成長チャンバ−中にお
    いて前記半導体基板上に前記チャネル層を成長すること
    により前記の半導体基板上に形成され、 前記バリア層は前記成長チャンバ−中において前記チャ
    ネル層上に前記バリア層を成長すること形成される請求
    項８記載の方法。
  10. 【請求項１０】 前記成長チャンバ−は本質的にＡｌ
    1-y Ｇａy Ｓｂ／ＡｌＰの超格子からのＡｌ1-y Ｇａy
    ＰＳｂのエピタキシャル成長および気体原料であるリン
    酸塩と固体原料であるアンチモンからの薄膜の成長から
    なるグループから選択された成長プロセスに適合してい
    る請求項８記載の方法。
JP8144708A 1995-06-06 1996-06-06 ＧｓＡｓ基板上の低雑音電力用ＡｌＧａＰＳｂ／ＧａＩｎＡｓＨＥＭＴおよび疑似形態ＨＥＭＴ Pending JPH09107093A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US466157 1995-06-06
US08/466,157 US5663583A (en) 1995-06-06 1995-06-06 Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate

Publications (1)

Publication Number Publication Date
JPH09107093A true JPH09107093A (ja) 1997-04-22

Family

ID=23850729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8144708A Pending JPH09107093A (ja) 1995-06-06 1996-06-06 ＧｓＡｓ基板上の低雑音電力用ＡｌＧａＰＳｂ／ＧａＩｎＡｓＨＥＭＴおよび疑似形態ＨＥＭＴ

Country Status (4)

Country Link
US (1) US5663583A (ja)
EP (1) EP0747965B1 (ja)
JP (1) JPH09107093A (ja)
DE (1) DE69614930T2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129865A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 半導体装置
JP3377022B2 (ja) * 1997-01-23 2003-02-17 日本電信電話株式会社 ヘテロ接合型電界効果トランジスタの製造方法
US6144048A (en) * 1998-01-13 2000-11-07 Nippon Telegraph And Telephone Corporation Heterojunction field effect transistor and method of fabricating the same
US6271547B1 (en) 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
US6482711B1 (en) 1999-10-28 2002-11-19 Hrl Laboratories, Llc InPSb/InAs BJT device and method of making
US6797994B1 (en) 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
AU2002237791A1 (en) * 2002-01-11 2003-07-30 Epitaxial Technologies, Llc Ultra-linear multi-channel field effect transistor
US7388235B2 (en) * 2004-09-30 2008-06-17 The United States Of America As Represented By The Secretary Of The Navy High electron mobility transistors with Sb-based channels
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330326A (ja) * 1995-06-02 1996-12-13 Nec Corp 電界効果トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025438A (ja) * 1988-06-22 1990-01-10 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
EP0531550B1 (en) * 1991-03-28 1997-12-29 Asahi Kasei Kogyo Kabushiki Kaisha Field effect transistor
JP2758803B2 (ja) * 1992-12-17 1998-05-28 日本電気株式会社 電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330326A (ja) * 1995-06-02 1996-12-13 Nec Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
DE69614930D1 (de) 2001-10-11
DE69614930T2 (de) 2002-04-25
US5663583A (en) 1997-09-02
EP0747965B1 (en) 2001-09-05
EP0747965A1 (en) 1996-12-11

Similar Documents

Publication Publication Date Title
US5663583A (en) Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate
US6489639B1 (en) High electron mobility transistor
JP3209270B2 (ja) ヘテロ接合電界効果トランジスタ
JP3428962B2 (ja) ＧａＮ系高移動度トランジスタ
CN101981657B (zh) 在硅上形成缓冲层构造的方法以及由此形成的结构
US9991172B2 (en) Forming arsenide-based complementary logic on a single substrate
US5721161A (en) Method of making high-speed, low-noise millimeterwave HEMT and pseudormorphic HEMT
JPH07101739B2 (ja) 半導体装置
JPH07335867A (ja) 電界効果トランジスタ
JP3224437B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
US4558337A (en) Multiple high electron mobility transistor structures without inverted heterojunctions
JPH07120790B2 (ja) 半導体装置
JP2611735B2 (ja) ヘテロ接合ｆｅｔ
CN103069553B (zh) 半导体基板、绝缘栅极型场效应晶体管以及半导体基板的制造方法
US5322808A (en) Method of fabricating inverted modulation-doped heterostructure
JP2539268B2 (ja) 半導体装置
JP2758803B2 (ja) 電界効果トランジスタ
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
Jeon et al. DC and RF performance of LP-MOCVD grown Al/sub 0.25/Ga/sub 0.75/As/In/sub x/Ga/sub 1-x/As (x= 0.15-0.28) P-HEMT's with Si-delta doped GaAs layer
CN103098188B (zh) 半导体基板及绝缘栅极型场效电子晶体管
JPWO2004040638A1 (ja) ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置
JP3180734B2 (ja) 電界効果トランジスタの製造方法
JP2616634B2 (ja) 電界効果トランジスタ
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
KR100217710B1 (ko) 전계효과 트랜지스터의 제법