JPH09115925A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH09115925A JPH09115925A JP26727295A JP26727295A JPH09115925A JP H09115925 A JPH09115925 A JP H09115925A JP 26727295 A JP26727295 A JP 26727295A JP 26727295 A JP26727295 A JP 26727295A JP H09115925 A JPH09115925 A JP H09115925A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field effect
- etching
- gate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電界効果トランジスタのゲート形成工程にお
いて、ＥＢレジストをドライエッチングのマスクとして
用いる場合のレジストの縮退によるゲート長の増大およ
び制御性の悪化を完全になくした電界効果トランジスタ
の製法の提供。 【解決手段】 ヘテロ接合を有する半導体エピタキシャ
ル基板上に、絶縁膜を成長し、その上に電子線に感光す
るレジストを塗布したものにおいて、ＥＢ露光・現像
後、絶縁膜をＨＦ系溶液でエッチングする工程と、クエ
ン酸系溶液（あるいはＨ2 ＳＯ4 系溶液）で所望の厚さ
の半導体結晶をエッチングする工程と、真空蒸着などで
ゲートのショットキー接合を形成する金属を蒸着する工
程、絶縁膜をＳＦ6 のガスあるいはＨＦ系溶液で所望の
時間追加エッチングする工程と、ＢＣｌ3 ＋ＳＦ6 のガ
スで所望の時間、特定の半導体結晶のみを選択的にエッ
チングする工程と、真空蒸着などで残りのゲート金属を
形成する工程を有している。
いて、ＥＢレジストをドライエッチングのマスクとして
用いる場合のレジストの縮退によるゲート長の増大およ
び制御性の悪化を完全になくした電界効果トランジスタ
の製法の提供。 【解決手段】 ヘテロ接合を有する半導体エピタキシャ
ル基板上に、絶縁膜を成長し、その上に電子線に感光す
るレジストを塗布したものにおいて、ＥＢ露光・現像
後、絶縁膜をＨＦ系溶液でエッチングする工程と、クエ
ン酸系溶液（あるいはＨ2 ＳＯ4 系溶液）で所望の厚さ
の半導体結晶をエッチングする工程と、真空蒸着などで
ゲートのショットキー接合を形成する金属を蒸着する工
程、絶縁膜をＳＦ6 のガスあるいはＨＦ系溶液で所望の
時間追加エッチングする工程と、ＢＣｌ3 ＋ＳＦ6 のガ
スで所望の時間、特定の半導体結晶のみを選択的にエッ
チングする工程と、真空蒸着などで残りのゲート金属を
形成する工程を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合を有す
る電界効果トランジスタの製造方法に属する。
る電界効果トランジスタの製造方法に属する。
【０００２】
【従来の技術】ヘテロ接合を有する電界効果トランジス
タの高周波化・高集積化にともない、そのゲート長の短
縮と特性の高均一化が求められている。微細ゲートの形
成には電子線（ＥＢ）による露光が用いられており、一
方、特性の高均一化の観点から結晶のドライエッチング
化が検討されており、その効果が報告されている。素子
の低コスト化の観点からも近年、上述した技術の併用が
求められている。しかし、単に両技術を組み合わせただ
けでは、ＥＢ露光・現像後に結晶ドライエッチングを施
す際に、ＥＢレジストがエッチング・チャンバー内に発
生している高密度プラズマに曝され、プラズマの電子に
感光して縮退し、その後の真空蒸着で形成するゲート長
が長くなり、かつ制御性が悪くなるという問題点があっ
た。つまり、ＥＢ開口寸法が０．１２μｍに対し、でき
上りのゲート長が０．２３μｍとゲート長が大幅に増大
してしまう。ちなみにリセス形成をウェットエッチング
で行ったときは、開口寸法０．１３μｍに対し、でき上
がり０．１５μｍである。
タの高周波化・高集積化にともない、そのゲート長の短
縮と特性の高均一化が求められている。微細ゲートの形
成には電子線（ＥＢ）による露光が用いられており、一
方、特性の高均一化の観点から結晶のドライエッチング
化が検討されており、その効果が報告されている。素子
の低コスト化の観点からも近年、上述した技術の併用が
求められている。しかし、単に両技術を組み合わせただ
けでは、ＥＢ露光・現像後に結晶ドライエッチングを施
す際に、ＥＢレジストがエッチング・チャンバー内に発
生している高密度プラズマに曝され、プラズマの電子に
感光して縮退し、その後の真空蒸着で形成するゲート長
が長くなり、かつ制御性が悪くなるという問題点があっ
た。つまり、ＥＢ開口寸法が０．１２μｍに対し、でき
上りのゲート長が０．２３μｍとゲート長が大幅に増大
してしまう。ちなみにリセス形成をウェットエッチング
で行ったときは、開口寸法０．１３μｍに対し、でき上
がり０．１５μｍである。
【０００３】従来技術では、上述したＥＢレジストの縮
退によるゲート長の増大および制御性の悪化を低減する
ため、図３に示したように、半絶縁性ＧａＡｓ基板１上
にＧａＡｓ２／Ａｌ0.2 Ｇａ0.8 Ａｓ３／Ｉｎ0.15Ｇａ
0.85Ａｓ４なるヘテロ接合を形成したエピタキシャル基
板上に、ＳｉＯ2 ５を１００ｎｍ成長し、ＰＭＭＡ７を
ＥＢ露光・現像後に光学露光用レジスト１０を塗布し、
ＥＢレジストと光学露光用レジストの混合層１１を形成
（図３（ａ））、これをマスクにＳｉＯ2 ５をＨＦ系溶
液でエッチングし、結晶ドライエッチングを施す（図３
（ｂ））。その後、Ｍｏ８の真空蒸着を行っていた（図
３（ｃ））。この方法によると、ＥＢ開口寸法０．１２
μｍに対して、でき上がりのゲート長は０．１７μｍで
あった。
退によるゲート長の増大および制御性の悪化を低減する
ため、図３に示したように、半絶縁性ＧａＡｓ基板１上
にＧａＡｓ２／Ａｌ0.2 Ｇａ0.8 Ａｓ３／Ｉｎ0.15Ｇａ
0.85Ａｓ４なるヘテロ接合を形成したエピタキシャル基
板上に、ＳｉＯ2 ５を１００ｎｍ成長し、ＰＭＭＡ７を
ＥＢ露光・現像後に光学露光用レジスト１０を塗布し、
ＥＢレジストと光学露光用レジストの混合層１１を形成
（図３（ａ））、これをマスクにＳｉＯ2 ５をＨＦ系溶
液でエッチングし、結晶ドライエッチングを施す（図３
（ｂ））。その後、Ｍｏ８の真空蒸着を行っていた（図
３（ｃ））。この方法によると、ＥＢ開口寸法０．１２
μｍに対して、でき上がりのゲート長は０．１７μｍで
あった。
【０００４】
【発明が解決しようとする課題】以上、ＥＢレジストを
ドライエッチングのマスクとして用いる場合、エッチン
グ・チャンバー内に発生している高密度プラズマに曝さ
れ、プラズマの電子に感光してレジストが縮退し、その
結果ゲート長が増大かつ制御性が悪くなるという問題点
があった。上述した従来技術は、ＥＢレジストと光学露
光用レジストの混合層を形成、これをマスクに結晶ドラ
イエッチングを行ったため、レジストの縮退によるゲー
ト長の増大および制御性の悪化は低減できたが、問題点
は完全に解決されていなかった。
ドライエッチングのマスクとして用いる場合、エッチン
グ・チャンバー内に発生している高密度プラズマに曝さ
れ、プラズマの電子に感光してレジストが縮退し、その
結果ゲート長が増大かつ制御性が悪くなるという問題点
があった。上述した従来技術は、ＥＢレジストと光学露
光用レジストの混合層を形成、これをマスクに結晶ドラ
イエッチングを行ったため、レジストの縮退によるゲー
ト長の増大および制御性の悪化は低減できたが、問題点
は完全に解決されていなかった。
【０００５】それ故に、本発明の課題は、ゲート長の短
縮化及び制御性の向上を可能とし、しかも特性の高い均
一性を可能とする電界効果トランジスタの製造方法を提
供することにある。
縮化及び制御性の向上を可能とし、しかも特性の高い均
一性を可能とする電界効果トランジスタの製造方法を提
供することにある。
【０００６】
【課題を解決するための手段】上記問題点を完全に解決
するために、本発明の電界効果トランジスタの製造方法
は、ＧａＡｓ／ＡｌＧａＡｓなどのヘテロ接合を有する
半導体エピタキシャル基板上に、ＳｉＯ2 などの絶縁膜
を成長し、該絶縁膜上に電子線に感光するレジスト（例
えば、ＰＭＭＡ，ＰＭＡＡ）を塗布する工程を含む電界
効果トランジスタの製造方法において、ＥＢ露光・現像
後、前記絶縁膜をＨＦ系溶液でエッチングする工程と、
クエン酸系溶液で特定の半導体結晶のみを選択的にエッ
チングする工程と、真空蒸着などでゲートのショットキ
ー接合を形成する金属を蒸着する工程と、前記絶縁膜を
ＳＦ6 のガスあるいはＨＦ系溶液で所望の時間追加エッ
チングする工程と、ＢＣｌ3 ＋ＳＦ6 のガスで所望の時
間、特定の半導体結晶のみを選択的にエッチングする工
程と、真空蒸着などで残りのゲート金属を形成する工程
とを有している。
するために、本発明の電界効果トランジスタの製造方法
は、ＧａＡｓ／ＡｌＧａＡｓなどのヘテロ接合を有する
半導体エピタキシャル基板上に、ＳｉＯ2 などの絶縁膜
を成長し、該絶縁膜上に電子線に感光するレジスト（例
えば、ＰＭＭＡ，ＰＭＡＡ）を塗布する工程を含む電界
効果トランジスタの製造方法において、ＥＢ露光・現像
後、前記絶縁膜をＨＦ系溶液でエッチングする工程と、
クエン酸系溶液で特定の半導体結晶のみを選択的にエッ
チングする工程と、真空蒸着などでゲートのショットキ
ー接合を形成する金属を蒸着する工程と、前記絶縁膜を
ＳＦ6 のガスあるいはＨＦ系溶液で所望の時間追加エッ
チングする工程と、ＢＣｌ3 ＋ＳＦ6 のガスで所望の時
間、特定の半導体結晶のみを選択的にエッチングする工
程と、真空蒸着などで残りのゲート金属を形成する工程
とを有している。
【０００７】また、上記問題点を完全に解決するため
に、本発明の電界効果トランジスタの製造方法は、Ｇａ
Ａｓ／ＡｌＧａＡｓなどのヘテロ接合を有する半導体エ
ピタキシャル基板上に、ＳｉＯ2 などの絶縁膜を成長
し、該絶縁膜上に電子線に感光するレジスト（例えば、
ＰＭＭＡ，ＰＭＡＡ）を塗布する工程を含む電界効果ト
ランジスタの製造方法において、ＥＢ露光・現像後、前
記絶縁膜をＨＦ系溶液でエッチングする工程と、Ｈ2 Ｓ
Ｏ4 系溶液で所望の厚さの半導体結晶をエッチングする
工程と、真空蒸着などでゲートのショットキー接合を形
成する金属を蒸着する工程と、前記絶縁膜をＳＦ6 のガ
スあるいはＨＦ系溶液で所望の時間追加エッチングする
工程と、ＢＣｌ3 ＋ＳＦ6 のガスで所望の時間、特定の
半導体結晶のみを選択的にエッチングする工程と、真空
蒸着で残りのゲート金属を形成する工程とを有してい
る。
に、本発明の電界効果トランジスタの製造方法は、Ｇａ
Ａｓ／ＡｌＧａＡｓなどのヘテロ接合を有する半導体エ
ピタキシャル基板上に、ＳｉＯ2 などの絶縁膜を成長
し、該絶縁膜上に電子線に感光するレジスト（例えば、
ＰＭＭＡ，ＰＭＡＡ）を塗布する工程を含む電界効果ト
ランジスタの製造方法において、ＥＢ露光・現像後、前
記絶縁膜をＨＦ系溶液でエッチングする工程と、Ｈ2 Ｓ
Ｏ4 系溶液で所望の厚さの半導体結晶をエッチングする
工程と、真空蒸着などでゲートのショットキー接合を形
成する金属を蒸着する工程と、前記絶縁膜をＳＦ6 のガ
スあるいはＨＦ系溶液で所望の時間追加エッチングする
工程と、ＢＣｌ3 ＋ＳＦ6 のガスで所望の時間、特定の
半導体結晶のみを選択的にエッチングする工程と、真空
蒸着で残りのゲート金属を形成する工程とを有してい
る。
【０００８】
【作用】本発明では、ゲート近傍のリセス形成を先に完
成され、ドライエッチ工程の前にショットキー接合を形
成するゲート金属のみを蒸着している。ゲートはレジス
トをマスクに形成されるから、この後のドライエッチン
グ工程でレジストの縮退がなければ、ゲート長はＥＢ露
光・現像で決まった長さに決定される。結晶のドライエ
ッチング工程では、レジストの表面に金属が被膜してい
るため、エッチング・チャンバー内の高密度プラズマに
曝されても、プラズマ内の電子はレジスト表面を覆う金
属を通ってエッチング装置外に逃がされ、その結果レジ
ストは電子の影響を受けずに、縮退もしない。
成され、ドライエッチ工程の前にショットキー接合を形
成するゲート金属のみを蒸着している。ゲートはレジス
トをマスクに形成されるから、この後のドライエッチン
グ工程でレジストの縮退がなければ、ゲート長はＥＢ露
光・現像で決まった長さに決定される。結晶のドライエ
ッチング工程では、レジストの表面に金属が被膜してい
るため、エッチング・チャンバー内の高密度プラズマに
曝されても、プラズマ内の電子はレジスト表面を覆う金
属を通ってエッチング装置外に逃がされ、その結果レジ
ストは電子の影響を受けずに、縮退もしない。
【０００９】
【発明の実施の形態】以下、本発明について、図面を参
照して説明する。
照して説明する。
【００１０】図１は本発明の第１の実施形態による電界
効果トランジスタの製造方法の工程断面図である。図１
を参照して、半絶縁性ＧａＡｓ基板１上にＧａＡｓ２／
Ａｌ0.2 Ｇａ0.8 Ａｓ３／Ｉｎ0.15Ｇａ0.85Ａｓ４なる
ヘテロ接合を形成したエピタキシャル基板上に、ＳｉＯ
2 ５を１００ｎｍ成長し、ＰＭＡＡ６（ポリメタクリレ
ートアシッド）／ＰＭＭＡ（ポリメチルメタクリレー
ト）７を塗布、ＥＢ露光・現像し、０．１３μｍの開口
寸法を有するものについて（図１（ａ））、ＳｉＯ2 ５
をレジスト６，７をマスクにＨＦ系溶液で３０秒間エッ
チングする（図１（ｂ））。その後、クエン酸系溶液で
エピタキシャル基板のＧａＡｓ２のみを選択的にエッチ
ングする（図１（ｃ））。真空蒸着装置を用いて、ウェ
ーハ全面にゲートのショットキー接合を形成するための
Ｍｏ８を２０ｎｍ蒸着する（図１（ｄ））。さらにＳＦ
6 ガス（ＨＦ溶液でも良い）でＳｉＯ2 ５を所望の時
間、追加エッチングする（図１（ｅ））。サイドエッチ
ングしたＳｉＯ2 ５をマスクにＢＣｌ3 とＳＦ6 の混合
ガスで所望の時間、ＧａＡｓ２のみを選択的にエッチン
グする（図１（ｆ））。このとき、レジスト６，７は金
属で覆われているため、プラズマの電子による縮退はな
い。真空蒸着で残りのゲート金属であるＡｕ／Ｐｔ９を
蒸着する（図１（ｇ））。リフトオフ法で不要な金属と
レジスト６，７を除去すると、一段リセス構造Ｔ型ゲー
トが完成する。でき上りのゲートは０．１５μｍであっ
た。これはウェットエッチングと同等の値である。
効果トランジスタの製造方法の工程断面図である。図１
を参照して、半絶縁性ＧａＡｓ基板１上にＧａＡｓ２／
Ａｌ0.2 Ｇａ0.8 Ａｓ３／Ｉｎ0.15Ｇａ0.85Ａｓ４なる
ヘテロ接合を形成したエピタキシャル基板上に、ＳｉＯ
2 ５を１００ｎｍ成長し、ＰＭＡＡ６（ポリメタクリレ
ートアシッド）／ＰＭＭＡ（ポリメチルメタクリレー
ト）７を塗布、ＥＢ露光・現像し、０．１３μｍの開口
寸法を有するものについて（図１（ａ））、ＳｉＯ2 ５
をレジスト６，７をマスクにＨＦ系溶液で３０秒間エッ
チングする（図１（ｂ））。その後、クエン酸系溶液で
エピタキシャル基板のＧａＡｓ２のみを選択的にエッチ
ングする（図１（ｃ））。真空蒸着装置を用いて、ウェ
ーハ全面にゲートのショットキー接合を形成するための
Ｍｏ８を２０ｎｍ蒸着する（図１（ｄ））。さらにＳＦ
6 ガス（ＨＦ溶液でも良い）でＳｉＯ2 ５を所望の時
間、追加エッチングする（図１（ｅ））。サイドエッチ
ングしたＳｉＯ2 ５をマスクにＢＣｌ3 とＳＦ6 の混合
ガスで所望の時間、ＧａＡｓ２のみを選択的にエッチン
グする（図１（ｆ））。このとき、レジスト６，７は金
属で覆われているため、プラズマの電子による縮退はな
い。真空蒸着で残りのゲート金属であるＡｕ／Ｐｔ９を
蒸着する（図１（ｇ））。リフトオフ法で不要な金属と
レジスト６，７を除去すると、一段リセス構造Ｔ型ゲー
トが完成する。でき上りのゲートは０．１５μｍであっ
た。これはウェットエッチングと同等の値である。
【００１１】図２は本発明の第２の実施形態による電界
効果トランジスタの製造方法の工程断面図である。半絶
縁性ＧａＡｓ基板１上にＧａＡｓ２／Ａｌ0.2 Ｇａ0.8
Ａｓ３／Ｉｎ0.15Ｇａ0.85Ａｓ４なるヘテロ接合を形成
したエピタキシャル基板上に、ＳｉＯ2 ５を１００ｎｍ
成長し、ＰＭＡＡ６／ＰＭＭＡ７を塗布、ＥＢ露光・現
像し、０．１３μｍの開口寸法を有するものについて
（図２（ａ））、ＳｉＯ2 ５をレジスト６，７をマスク
にＨＦ系溶液で３０秒間エッチングする（図２
（ｂ））。その後、Ｈ2 ＳＯ4 系溶液でエピタキシャル
基板のＧａＡｓ２並びにＡｌ0.2 Ｇａ0.8 Ａｓ３を所望
の厚さエッチングする（図２（ｃ））。真空蒸着装置を
用いて、ウェーハ全面にゲートのショットキー接合を形
成するためのＭｏ８を２０ｎｍ蒸着する（図２
（ｄ））。さらにＳＦ6 ガス（ＨＦ溶液でも良い）でＳ
ｉＯ2 ５を所望の時間、追加エッチングする（図２
（ｅ））。サイドエッチングしたＳｉＯ2 ５をマスクに
ＢＣｌ3 とＳＦ6 の混合ガスで所望の時間、ＧａＡｓ２
のみを選択的にエッチングする（図２（ｆ））。このと
き、レジスト６，７は金属で覆われているため、プラズ
マの電子による縮退はない。真空蒸着で残りゲート金属
であるのＡｕ／Ｐｔ９を蒸着する（図２（ｇ））。リフ
トオフ法で不要な金属とレジスト６，７を除去すると、
二段リセス構造Ｔ型ゲートが完成する。でき上りのゲー
ト長は０．１５μｍであった。
効果トランジスタの製造方法の工程断面図である。半絶
縁性ＧａＡｓ基板１上にＧａＡｓ２／Ａｌ0.2 Ｇａ0.8
Ａｓ３／Ｉｎ0.15Ｇａ0.85Ａｓ４なるヘテロ接合を形成
したエピタキシャル基板上に、ＳｉＯ2 ５を１００ｎｍ
成長し、ＰＭＡＡ６／ＰＭＭＡ７を塗布、ＥＢ露光・現
像し、０．１３μｍの開口寸法を有するものについて
（図２（ａ））、ＳｉＯ2 ５をレジスト６，７をマスク
にＨＦ系溶液で３０秒間エッチングする（図２
（ｂ））。その後、Ｈ2 ＳＯ4 系溶液でエピタキシャル
基板のＧａＡｓ２並びにＡｌ0.2 Ｇａ0.8 Ａｓ３を所望
の厚さエッチングする（図２（ｃ））。真空蒸着装置を
用いて、ウェーハ全面にゲートのショットキー接合を形
成するためのＭｏ８を２０ｎｍ蒸着する（図２
（ｄ））。さらにＳＦ6 ガス（ＨＦ溶液でも良い）でＳ
ｉＯ2 ５を所望の時間、追加エッチングする（図２
（ｅ））。サイドエッチングしたＳｉＯ2 ５をマスクに
ＢＣｌ3 とＳＦ6 の混合ガスで所望の時間、ＧａＡｓ２
のみを選択的にエッチングする（図２（ｆ））。このと
き、レジスト６，７は金属で覆われているため、プラズ
マの電子による縮退はない。真空蒸着で残りゲート金属
であるのＡｕ／Ｐｔ９を蒸着する（図２（ｇ））。リフ
トオフ法で不要な金属とレジスト６，７を除去すると、
二段リセス構造Ｔ型ゲートが完成する。でき上りのゲー
ト長は０．１５μｍであった。
【００１２】
【発明の効果】以上説明したように、本発明によって、
微細ゲート形成のおけるリセス形成工程にドライエッチ
ングを適用しても、レジストの縮退によるゲート長増大
および制御性の悪化が全く発生しなくなり、ウェットエ
ッチングでゲートを形成したのと同等のゲート長とその
制御性、そしてドライエッチングによる特性の高い均一
性を同時に実現した。
微細ゲート形成のおけるリセス形成工程にドライエッチ
ングを適用しても、レジストの縮退によるゲート長増大
および制御性の悪化が全く発生しなくなり、ウェットエ
ッチングでゲートを形成したのと同等のゲート長とその
制御性、そしてドライエッチングによる特性の高い均一
性を同時に実現した。
【図１】本発明の第１の実施形態による電界効果トラン
ジスタの製造方法の工程断面図である。
ジスタの製造方法の工程断面図である。
【図２】本発明の第２の実施形態による電界効果トラン
ジスタの製造方法の工程断面図である。
ジスタの製造方法の工程断面図である。
【図３】従来技術の電界効果トランジスタの製造方法の
工程断面図である。
工程断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ＧａＡｓ ３ Ａｌ0.2 Ｇａ0.8 Ａｓ ４ Ｉｎ0.15Ｇａ0.85Ａｓ ５ ＳｉＯ2 ６ ＰＭＡＡ ７ ＰＭＭＡ ８ Ｍｏ ９ Ａｕ／Ｐｔ １０ 光学露光用レジスト １１ 混合層
Claims (3)
- 【請求項１】 ＧａＡｓ／ＡｌＧａＡｓなどのヘテロ接
合を有する半導体エピタキシャル基板上に、ＳｉＯ2 な
どの絶縁膜を成長し、該絶縁膜上に電子線に感光するレ
ジストを塗布する工程を含む電界効果トランジスタの製
造方法において、ＥＢ露光・現像後、前記絶縁膜をＨＦ
系溶液でエッチングする工程と、クエン酸系溶液で特定
の半導体結晶のみを選択的にエッチングする工程と、真
空蒸着などでゲートのショットキー接合を形成する金属
を蒸着する工程と、前記絶縁膜をＳＦ6 のガスあるいは
ＨＦ系溶液で所望の時間追加エッチングする工程と、Ｂ
Ｃｌ3 ＋ＳＦ6 のガスで所望の時間、特定の半導体結晶
のみを選択的にエッチングする工程と、真空蒸着などで
残りのゲート金属を形成する工程とを有することを特徴
とする電界効果トランジスタの製造方法。 - 【請求項２】 ＧａＡｓ／ＡｌＧａＡｓなどのヘテロ接
合を有する半導体エピタキシャル基板上に、ＳｉＯ2 な
どの絶縁膜を成長し、該絶縁膜上に電子線に感光するレ
ジストを塗布する工程を含む電界効果トランジスタの製
造方法において、ＥＢ露光・現像後、前記絶縁膜をＨＦ
系溶液でエッチングする工程と、Ｈ2ＳＯ4 系溶液で所
望の厚さの半導体結晶をエッチングする工程と、真空蒸
着などでゲートのショットキー接合を形成する金属を蒸
着する工程と、前記絶縁膜をＳＦ6 のガスあるいはＨＦ
系溶液で所望の時間追加エッチングする工程と、ＢＣｌ
3 ＋ＳＦ6 のガスで所望の時間、特定の半導体結晶のみ
を選択的にエッチングする工程と、真空蒸着で残りのゲ
ート金属を形成する工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項３】 前記レジストがＰＭＭＡであることを特
徴とする請求項１又は請求項２記載の電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26727295A JP2870579B2 (ja) | 1995-10-16 | 1995-10-16 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26727295A JP2870579B2 (ja) | 1995-10-16 | 1995-10-16 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115925A true JPH09115925A (ja) | 1997-05-02 |
| JP2870579B2 JP2870579B2 (ja) | 1999-03-17 |
Family
ID=17442540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26727295A Expired - Lifetime JP2870579B2 (ja) | 1995-10-16 | 1995-10-16 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870579B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450597B1 (ko) * | 2001-05-24 | 2004-09-30 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| CN100368786C (zh) * | 2005-07-21 | 2008-02-13 | 中国科学院微电子研究所 | 基于新牺牲层工艺的热剪切应力传感器器件的制作方法 |
| CN100387509C (zh) * | 2005-08-11 | 2008-05-14 | 中国科学院微电子研究所 | 用于提高非制冷红外焦平面阵列器件性能的制作方法 |
| CN100396593C (zh) * | 2005-06-23 | 2008-06-25 | 中国科学院微电子研究所 | 单层双材料微悬臂梁热隔离焦平面阵列的制作方法 |
| CN100396594C (zh) * | 2005-06-23 | 2008-06-25 | 中国科学院微电子研究所 | 采用基于硅衬底突点制作及释放牺牲层的方法 |
| CN100417587C (zh) * | 2005-03-14 | 2008-09-10 | 清华大学 | 一种微纳组合结构器件的制作方法 |
| CN100420620C (zh) * | 2005-03-29 | 2008-09-24 | 中国科学院微电子研究所 | 微电子机械系统电可调谐光学滤波器芯片制备方法 |
-
1995
- 1995-10-16 JP JP26727295A patent/JP2870579B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450597B1 (ko) * | 2001-05-24 | 2004-09-30 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조방법 |
| CN100417587C (zh) * | 2005-03-14 | 2008-09-10 | 清华大学 | 一种微纳组合结构器件的制作方法 |
| CN100420620C (zh) * | 2005-03-29 | 2008-09-24 | 中国科学院微电子研究所 | 微电子机械系统电可调谐光学滤波器芯片制备方法 |
| CN100396593C (zh) * | 2005-06-23 | 2008-06-25 | 中国科学院微电子研究所 | 单层双材料微悬臂梁热隔离焦平面阵列的制作方法 |
| CN100396594C (zh) * | 2005-06-23 | 2008-06-25 | 中国科学院微电子研究所 | 采用基于硅衬底突点制作及释放牺牲层的方法 |
| CN100368786C (zh) * | 2005-07-21 | 2008-02-13 | 中国科学院微电子研究所 | 基于新牺牲层工艺的热剪切应力传感器器件的制作方法 |
| CN100387509C (zh) * | 2005-08-11 | 2008-05-14 | 中国科学院微电子研究所 | 用于提高非制冷红外焦平面阵列器件性能的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870579B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870579B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JPH065682B2 (ja) | 半導体装置の製造方法 | |
| JPH09246285A (ja) | 半導体装置及びその製造方法 | |
| JPH05160019A (ja) | 半導体装置の製造方法 | |
| JP2523985B2 (ja) | 半導体装置の製造方法 | |
| JP3081361B2 (ja) | 半導体装置の製造方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP2551315B2 (ja) | 半導体装置の製造方法 | |
| JP2630304B2 (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| EP0613174A2 (en) | Method for making fine-line semiconductor devices | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02234474A (ja) | 電子装置の製造方法 | |
| JPH0629322A (ja) | 電界効果トランジスタのゲート電極の形成方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| KR19980014634A (ko) | 티(t)-형 게이트 제조 방법 | |
| JPH0228319A (ja) | 固体表面上に幅狭開口を形成する方法 | |
| JPS6025277A (ja) | 半導体装置の製造方法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0217649A (ja) | 微細パターン形成方法 | |
| JPH02219243A (ja) | 半導体装置の製造方法 | |
| JPH065629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981202 |