JPH09116065A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH09116065A JPH09116065A JP7293278A JP29327895A JPH09116065A JP H09116065 A JPH09116065 A JP H09116065A JP 7293278 A JP7293278 A JP 7293278A JP 29327895 A JP29327895 A JP 29327895A JP H09116065 A JPH09116065 A JP H09116065A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating
- copper
- die pad
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＩＣの組み立て条件によらず、リードフレー
ム表面の銅酸化膜生成に起因したデラミネーションの発
生を防止でき、且つ、ボンディング性を損なわない銅合
金製のリードフレームを提供する。 【解決手段】 銅合金材からなり、半導体素子が搭載さ
れるダイパッドを備え、ワイヤボンディング用のないし
ダイボンディング用の部分銀めっきが施された樹脂封止
型の半導体装置用リードフレームであって、少なくとも
半導体素子を搭載する側でないダイパッド裏面の銅部表
面に、亜鉛フラッシュめっき、銅ストライクめっきを順
次施してある。
ム表面の銅酸化膜生成に起因したデラミネーションの発
生を防止でき、且つ、ボンディング性を損なわない銅合
金製のリードフレームを提供する。 【解決手段】 銅合金材からなり、半導体素子が搭載さ
れるダイパッドを備え、ワイヤボンディング用のないし
ダイボンディング用の部分銀めっきが施された樹脂封止
型の半導体装置用リードフレームであって、少なくとも
半導体素子を搭載する側でないダイパッド裏面の銅部表
面に、亜鉛フラッシュめっき、銅ストライクめっきを順
次施してある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用のリード
フレームに関し、特に、封止用樹脂との接合強度を向上
させた、銅合金を素材としたリードフレームに関する。
フレームに関し、特に、封止用樹脂との接合強度を向上
させた、銅合金を素材としたリードフレームに関する。
【０００２】
【従来の技術】従来より、半導体装置の組立部材として
用いられる（単層）リードフレームは、通常、コバー
ル、４２合金（４２％ニッケル−鉄合金）、銅系合金の
ような導電性に優れた金属から成り、プレス法もしくは
エッチング法により形成されていた。一般的なプラスチ
ックパッケージであるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）用のリードフレームは、図５（ｂ）
（イ）に示すように、半導体素子を搭載するためのダイ
パッド５２１と、ダイパッド５２１の周囲に設けられた
半導体素子と結線するためのインナーリード５２２と、
該インナーリード５２２に連続して外部回路との結線を
行うためのアウターリード５２３、樹脂封止する際のダ
ムとなるダムバー５２４、リードフレーム５２０全体を
支持するフレーム（枠）部５２５等を備えている。そし
て、リードフレーム５２０は、図５（ａ）に示すよう
に、ダイパッド部５２１をインナーリード５２２形成面
よりもダウンセットした状態でダイパッド５２１に半導
体素子５１０を搭載し、半導体素子５１０の端子（パッ
ド）５１１とインナーリード５２２の先端部とを金など
のワイヤ５３０で結線を行った後に、樹脂５４０にて封
止して、ダムバー５２４部の切断工程、アウターリード
５２３部のフオーミング工程を経て半導体装置５００を
作製していた。尚、図５（ｂ）（ロ）は、図５（ｂ）
（イ）のＦ１−Ｆ２における断面図である。
用いられる（単層）リードフレームは、通常、コバー
ル、４２合金（４２％ニッケル−鉄合金）、銅系合金の
ような導電性に優れた金属から成り、プレス法もしくは
エッチング法により形成されていた。一般的なプラスチ
ックパッケージであるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）用のリードフレームは、図５（ｂ）
（イ）に示すように、半導体素子を搭載するためのダイ
パッド５２１と、ダイパッド５２１の周囲に設けられた
半導体素子と結線するためのインナーリード５２２と、
該インナーリード５２２に連続して外部回路との結線を
行うためのアウターリード５２３、樹脂封止する際のダ
ムとなるダムバー５２４、リードフレーム５２０全体を
支持するフレーム（枠）部５２５等を備えている。そし
て、リードフレーム５２０は、図５（ａ）に示すよう
に、ダイパッド部５２１をインナーリード５２２形成面
よりもダウンセットした状態でダイパッド５２１に半導
体素子５１０を搭載し、半導体素子５１０の端子（パッ
ド）５１１とインナーリード５２２の先端部とを金など
のワイヤ５３０で結線を行った後に、樹脂５４０にて封
止して、ダムバー５２４部の切断工程、アウターリード
５２３部のフオーミング工程を経て半導体装置５００を
作製していた。尚、図５（ｂ）（ロ）は、図５（ｂ）
（イ）のＦ１−Ｆ２における断面図である。
【０００３】このようなリードフレームは、半導体素子
５１０の端子（パッド）５１１とインナーリード５２２
の先端部とを金などのワイヤ５３０でワイヤボンディン
グ（結線）、半導体素子の搭載の際に、強い結合力と導
電性を確保するために、貴金属めっきを、少なくともイ
ンナーリード５２２先端部、ダイパッド５２１の半導体
搭載側の面に施していた。貴金属めっきとしては、銀め
っき処理が一般には採られていた。
５１０の端子（パッド）５１１とインナーリード５２２
の先端部とを金などのワイヤ５３０でワイヤボンディン
グ（結線）、半導体素子の搭載の際に、強い結合力と導
電性を確保するために、貴金属めっきを、少なくともイ
ンナーリード５２２先端部、ダイパッド５２１の半導体
搭載側の面に施していた。貴金属めっきとしては、銀め
っき処理が一般には採られていた。
【０００４】従来のリードフレームにおいては、図４
（ａ）に示すように、ダイパッド１１１の半導体素子搭
載側とインナーリード１１２の先端部に、リードフレー
ム素材（銅合金）１２０上に、順に銅ストライクめっき
１４０、銀めっき１５０を形成しており、その銀めっき
工程は、図４（ｂ）に示すように、外形加工されたリー
ドフレーム素材１２０に対し、脱脂、酸洗い等の前処理
（図４（イ）を行ってから、一般に下地めっきとして
０．１〜０．３μｍ厚程度の銅（Ｃｕ）ストライクめっ
きを施し（図４（ロ））、所望の領域に１．５〜１０μ
ｍ厚の銀めっきが施こした（図４（ハ））後に、本来不
要である部分に薄くついた銀（モレなど）を除去する電
解剥離処理をしてから、ベンゾトリアゾール系等の有機
系薬品により被膜を作り、酸化、水酸化による変色を防
止する変色防止処理（図４（ニ））を施すものであっ
た。銀めっき方法としては、マスキング治具を用いリー
ドフレームの所定領域を覆い露出部へ銀めっきを吹きか
けて部分的に銀めっきを施す方法や、リードフレームに
電着レジストを塗膜した後、電着レジストを製版して所
定の部分のみ露出した状態でめっき液に浸漬してめっき
を施す方法等が用いられている。このような処理が施さ
れた銅合金を素材としたリードフレームにおいては、半
導体装置の作製工程や半導体装置の実装工程において
も、下地めっきが通常剥離することはなく、半導体装置
に使用された場合にも、銅ストライク部の剥離はないと
されていた。
（ａ）に示すように、ダイパッド１１１の半導体素子搭
載側とインナーリード１１２の先端部に、リードフレー
ム素材（銅合金）１２０上に、順に銅ストライクめっき
１４０、銀めっき１５０を形成しており、その銀めっき
工程は、図４（ｂ）に示すように、外形加工されたリー
ドフレーム素材１２０に対し、脱脂、酸洗い等の前処理
（図４（イ）を行ってから、一般に下地めっきとして
０．１〜０．３μｍ厚程度の銅（Ｃｕ）ストライクめっ
きを施し（図４（ロ））、所望の領域に１．５〜１０μ
ｍ厚の銀めっきが施こした（図４（ハ））後に、本来不
要である部分に薄くついた銀（モレなど）を除去する電
解剥離処理をしてから、ベンゾトリアゾール系等の有機
系薬品により被膜を作り、酸化、水酸化による変色を防
止する変色防止処理（図４（ニ））を施すものであっ
た。銀めっき方法としては、マスキング治具を用いリー
ドフレームの所定領域を覆い露出部へ銀めっきを吹きか
けて部分的に銀めっきを施す方法や、リードフレームに
電着レジストを塗膜した後、電着レジストを製版して所
定の部分のみ露出した状態でめっき液に浸漬してめっき
を施す方法等が用いられている。このような処理が施さ
れた銅合金を素材としたリードフレームにおいては、半
導体装置の作製工程や半導体装置の実装工程において
も、下地めっきが通常剥離することはなく、半導体装置
に使用された場合にも、銅ストライク部の剥離はないと
されていた。
【０００５】しかしながら、最近、このような処理が施
された銅合金を素材とするリードフレームを用いた場
合、リードフレームに起因したパッケージのデラミネー
ション（剥離）が半導体装置組み立て工程や実装工程で
生じていることが分かってきた。尚、パッケージのデラ
ミネーション（剥離）とは、ＩＣパッケージ内の各界
面、即ちＩＣチップ（半導体素子）と封止用樹脂との界
面、ダイボンディング剤とＩＣチップ（半導体素子）と
の界面等での剥離を言うが、リードフレームに起因する
デラミネーション（剥離）は封止用樹脂とダイパッド裏
面との界面での剥離等である。封止用樹脂とダイパッド
裏面との界面でのデラミネーション（剥離）の発生は、
銅合金を素材とするリードフレームの表面処理や組み立
て条件と密接な関係があることも次第に分かってきた。
銀めっきの下地めっきとして銅ストライクめっきが施こ
され、銀めっき後に電解剥離と変色防止が施された、銅
合金を素材とするリードフレームにおいては、ＩＣ（半
導体装置）組み立て工程中の加熱工程で、銅合金表面に
酸化膜が生じ、酸化膜と金属（銅合金）との間の密着強
度が不十分であることが、デラミネーション（剥離）発
生の原因と考えられている。
された銅合金を素材とするリードフレームを用いた場
合、リードフレームに起因したパッケージのデラミネー
ション（剥離）が半導体装置組み立て工程や実装工程で
生じていることが分かってきた。尚、パッケージのデラ
ミネーション（剥離）とは、ＩＣパッケージ内の各界
面、即ちＩＣチップ（半導体素子）と封止用樹脂との界
面、ダイボンディング剤とＩＣチップ（半導体素子）と
の界面等での剥離を言うが、リードフレームに起因する
デラミネーション（剥離）は封止用樹脂とダイパッド裏
面との界面での剥離等である。封止用樹脂とダイパッド
裏面との界面でのデラミネーション（剥離）の発生は、
銅合金を素材とするリードフレームの表面処理や組み立
て条件と密接な関係があることも次第に分かってきた。
銀めっきの下地めっきとして銅ストライクめっきが施こ
され、銀めっき後に電解剥離と変色防止が施された、銅
合金を素材とするリードフレームにおいては、ＩＣ（半
導体装置）組み立て工程中の加熱工程で、銅合金表面に
酸化膜が生じ、酸化膜と金属（銅合金）との間の密着強
度が不十分であることが、デラミネーション（剥離）発
生の原因と考えられている。
【０００６】このような状況のもと、封止用樹脂とダイ
パッド裏面との界面、さらには、封止用樹脂とリードフ
レーム全面との界面の発着強度を向上させ、デラミ発生
を防止するための方法として、特表平７−５０３１０３
号（特願平５−５１２６８８号）等が提案されている。
特表平７−５０３１０３号（特願平５−５１２６８８
号）では、クロムと亜鉛の混合体あるいはクロム、亜鉛
それぞれの単体からなる薄い被膜で全面を覆ったリード
フレームが開示されている。しかし、このリードフレー
ムは、銀めっき部分も他の金属被膜で覆われるため、金
ワイヤボンディング性が劣るという問題がある。
パッド裏面との界面、さらには、封止用樹脂とリードフ
レーム全面との界面の発着強度を向上させ、デラミ発生
を防止するための方法として、特表平７−５０３１０３
号（特願平５−５１２６８８号）等が提案されている。
特表平７−５０３１０３号（特願平５−５１２６８８
号）では、クロムと亜鉛の混合体あるいはクロム、亜鉛
それぞれの単体からなる薄い被膜で全面を覆ったリード
フレームが開示されている。しかし、このリードフレー
ムは、銀めっき部分も他の金属被膜で覆われるため、金
ワイヤボンディング性が劣るという問題がある。
【０００７】また、ＩＣ組み立て工程の条件は、組立を
実施するＩＣメーカーにより異なり、銅合金製リードフ
レームの表面酸化状態、酸化膜形成過程もメーカー毎に
異なる為、リードフレームに起因するデラミネーション
の発生状況がＩＣ組み立てメーカーによって異なってい
た。例えば、ベンゾトリアゾール系の被膜により、銅の
酸化、水酸化による変色を防止する処理方法では、ＩＣ
組み立て温度が低いメーカに対しては、デラミネーショ
ン防止効果が得られるが、ＩＣ組み立て温度が高いメー
カではデラミネーション防止効果が得られない。このた
め、従来はデラミネーションに対する対策をＩＣ組み立
て条件に合わせて各メーカ毎に行っていたのが実状で、
ＩＣの組み立て条件によらず、リードフレームに起因す
るデラミネーションに対応できる手段が求められてい
た。
実施するＩＣメーカーにより異なり、銅合金製リードフ
レームの表面酸化状態、酸化膜形成過程もメーカー毎に
異なる為、リードフレームに起因するデラミネーション
の発生状況がＩＣ組み立てメーカーによって異なってい
た。例えば、ベンゾトリアゾール系の被膜により、銅の
酸化、水酸化による変色を防止する処理方法では、ＩＣ
組み立て温度が低いメーカに対しては、デラミネーショ
ン防止効果が得られるが、ＩＣ組み立て温度が高いメー
カではデラミネーション防止効果が得られない。このた
め、従来はデラミネーションに対する対策をＩＣ組み立
て条件に合わせて各メーカ毎に行っていたのが実状で、
ＩＣの組み立て条件によらず、リードフレームに起因す
るデラミネーションに対応できる手段が求められてい
た。
【０００８】
【発明が解決しようとする課題】このように、銅合金製
のリードフレームにおいては、リードフレーム表面の銅
酸化膜生成に起因した半導体装置（ＩＣ）におけるデラ
ミネーションを防止し、ＩＣの信頼性低下、ＩＣ組み立
て工程、実装工程における良品率の低下を防止すること
が望まれており、特に、ＩＣの組み立て条件によらず、
リードフレームに起因するデラミネーションの発生を防
止できるものが求められていた。本発明は、このような
状況のもと、ＩＣの組み立て条件によらず、リードフレ
ーム表面の銅酸化膜生成に起因したデラミネーションの
発生を防止でき、且つ、ボンディング性を損なわない銅
合金製のリードフレームを提供しようとするものであ
る。
のリードフレームにおいては、リードフレーム表面の銅
酸化膜生成に起因した半導体装置（ＩＣ）におけるデラ
ミネーションを防止し、ＩＣの信頼性低下、ＩＣ組み立
て工程、実装工程における良品率の低下を防止すること
が望まれており、特に、ＩＣの組み立て条件によらず、
リードフレームに起因するデラミネーションの発生を防
止できるものが求められていた。本発明は、このような
状況のもと、ＩＣの組み立て条件によらず、リードフレ
ーム表面の銅酸化膜生成に起因したデラミネーションの
発生を防止でき、且つ、ボンディング性を損なわない銅
合金製のリードフレームを提供しようとするものであ
る。
【０００９】
【課題を解決するための手段】本発明のリードフレーム
は、銅合金材からなり、半導体素子が搭載されるダイパ
ッドを備え、ワイヤボンディング用のないしダイボンデ
ィング用の部分銀めっきが施された樹脂封止型の半導体
装置用リードフレームであって、少なくとも半導体素子
を搭載する側でないダイパッド裏面の銅部表面に、亜鉛
フラッシュめっき、銅ストライクめっきを順次施してあ
ることを特徴とするものである。そして、上記におい
て、銀めっきの下地めっきとしての亜鉛フラッシュめっ
き、銅ストライクめっきが、リードフレーム表面全体に
施されていることを特徴とするものである。そしてま
た、上記において、亜鉛フラッシュめっきの厚さが、
０．００１μｍ以上、０．５μｍ以下であることを特徴
とするものである。
は、銅合金材からなり、半導体素子が搭載されるダイパ
ッドを備え、ワイヤボンディング用のないしダイボンデ
ィング用の部分銀めっきが施された樹脂封止型の半導体
装置用リードフレームであって、少なくとも半導体素子
を搭載する側でないダイパッド裏面の銅部表面に、亜鉛
フラッシュめっき、銅ストライクめっきを順次施してあ
ることを特徴とするものである。そして、上記におい
て、銀めっきの下地めっきとしての亜鉛フラッシュめっ
き、銅ストライクめっきが、リードフレーム表面全体に
施されていることを特徴とするものである。そしてま
た、上記において、亜鉛フラッシュめっきの厚さが、
０．００１μｍ以上、０．５μｍ以下であることを特徴
とするものである。
【００１０】
【作用】本発明のリードフレームは、上記のような構成
にすることにより、ＩＣの組み立て条件によらず、リー
ドフレームに起因する半導体装置における封止樹脂のデ
ラミネーションの発生を防止でき、且つ、ボンデイング
性を損なわない銅合金製のリードフレームの提供を可能
としている。詳しくは、少なくとも半導体素子を搭載す
る側でないダイパッド裏面の銅部表面に、亜鉛フラッシ
ュめっき、銅ストライクめっきを順次施してあることに
より、少なくとも、ダイパッド裏面でのリードフレーム
表面の銅酸化膜に起因したデラミネーション（剥離）を
防止できるものとしている。そして、銀めっきの下地め
っきとしての亜鉛フラッシュめっき、銅ストライクめっ
きが、リードフレーム表面全体に施されていることによ
り、ダイパッド裏面を含みリードフレームと封止用樹脂
との全ての界面でのリードフレーム表面の銅酸化膜に起
因したデラミネーション（剥離）を防止できるものとし
ており、且つ、ダイパッドの裏面のみに部分的にめっき
を施す場合と異なり、めっき用治具等を必要としないも
のとしている。そして、亜鉛フラッシュめっきの厚みを
０．５μｍ以下、０．００１μｍ以上としていることに
より、デラミネーション（剥離）の防止の効果が得られ
る適切な膜厚としている。即ち、亜鉛フラッシュめっき
の厚みが０．００１μより薄い場合には、銅ストライク
めっき中に拡散する亜鉛の濃度が小さく、酸化膜の密着
性を向上させるのが不十分で、これを用いた場合デラミ
ネーション（剥離）の発生を防止できないが、０．００
１μｍ以上とすることにより、リードフレーム表面の銅
酸化膜に起因したデラミネーション（剥離）の発生を防
止できるのである。亜鉛フラッシュめっきが０．５μｍ
より厚い場合には、価格が高価になるほか、リードフレ
ーム表面全への面亜鉛フラッシュめっきに限っては、外
装めっきする際、アウターリードにおいて外装めっき中
に含まれる錫（Ｓｎ）の針状結晶ができる可能性があ
り、アウターリード間の短絡を招くおそれがある。ま
た、亜鉛フラッシュめっきが銅ストライクめっきの下に
施されているため、その後の銀めっき工程、ワイヤボン
ディング工程は、従来の処理と同様の工程にて処理で
き、銀めっきの密着性も問題なく、ワイヤボンディング
適性も問題がない。
にすることにより、ＩＣの組み立て条件によらず、リー
ドフレームに起因する半導体装置における封止樹脂のデ
ラミネーションの発生を防止でき、且つ、ボンデイング
性を損なわない銅合金製のリードフレームの提供を可能
としている。詳しくは、少なくとも半導体素子を搭載す
る側でないダイパッド裏面の銅部表面に、亜鉛フラッシ
ュめっき、銅ストライクめっきを順次施してあることに
より、少なくとも、ダイパッド裏面でのリードフレーム
表面の銅酸化膜に起因したデラミネーション（剥離）を
防止できるものとしている。そして、銀めっきの下地め
っきとしての亜鉛フラッシュめっき、銅ストライクめっ
きが、リードフレーム表面全体に施されていることによ
り、ダイパッド裏面を含みリードフレームと封止用樹脂
との全ての界面でのリードフレーム表面の銅酸化膜に起
因したデラミネーション（剥離）を防止できるものとし
ており、且つ、ダイパッドの裏面のみに部分的にめっき
を施す場合と異なり、めっき用治具等を必要としないも
のとしている。そして、亜鉛フラッシュめっきの厚みを
０．５μｍ以下、０．００１μｍ以上としていることに
より、デラミネーション（剥離）の防止の効果が得られ
る適切な膜厚としている。即ち、亜鉛フラッシュめっき
の厚みが０．００１μより薄い場合には、銅ストライク
めっき中に拡散する亜鉛の濃度が小さく、酸化膜の密着
性を向上させるのが不十分で、これを用いた場合デラミ
ネーション（剥離）の発生を防止できないが、０．００
１μｍ以上とすることにより、リードフレーム表面の銅
酸化膜に起因したデラミネーション（剥離）の発生を防
止できるのである。亜鉛フラッシュめっきが０．５μｍ
より厚い場合には、価格が高価になるほか、リードフレ
ーム表面全への面亜鉛フラッシュめっきに限っては、外
装めっきする際、アウターリードにおいて外装めっき中
に含まれる錫（Ｓｎ）の針状結晶ができる可能性があ
り、アウターリード間の短絡を招くおそれがある。ま
た、亜鉛フラッシュめっきが銅ストライクめっきの下に
施されているため、その後の銀めっき工程、ワイヤボン
ディング工程は、従来の処理と同様の工程にて処理で
き、銀めっきの密着性も問題なく、ワイヤボンディング
適性も問題がない。
【００１１】
【実施例】本発明のリードフレームの実施例を以下、図
にそって説明する。先ず、実施例１のリードフレームを
挙げて説明する。図１は本発明のリードフレームの実施
例１を示したもので、図１（ｂ）はその平面図を、図１
（ａ）はＡ１−Ａ２における断面の要部拡大図である。
図１中、１１０はリードフレーム、１１１はダイパッ
ド、１１２はインナーリード、１１３はアウターリー
ド、１１４はダムバー、１１５はフレーム、１１６は吊
りバー、１２０はリードフレーム素材（銅合金）、１３
０は亜鉛フラッシュめっき、１４０は銅ストライクめっ
き、１５０は部分銀めっきである。本実施例のリードフ
レーム１１０は、厚さ０．１５ｍｍの銅合金材（古河電
気工業株式会社製ＥＦＴＥＣ６４Ｔ−１／２Ｈ材）から
エッチング加工により図１（ｂ）のような形状に外形加
工されたリードフレーム素材１２０に対し、亜鉛めっき
１３０、銅めっき１４０を順次、リードフレームの表面
全面に施してから、この上に所定の領域にのみに部分銀
めっき１５０を施したものである。本実施例において
は、亜鉛フラッシュめっきを厚さ０．０１μｍ、銅スト
ライクめっきを厚さ０．１μｍ、部分銀めっきを厚さ３
μｍとしたが、銅ストライクめっきの厚さとしては、
０．１〜０．３μｍ、部分銀めっきの厚さとしては１．
５〜１０μｍ、亜鉛フラッシュめっき１３０の厚さとし
ては０．００１μｍ以上、０．５μｍ以下が好ましい。
また、リードフレーム素材１２０として古河電気工業株
式会社製の銅合金ＥＦＴＥＣ６４Ｔ−１／２Ｈ材を用い
ているが、本発明はこれに限定されることはなく、他の
銅合金でも良い。
にそって説明する。先ず、実施例１のリードフレームを
挙げて説明する。図１は本発明のリードフレームの実施
例１を示したもので、図１（ｂ）はその平面図を、図１
（ａ）はＡ１−Ａ２における断面の要部拡大図である。
図１中、１１０はリードフレーム、１１１はダイパッ
ド、１１２はインナーリード、１１３はアウターリー
ド、１１４はダムバー、１１５はフレーム、１１６は吊
りバー、１２０はリードフレーム素材（銅合金）、１３
０は亜鉛フラッシュめっき、１４０は銅ストライクめっ
き、１５０は部分銀めっきである。本実施例のリードフ
レーム１１０は、厚さ０．１５ｍｍの銅合金材（古河電
気工業株式会社製ＥＦＴＥＣ６４Ｔ−１／２Ｈ材）から
エッチング加工により図１（ｂ）のような形状に外形加
工されたリードフレーム素材１２０に対し、亜鉛めっき
１３０、銅めっき１４０を順次、リードフレームの表面
全面に施してから、この上に所定の領域にのみに部分銀
めっき１５０を施したものである。本実施例において
は、亜鉛フラッシュめっきを厚さ０．０１μｍ、銅スト
ライクめっきを厚さ０．１μｍ、部分銀めっきを厚さ３
μｍとしたが、銅ストライクめっきの厚さとしては、
０．１〜０．３μｍ、部分銀めっきの厚さとしては１．
５〜１０μｍ、亜鉛フラッシュめっき１３０の厚さとし
ては０．００１μｍ以上、０．５μｍ以下が好ましい。
また、リードフレーム素材１２０として古河電気工業株
式会社製の銅合金ＥＦＴＥＣ６４Ｔ−１／２Ｈ材を用い
ているが、本発明はこれに限定されることはなく、他の
銅合金でも良い。
【００１２】本実施例のリードフレームは、図１（ａ）
に示すように、外形加工されたリードフレーム素材１２
０に対し、亜鉛フラッシュめっき１３０、銅トライクめ
っき１４０を順次、全面に施してから、この上に所定の
領域にのみに部分銀めっき１４０を施したものであり、
亜鉛フラッシュめっき１３０を設けていることにより、
母材金属（銅合金）と酸化膜との密着性が向上させ、結
果として、半導体装置を作製する場合には封止樹脂との
デラミネーションの発生を抑えることができるものとし
ている。尚、母材金属（銅合金）と酸化膜との密着性が
向上する機構は明確には判明していないが、銅ストライ
クめっき中に亜鉛が拡散することにより、銅ストライク
めっき中の、カーケンドールボイドの発生が抑えられ、
酸化膜層自体の破壊が起こりにくなる為と思われる。
に示すように、外形加工されたリードフレーム素材１２
０に対し、亜鉛フラッシュめっき１３０、銅トライクめ
っき１４０を順次、全面に施してから、この上に所定の
領域にのみに部分銀めっき１４０を施したものであり、
亜鉛フラッシュめっき１３０を設けていることにより、
母材金属（銅合金）と酸化膜との密着性が向上させ、結
果として、半導体装置を作製する場合には封止樹脂との
デラミネーションの発生を抑えることができるものとし
ている。尚、母材金属（銅合金）と酸化膜との密着性が
向上する機構は明確には判明していないが、銅ストライ
クめっき中に亜鉛が拡散することにより、銅ストライク
めっき中の、カーケンドールボイドの発生が抑えられ、
酸化膜層自体の破壊が起こりにくなる為と思われる。
【００１３】次に、本実施例のリードフレームのめっき
工程を図３に基づいて簡単に説明しておく。尚、図３図
は、図１（ａ）に相当する部分である。先ず、エッチン
グにて外形加工された銅合金からなるリードフレーム１
１０Ａの全面をアルカリ水溶液で電解脱脂し、純水で洗
浄した後、酸性液で表面に形成されている酸化膜を除去
する酸活性化処理を行い、リードフレーム素材１２０で
ある銅合金の表面を活性化して、再度純水で洗浄した。
（図３（ａ）） 次いで、亜鉛フラッシュめっき１３０をリードフレーム
１１０Ａの全面に、厚さ０．０１μｍの厚さで形成し
た。（図３（ｂ）） 次いで、アルカリ中和処理、酸活性化処理を経て、純水
でリードフレーム表面を洗浄した後、亜鉛フラッシュめ
っきが施されたリードフレーム１１０Ａの全面に、液温
５０°Ｃで約２０秒間シアン化銅めっきを行い、０．１
μｍの厚さで銅ストライクめっき１４０を施した。（図
３（ｃ）） 次いで、純水で銅ストライクが施されたリードフレーム
１１０Ａ表面を洗浄した後、銀めっき処理時に不要な部
分に銀が析出しないように、全面に銀の置換防止処理を
行なった。置換防止処理は、室温でベンゾトリアゾール
系の溶液に浸し薄い被膜を形成したものである。次い
で、リードフレームの半導体素子を搭載する側のダイバ
ッド部、インナーリード先端領域のみを露出させるよう
にマスキング治具で覆い、リードフレームを陰極とし
て、めっき液をノズルより噴射により吹きかける方式の
部分めっきにより、厚さ３μｍの銀めっきをードフレー
ムの所定の領域に施した後、純水でリードフレームを洗
浄し、温風で乾燥して、実施例のリードフレームを得
た。（図３（ｄ））
工程を図３に基づいて簡単に説明しておく。尚、図３図
は、図１（ａ）に相当する部分である。先ず、エッチン
グにて外形加工された銅合金からなるリードフレーム１
１０Ａの全面をアルカリ水溶液で電解脱脂し、純水で洗
浄した後、酸性液で表面に形成されている酸化膜を除去
する酸活性化処理を行い、リードフレーム素材１２０で
ある銅合金の表面を活性化して、再度純水で洗浄した。
（図３（ａ）） 次いで、亜鉛フラッシュめっき１３０をリードフレーム
１１０Ａの全面に、厚さ０．０１μｍの厚さで形成し
た。（図３（ｂ）） 次いで、アルカリ中和処理、酸活性化処理を経て、純水
でリードフレーム表面を洗浄した後、亜鉛フラッシュめ
っきが施されたリードフレーム１１０Ａの全面に、液温
５０°Ｃで約２０秒間シアン化銅めっきを行い、０．１
μｍの厚さで銅ストライクめっき１４０を施した。（図
３（ｃ）） 次いで、純水で銅ストライクが施されたリードフレーム
１１０Ａ表面を洗浄した後、銀めっき処理時に不要な部
分に銀が析出しないように、全面に銀の置換防止処理を
行なった。置換防止処理は、室温でベンゾトリアゾール
系の溶液に浸し薄い被膜を形成したものである。次い
で、リードフレームの半導体素子を搭載する側のダイバ
ッド部、インナーリード先端領域のみを露出させるよう
にマスキング治具で覆い、リードフレームを陰極とし
て、めっき液をノズルより噴射により吹きかける方式の
部分めっきにより、厚さ３μｍの銀めっきをードフレー
ムの所定の領域に施した後、純水でリードフレームを洗
浄し、温風で乾燥して、実施例のリードフレームを得
た。（図３（ｄ））
【００１４】次に、実施例２のリードフレームを挙げて
説明する。図２は本発明のリードフレームの実施例２を
示したもので、図２（ｂ）はその下面図を、図２（ａ）
はＡ３−Ａ４における断面の要部拡大図である。図２
中、１１０はリードフレーム、１１１はダイパッド、１
１２はインナーリード、１１３はアウターリード、１１
４はダムバー、１１５はフレーム、１２０はリードフレ
ーム素材（銅合金）、１３０は亜鉛フラッシュめっき、
１４０は銅ストライクめっき、１５０は部分銀めっきで
ある。本実施例のリードフレームが、実施例１と異なる
のは、亜鉛ラッシュめっき１３０を半導体素子を搭載す
る側でないダイパッド１１１の裏面にのみ施した点のみ
で、他は実施例１と同じである。実施例２のリードフレ
ームの製造方法についても、亜鉛ラッシュめっき１３０
をダイパッド部のみに施す処理を、前述の銀めっきと同
様所定形状のマスキング治具を用いて行った点が実施例
１のリードフレームの製造方法と異なり、これ以外の他
の工程は、実施例１のリードフレームの製造方法と同じ
である。
説明する。図２は本発明のリードフレームの実施例２を
示したもので、図２（ｂ）はその下面図を、図２（ａ）
はＡ３−Ａ４における断面の要部拡大図である。図２
中、１１０はリードフレーム、１１１はダイパッド、１
１２はインナーリード、１１３はアウターリード、１１
４はダムバー、１１５はフレーム、１２０はリードフレ
ーム素材（銅合金）、１３０は亜鉛フラッシュめっき、
１４０は銅ストライクめっき、１５０は部分銀めっきで
ある。本実施例のリードフレームが、実施例１と異なる
のは、亜鉛ラッシュめっき１３０を半導体素子を搭載す
る側でないダイパッド１１１の裏面にのみ施した点のみ
で、他は実施例１と同じである。実施例２のリードフレ
ームの製造方法についても、亜鉛ラッシュめっき１３０
をダイパッド部のみに施す処理を、前述の銀めっきと同
様所定形状のマスキング治具を用いて行った点が実施例
１のリードフレームの製造方法と異なり、これ以外の他
の工程は、実施例１のリードフレームの製造方法と同じ
である。
【００１５】次に、実施例１、実施例２と併せ、変形例
と比較例についての封止樹脂密着強度、酸化膜剥がれ状
態を評価した。変形例１、変形例２は、それぞれ実施例
１と同じ構成のもので亜鉛フラッシュめっきの厚さを
０．１μｍ、０．５μｍとしたものである。また、比較
例１としては、図４に示す従来例を、比較例２として
は、従来例において変色防止処理を施して無いものを用
いた。尚、上記実施例１、実施例２、変形例、比較例と
も、銅ストライクめっきの厚さは０．１μｍ、部分銀め
っきの厚さ３μｍとした。封止樹脂密着強度は、封止樹
脂密着強度評価用の専用フレーム（ベタ状板）に実施例
１、各変形例および比較例と同じ表面処理を施し、ワイ
ヤボンディング想定加熱条件、２８０°Ｃ、３分間の条
件で加熱した後、銅合金材面に一定面積の封止樹脂を成
形し、シエア法により密着強度を測定した。さらに、試
験後の封止樹脂への酸化膜の付着状態を観察し、母材か
らの酸化膜剥がれを評価した。シエア法により密着強度
の判定は、２．０Ｎ／ｍｍ2 以上を可（○）とし、２．
０Ｎ／ｍｍ2 未満を不可（×）とした。
と比較例についての封止樹脂密着強度、酸化膜剥がれ状
態を評価した。変形例１、変形例２は、それぞれ実施例
１と同じ構成のもので亜鉛フラッシュめっきの厚さを
０．１μｍ、０．５μｍとしたものである。また、比較
例１としては、図４に示す従来例を、比較例２として
は、従来例において変色防止処理を施して無いものを用
いた。尚、上記実施例１、実施例２、変形例、比較例と
も、銅ストライクめっきの厚さは０．１μｍ、部分銀め
っきの厚さ３μｍとした。封止樹脂密着強度は、封止樹
脂密着強度評価用の専用フレーム（ベタ状板）に実施例
１、各変形例および比較例と同じ表面処理を施し、ワイ
ヤボンディング想定加熱条件、２８０°Ｃ、３分間の条
件で加熱した後、銅合金材面に一定面積の封止樹脂を成
形し、シエア法により密着強度を測定した。さらに、試
験後の封止樹脂への酸化膜の付着状態を観察し、母材か
らの酸化膜剥がれを評価した。シエア法により密着強度
の判定は、２．０Ｎ／ｍｍ2 以上を可（○）とし、２．
０Ｎ／ｍｍ2 未満を不可（×）とした。
【００１６】表１に示すように、亜鉛フラッシュめっき
を行った、実施例１、実施例２、変形例１、変形例２
は、封止樹脂密着強度、酸化膜剥がれの点において、図
４に示す方法により部分銀めっきが施された比較例１よ
りも優れていることが分かった。また、比較例２は、酸
化膜剥がれの評価において、実施例１、実施例２、変形
例１、変形例２に劣ることが分かった。これより、上記
本発明の実施例１、実施例２、変形例１、変形例２リー
ドフレームが、図４に示す工程にてめっきされた従来の
リードフレームに比べ、半導体装置に用いられた際に
は、銅酸化膜生成に起因するＩＣパッケージのデラミネ
ーションの発生を効果的に抑えることができると判断さ
れる。
を行った、実施例１、実施例２、変形例１、変形例２
は、封止樹脂密着強度、酸化膜剥がれの点において、図
４に示す方法により部分銀めっきが施された比較例１よ
りも優れていることが分かった。また、比較例２は、酸
化膜剥がれの評価において、実施例１、実施例２、変形
例１、変形例２に劣ることが分かった。これより、上記
本発明の実施例１、実施例２、変形例１、変形例２リー
ドフレームが、図４に示す工程にてめっきされた従来の
リードフレームに比べ、半導体装置に用いられた際に
は、銅酸化膜生成に起因するＩＣパッケージのデラミネ
ーションの発生を効果的に抑えることができると判断さ
れる。
【００１７】
【発明の効果】本発明のリードフレームは、上記のよう
に、ＩＣの組み立て条件によらず、リードフレーム表面
の銅酸化膜生成に起因するデラミネーションの発生を防
止でき、且つ、ボンディング性を損なわない銅合金製の
リードフレームの提供を可能としている。
に、ＩＣの組み立て条件によらず、リードフレーム表面
の銅酸化膜生成に起因するデラミネーションの発生を防
止でき、且つ、ボンディング性を損なわない銅合金製の
リードフレームの提供を可能としている。
【図１】実施例１のリードフレームの概略図
【図２】実施例２のリードフレームの概略図
【図３】実施例１のリードフレームのめっき工程図
【図４】従来のリードフレームの部分銀めっきとめっき
工程を説明するための図
工程を説明するための図
【図５】半導体装置とリードフレームを説明するための
図
図
１１０ リードフレーム １１１ ダイパッド １１２ インナーリード １１３ アウターリード １１４ ダムバー １１５ フレーム １１６ 吊りバー １２０ リードフレーム素材（銅合金） １３０ 亜鉛フラッシュめっき １４０ 銅フストライクめっき １５０ 銀めっき ５００ 樹脂封止型半導体装置 ５１０ 半導体素子 ５１１ 端子（バンプ） ５２０ リードフレーム ５２１ ダンパッド ５２２ インナリード ５２３ アウターリード ５２４ ダムバー ５２５ フレーム（枠）部 ５３０ ワイヤ ５４０ 樹脂
Claims (3)
- 【請求項１】 銅合金材からなり、半導体素子が搭載さ
れるダイパッドを備え、ワイヤボンディング用のないし
ダイボンディング用の部分銀めっきが施された樹脂封止
型の半導体装置用リードフレームであって、少なくとも
半導体素子を搭載する側でないダイパッド裏面の銅部表
面に、亜鉛フラッシュめっき、銅ストライクめっきを順
次施してあることを特徴とするリードフレーム。 - 【請求項２】 請求項１において、銀めっきの下地めっ
きとしての亜鉛フラッシュめっき、銅ストライクめっき
が、リードフレーム表面全体に施されていることを特徴
とするリードフレーム。 - 【請求項３】請求項１ないし２において、亜鉛フラッシ
ュめっきの厚さが、０．００１μｍ以上、０．５μｍ以
下であることを特徴とするリードフレーム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7293278A JPH09116065A (ja) | 1995-10-17 | 1995-10-17 | リードフレーム |
| KR1019960043408A KR100266726B1 (ko) | 1995-09-29 | 1996-09-25 | 리드프레임과 이 리드프레임을 갖춘 반도체장치 |
| US08/721,265 US6034422A (en) | 1995-09-29 | 1996-09-26 | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame |
| CA002186695A CA2186695C (en) | 1995-09-29 | 1996-09-27 | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame |
| DE19640256A DE19640256B4 (de) | 1995-09-29 | 1996-09-30 | Anschlußrahmen, Verfahren zur Edelmetallplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen |
| SG1996010754A SG60018A1 (en) | 1995-09-29 | 1996-09-30 | Lead frame method for partial noble plating of said lead frame and semiconductor device having said lead frame |
| KR1020000009734A KR100271424B1 (en) | 1995-09-29 | 2000-02-28 | Method for partial noble plating of a lead frame and semiconductor device having said lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7293278A JPH09116065A (ja) | 1995-10-17 | 1995-10-17 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116065A true JPH09116065A (ja) | 1997-05-02 |
Family
ID=17792766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7293278A Withdrawn JPH09116065A (ja) | 1995-09-29 | 1995-10-17 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593643B1 (en) * | 1999-04-08 | 2003-07-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device lead frame |
-
1995
- 1995-10-17 JP JP7293278A patent/JPH09116065A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593643B1 (en) * | 1999-04-08 | 2003-07-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034422A (en) | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame | |
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| KR100381302B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5635755A (en) | Solderable intergrated circuit lead frames plated with tin and palladium | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JP2000277672A (ja) | リードフレーム及びその製法と半導体デバイス | |
| KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
| US20020070434A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| JP2002076229A (ja) | 銀めっきを含む半導体のリードフレームおよびその製造方法 | |
| US4800178A (en) | Method of electroplating a copper lead frame with copper | |
| JPH11121673A (ja) | リードフレーム | |
| JP3701373B2 (ja) | リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置 | |
| JP3594724B2 (ja) | リードフレームの部分貴金属めっき方法 | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| US20030137032A1 (en) | Pre-finished leadframe for semiconductor devices and method fo fabrication | |
| US6545342B1 (en) | Pre-finished leadframe for semiconductor devices and method of fabrication | |
| JP2004343136A (ja) | 半導体装置 | |
| JPH09331009A (ja) | リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置 | |
| JP2634341B2 (ja) | 圧力センサ用リードフレームおよびその製造方法 | |
| JP2004282103A (ja) | リードフレームの部分貴金属めっき方法 | |
| JPH10284668A (ja) | 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置 | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JPH02250364A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |