JPH09116082A - リードフレームおよび半導体パッケージ - Google Patents

リードフレームおよび半導体パッケージ

Info

Publication number
JPH09116082A
JPH09116082A JP7266608A JP26660895A JPH09116082A JP H09116082 A JPH09116082 A JP H09116082A JP 7266608 A JP7266608 A JP 7266608A JP 26660895 A JP26660895 A JP 26660895A JP H09116082 A JPH09116082 A JP H09116082A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
adhesive
mounting portion
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7266608A
Other languages
English (en)
Inventor
Toshio Kawamura
敏雄 川村
Takashi Suzumura
隆志 鈴村
Satoshi Sasaki
敏 佐々木
Noboru Imai
昇 今井
Sunao Kawanobe
直 川野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP7266608A priority Critical patent/JPH09116082A/ja
Publication of JPH09116082A publication Critical patent/JPH09116082A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体チップ搭載部の接着剤構造を改善するこ
とによって、取り扱いが簡単で、安価に構成でき、リー
ドフレームに反りがなく、完成後の半導体パッケージに
クラックが発生しないようにする。 【解決手段】リードフレーム1の半導体チップ搭載部4
に、予め熱可塑性接着剤6を塗布し、乾燥しておく。な
お、乾燥後の熱可塑性接着剤の厚さは30μm以上とす
るとよい。このリードフレーム1を使って、熱可塑性接
着剤6を塗布、乾燥した半導体チップ搭載部4に半導体
チップ3を搭載し、樹脂7で封止して半導体パッケージ
を組み立てる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップ搭載
部の接着構造を改善したリードフレームおよび半導体パ
ッケージに関するものである。
【0002】
【従来の技術】一般に、半導体パッケージは、図3に示
すように、リードフレーム1の半導体チップ搭載部4に
銀ペースト5を塗布して半導体チップ3を搭載し、ボン
ディングワイヤ2で半導体チップ3とリードフレーム1
とを接続した後、樹脂7で封止した構造となっている。
【0003】この場合、半導体チップ搭載工程は、図4
に示すように、(1) 半導体チップ搭載部4への銀ペース
ト5の塗布、(2) 半導体チップ3の搭載、(3) 銀ペース
ト5の一次キュア、(4) 銀ペースト5の2次キュア(バ
ッチ処理)からなる。
【0004】しかし、銀ペーストは塗布するとき気泡を
抱き込む場合があり、気泡を抱き込んだままだと完成後
にパッケージクラックを起こす発生率が高い。また、銀
ペーストのキュアはプロセスが複雑であり組立に時間が
かかるという不具合があった。
【0005】そこで、これらの不具合をなくすために、
厚さ30μm程度の非常に薄い熱可塑性接着フィルムを
予め半導体チップ搭載部に貼り付けたリードフレームが
提案されている。これは、半導体チップ搭載部の形状に
合わせてフィルムを打ち抜き、それを半導体チップ搭載
部に貼り付けたものである。
【0006】
【発明が解決しようとする課題】しかし、上述した熱可
塑性接着フィルムを予め半導体チップ搭載部に貼り付け
た従来のリードフレームには次のような種々の問題があ
った。
【0007】(1) 銀ペーストに比べて熱可塑性接着フィ
ルムは非常に高価である。
【0008】(2) フィルムが30μmと非常に薄いた
め、その取り扱い、および打抜き性、貼付け性ともに高
度な技術を要する。
【0009】(3) フィルム打抜き、貼付けに関連して金
型、治具が必要となり、そのために技術的な問題が多
く、歩留まりが上がらず、高価なリードフレームになっ
ている。
【0010】(4) フィルム打抜き時にフィルムのスクラ
ップが出るためコストダウンが図れない。
【0011】(5) 熱可塑性接着フィルムを半導体チップ
搭載部に貼付すると、線膨張差によりリードフレームに
反りが生じ、完成後の半導体パッケージにクラックが発
生する。
【0012】本発明の目的は、上述した従来技術の問題
点を解消したリードフレームおよび半導体パッケージを
提供することにある。
【0013】
【課題を解決するための手段】本発明のリードフレーム
は、半導体チップ搭載部に熱可塑性接着剤または熱硬化
性接着剤を塗布、乾燥したものである。乾燥後の接着剤
の厚さは30μm以上あることが好ましい。30μm未
満であると接着剤を一定厚さに塗布することが困難とな
り、半導体チップ搭載の歩留りが低下するからである。
【0014】本発明の半導体チップは、上記したリード
フレームの半導体チップ搭載部に、接着剤を介して半導
体チップを搭載し、樹脂封止したものである。
【0015】半導体チップ搭載部に熱可塑性接着剤また
は熱硬化性接着剤を塗布、乾燥するため、接着フィルム
を貼付する場合のように、線膨張差によるリードフレー
ムの反りが発生しない。
【0016】また、必要な部分のみに接着剤を塗布する
ので、接着剤付きリードフレームの歩留まりをほぼ10
0%とすることができ、大幅にコスト低減できる。
【0017】また、フィルムを打抜いたり、貼り付けた
りする治具、金型を使用しないため、短納期で且つ安価
に製造できる。
【0018】
【発明の実施の形態】以下に本発明の実施の形態を説明
する。図1は本発明の一実施形態による半導体パッケー
ジの構造を示す。図3に示す従来の実施の形態のものと
異なる点は、半導体チップ搭載部4に予め熱可塑性接着
剤6を塗布、乾燥したリードフレーム1を使って半導体
チップ3を搭載した点である。半導体チップ搭載部4に
塗布する熱可塑性接着剤6は、絶縁性または導電性のい
ずれでもよい。
【0019】半導体チップの搭載工程は、図2に示すよ
うに、(1) 予めリードフレームの半導体チップ搭載部4
に熱可塑性接着剤6を塗布、乾燥(キュア)しておき、
(2)その熱可塑性接着剤6を介して半導体チップ3を搭
載する工程からなる。
【0020】半導体チップ3を搭載する半導体チップ搭
載部4に熱可塑性接着剤6を一定厚さに塗布することが
好ましく、そのためには、ワニス状にした熱可塑性接着
剤を図示しないディスペンサを使って一定量供給すると
よい。熱可塑性接着剤としては例えばポリエーテルアミ
ドイミド、ワニス状にする溶媒はN−メチル−2−ピロ
リドンなどがある。
【0021】熱可塑性接着剤は、銀ペーストに比して気
泡が混入しにくく、また仮に気泡が混入した場合でも、
ワニスが透視可能な透明度であるため、パッケージ完成
後にパッケージクラックの発生率を大幅に低減できる。
【0022】発明者らは熱可塑性接着剤として日立化成
製のHM−1を用いて実験を行った結果、キュア後の塗
布厚さは30μm以上であれば半導体チップの搭載は可
能であることを確認した。
【0023】本実施例のように、ワニス状にした熱可塑
性接着剤を必要な部分のみに塗布するようにすると、熱
可塑性接着フィルムを打抜いて貼り付ける場合に比し
て、安価になる。また、熱可塑性接着剤を直接半導体チ
ップ搭載部に塗布するだけでよく、打抜きや貼付け用の
特別な金型、治具も、それに関連した高度な技術も必要
とせず、接着剤の取り扱いが容易となる。また、スクラ
ップも出ず、ディスペンサを使って定量供給すれば材料
に無駄がなく、大幅なコストダウンが図れる。
【0024】なお、上記実施例では、アウタガスの発生
量、清浄性、耐湿信頼性、ワイヤボンディング性、量産
性等の点で優れた熱可塑性接着剤を用いた場合について
説明したが、スタック防止のための保護フィルムを接着
剤の上に貼るようにすれば、熱硬化性接着剤を用いても
同様の効果が得られる。熱硬化性接着剤としては、例え
ばNBR/フェノールを主成分とする巴川製紙製のRX
Fなどがよい。
【0025】
【発明の効果】本発明によれば、半導体チップ搭載部に
熱可塑性接着剤または熱硬化性接着剤を塗布、乾燥する
ようにしたので、接着フィルムを貼付する場合のような
線膨張差によるリードフレームの反りがなく、完成後の
半導体パッケージにクラックが発生しない。また、必要
な部分のみに接着剤を塗布するだけでよいため取り扱い
が簡単であり、特別な金型や治具、高度な技術を必要し
ないため、歩留まりが向上し、スクラップも出ないた
め、安価に製造できる。
【0026】本発明によれば、接着剤の乾燥後の厚さを
30μm以上としたので、厚さに均一性を確保でき、半
導体チップの搭載がより確実に行える。
【0027】本発明によれば、半導体チップ搭載部に接
着剤を介して半導体チップを搭載するようにしたので、
信頼性に優れた半導体パッケージを構成することができ
る。
【図面の簡単な説明】
【図1】本発明の実施例による半導体パッケージの構造
を示す断面図。
【図2】本実施例による半導体チップ搭載の工程図。
【図3】従来例による半導体パッケージの構造を示す断
面図。
【図4】従来例による半導体チップ搭載の工程図。
【符号の説明】
1 リードフレーム 2 ボンディングワイヤ 3 半導体チップ 4 半導体チップ搭載部 6 熱可塑性接着剤 7 樹脂
フロントページの続き (72)発明者 今井 昇 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 (72)発明者 川野辺 直 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体チップ搭載部に熱可塑性接着剤また
    は熱硬化性接着剤を塗布、乾燥したリードフレーム。
  2. 【請求項2】乾燥後の接着剤の厚さが30μm以上ある
    請求項1に記載のリードフレーム。
  3. 【請求項3】請求項1または2に記載のリードフレーム
    の半導体チップ搭載部に、上記接着剤を介して半導体チ
    ップを搭載し、樹脂封止した半導体パッケージ。
JP7266608A 1995-10-16 1995-10-16 リードフレームおよび半導体パッケージ Pending JPH09116082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7266608A JPH09116082A (ja) 1995-10-16 1995-10-16 リードフレームおよび半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7266608A JPH09116082A (ja) 1995-10-16 1995-10-16 リードフレームおよび半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH09116082A true JPH09116082A (ja) 1997-05-02

Family

ID=17433187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7266608A Pending JPH09116082A (ja) 1995-10-16 1995-10-16 リードフレームおよび半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH09116082A (ja)

Similar Documents

Publication Publication Date Title
US6525405B1 (en) Leadless semiconductor product packaging apparatus having a window lid and method for packaging
CN101853790A (zh) Col封装的新工艺流
JPS58207645A (ja) 半導体装置
KR890004819B1 (ko) 수지봉합형 반도체장치의 제조방법
CN101866867A (zh) 无外引脚半导体封装构造的导线架制造方法
JP2002368165A (ja) 樹脂封止型半導体装置
JP2004087889A (ja) 半導体装置用リードフレーム
TWI294680B (ja)
JPH02158146A (ja) Icカード用モジュールの製造方法
US20260107786A1 (en) Semiconductor packages with wettable flanks and related methods
JPH1041324A (ja) Loc用リードフレームおよびそれを利用した半導体装置
JPH09129784A (ja) 半導体装置およびその製造方法
JPH09223767A (ja) リードフレーム
JPH0442547A (ja) プリント基板への部品搭載方法
JP2944590B2 (ja) 半導体装置及びその製造方法
JPS6214698Y2 (ja)
JPH06163789A (ja) 半導体装置
JPH03259364A (ja) カード型電子機器
CN119275130A (zh) 电子组件封装方法及电子组件
KR100306230B1 (ko) 반도체 패키지 구조
JP3766206B2 (ja) フィルム基板の固定方法
JP2001156233A (ja) 半導体装置の製造方法
JP2878184B2 (ja) 樹脂封止型半導体装置
JPH02240955A (ja) 半導体装置用リードフレーム
JP2002289717A (ja) リードフレーム、電子部品装置及びその製造方法