JPH09121002A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09121002A
JPH09121002A JP7277929A JP27792995A JPH09121002A JP H09121002 A JPH09121002 A JP H09121002A JP 7277929 A JP7277929 A JP 7277929A JP 27792995 A JP27792995 A JP 27792995A JP H09121002 A JPH09121002 A JP H09121002A
Authority
JP
Japan
Prior art keywords
insulating material
semiconductor chip
material layer
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7277929A
Other languages
English (en)
Other versions
JP3176542B2 (ja
Inventor
Kazuma Aoki
一真 青木
Yoshiki Soda
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17590257&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09121002(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27792995A priority Critical patent/JP3176542B2/ja
Priority to US08/664,862 priority patent/US5874784A/en
Publication of JPH09121002A publication Critical patent/JPH09121002A/ja
Application granted granted Critical
Publication of JP3176542B2 publication Critical patent/JP3176542B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線部品の半導体チップエリア内に外部接続
端子を形成した構造とすることにより、半導体装置の小
型化を可能とする。 【解決手段】 外側絶縁材層とチップ側絶縁材層との間
に配線パターンを形成し、チップ側絶縁材層側に内部接
続領域を設けるとともに外側絶縁材層側に外部接続端子
を設けた配線板と、表面に電極を有し裏面が配線板のチ
ップ側絶縁材層に接合された半導体チップと、半導体チ
ップの電極と配線板の内部接続領域とを接続するワイヤ
と、半導体チップとワイヤとを樹脂により配線板上に封
止する樹脂封止部とから構成し、配線板は、半導体チッ
プの周辺部に内部接続領域を形成し、内部接続領域より
も半導体チップの中央寄りに配線パターンと外部接続端
子とを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、小型化を図った半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】プリント回路基板への半導体装置の高密
度実装化に伴い、半導体装置の小型化が進んでいる。
【０００３】図２１は従来の最も一般的な構造の半導体
装置を示す説明図である。図２２は図２１の平面図であ
る。これらの図に示すように、従来の最も一般的な構造
の半導体装置は、電極３１を有する半導体チップ３２
と、外部接続端子となるリード３３と、半導体チップ３
２の電極３１とリード３３とを接続するワイヤ３４と、
樹脂封止部３５とから主として構成されている。
【０００４】半導体チップ３２の電極３１は、半導体チ
ップ３２の回路（図示しない）が形成された面である表
面に配置されている。樹脂封止部３５は、半導体チップ
３２、ワイヤ３４、及びワイヤ３４とリード３３との接
続部付近の一連の回路を外部環境から保護するためのも
のである。ダイパット３６は、半導体装置を組み立てる
製造工程において半導体チップ３２を固定するためのも
のである。
【０００５】リード３３は、例えば鉄ニッケル合金ある
いは銅等の金属材料から構成されている。ワイヤ３４
は、電気的な伝導性の良い金、銀、銅等の金属材料から
構成されており、外径３０μｍ程度である。樹脂封止部
３５に用いられる樹脂としては、通常はエポキシ樹脂等
の熱硬化性樹脂が多く用いられる。
【０００６】この半導体装置の製造方法は、ダイパット
３６上に熱硬化性樹脂等の接合剤を介して半導体チップ
３２を固定し、半導体チップの電極３１とリード３３と
をワイヤ３４で接続後、金型を用いて封止樹脂により樹
脂封止し、樹脂封止部３５から出ているリード３３を所
定の形にして、外部接続端子を形成し、完成する。
【０００７】この最も一般的な構造の半導体装置では、
図２２に示すように、複数のリード３３の半導体チップ
３２側の端部が、半導体チップ３２を包囲するように、
半導体チップ３２周辺で同一平面上に配置され、その各
々のリード３３の延長部の樹脂封止部３５から外側の部
分は、樹脂封止部３５の２方向あるいは４方向の側面に
一列で等間隔に配置されている。
【０００８】このように、最も一般的な半導体装置で
は、半導体チップ側面の外側からワイヤ３４をリード３
３へ接続する距離、及び樹脂封止部３５の外部にリード
３３の外部接続端子を形成する距離を有している。
【０００９】このような最も一般的な構造の半導体装置
に対して、近年では、ほぼ半導体チップのサイズにまで
小型化された半導体装置が開発されている。この小型化
された半導体装置は、ＣＳＰ（Ｃｈｉｐ・Ｓｉｚｅ・Ｐ
ａｃｋａｇｅ）と呼ばれ、大きくわけて３つのタイプに
分けることができる。
【００１０】図２３は従来の小型化された半導体装置の
第１のタイプの構成を示す説明図である。この半導体装
置の構造については、“ＥＩＡＪ第２回表面実装技術フ
ォーラム’９４資料”の中に記載されている。
【００１１】この半導体装置は、図に示すように、回路
面側に配置された電極４１を有する半導体チップ４２、
リード４３、電極４１とリード４３とを接続するワイヤ
４４、及び樹脂封止部４５から主として構成されてい
る。リード４３と半導体チップ４２とは絶縁テープ４６
によって固定されている。また、樹脂封止部４５から露
出したリード４３は外部接続端子４７として形成されて
いる。
【００１２】この半導体装置の製造方法は、リード４３
上に絶縁テープ４６を介して半導体チップ４２を固定
し、半導体チップの電極４１とリード４３とをワイヤ４
４で接続後、金型により樹脂封止し、封止樹脂部４５か
ら出ているリード４３の部分を切断して、完成する。
【００１３】この半導体装置では、先述した最も一般的
な構造の半導体装置と同様に、外部接続端子としてリー
ドを使用していることが大きな特徴である。この第１の
タイプの半導体装置は、半導体チップ４２の回路面側の
表面上に、絶縁テープ４６を介して、距離をおいてリー
ド４３の先端部を配置しており、平面的に上からみた場
合に、半導体チップ４２とリード４３とが、オーバーラ
ップした状態となっている。
【００１４】このような構造にすることにより、半導体
チップの電極４１とリード４３とのワイヤ４４による接
続を、半導体チップ４２の表面上で行うことができるの
で、最も一般的な構造の半導体装置でワイヤの接続に用
いていた半導体チップ側面外側の面積が縮小され、半導
体装置全体を小さくすることができる。
【００１５】また、樹脂封止部４５から出たリード４３
を樹脂封止部４５の表面で切断し、その断面部分に外部
接続端子４７を形成しているので、最も一般的な構造の
半導体装置で外部接続端子として形成されていた、樹脂
封止部の外部のリード部分を無くすことができる。その
結果、半導体チップ４２とほぼ同じサイズの半導体装置
とすることができ、半導体装置の小型化が可能となる。
【００１６】図２４は従来の小型化された半導体装置の
第２のタイプの構成を示す説明図である。これについて
は、公開特許公報“平５−８２５８６号”にこのタイプ
の構造がみられる。
【００１７】この半導体装置は、図に示すように、スル
ーホール５１が設けられた基板からなる配線部品５２、
回路面側に配置された電極５３を有する半導体チップ５
４、及び樹脂封止部５５から主として構成されている。
【００１８】配線部品５２の上側面には、金属の配線パ
ターン５６が形成され、この配線パターン５６には、半
導体チップ５４の電極５３と接続するための内部接続領
域５７が設けられている。配線部品５２の下側面には、
スルーホール５１を介して配線パターン５６と接続され
た外部接続領域５８が設けられ、この外部接続領域５８
には、実装用の外部接続端子５９が形成されている。半
導体チップ５４の電極５３には、電極５３と内部接続領
域５７とを接続するためのバンプ電極６０が形成されて
いる。
【００１９】この半導体装置の構造は、配線部品５２の
上側面に半導体チップ５４の回路面側を接合し、半導体
チップ５４を樹脂封止部５５で樹脂封止し、配線部品５
２の下側面に外部接続端子５９を形成した構造となって
いる。
【００２０】配線部品５２は、セラミック基板やポリイ
ミドフィルム等の絶縁基板から構成されている。配線部
品５２は、その上側面、つまり半導体チップ５４を接合
する側の面には、金属箔からなる配線パターン５６と内
部接続領域５７とが形成されている。また、その下側
面、つまり半導体チップ５４を接合する側とは反対側の
面には、外部接続領域５８が形成され、スルーホール５
１を介して、配線パターン５６と外部接続領域５８とが
電気的に接続されている。
【００２１】この半導体装置では、内部接続領域５７の
配置は、接合する半導体チップ５４の電極５３の配置と
一致する。半導体チップ５４の電極５３と、配線部品５
２の内部接続領域５７との接続は、錫等のバンプ電極６
０を介して行われる。外部接続端子５９は、配線部品５
２の外部接続領域５８に、はんだバンプ等で形成され
る。
【００２２】この半導体装置は、半導体チップ５４の電
極５３から内部接続領域５７と配線パターン５６と外部
接続領域５８とを介して外部接続端子５９に至る、一連
の電気回路が形成された半導体装置となる。配線部品５
２上の半導体チップ５４の周辺は、この電気回路を外部
環境から保護するために樹脂封止部５５で樹脂封止され
ている。
【００２３】この半導体装置の構造では、半導体チップ
５４の側面の外側には部品を配置しないので、半導体チ
ップ５４の側面を樹脂封止部５５の厚みのみとすること
ができ、小型化が可能である。
【００２４】また、半導体チップ５４の電極５３と外部
接続端子５９との間に配線パターン５６を設けることに
より、外部接続端子５９を自由な位置に配置することが
でき、外部接続端子５９の配置の標準化が可能である。
この外部接続端子５９の配置の標準化により、外部接続
端子５９をエリアアレイ状態に配置することができるの
で、端子数の多い半導体チップに対して有利である。
【００２５】図２５は従来の小型化された半導体装置の
第３のタイプの構成を示す説明図である。これについて
は、公表特許公報“平６−５０４４０８号”にこのタイ
プの構造が見られる。
【００２６】この半導体装置は、図に示すように、回路
面側に配置された電極６１を有する半導体チップ６２、
基板からなる配線部品６３、半導体チップ６２の電極６
１と配線部品６３とを接続するワイヤ６４、及び樹脂封
止部６５から主として構成されている。
【００２７】配線部品６３の下側面には、金属の配線パ
ターン６６が形成され、この配線パターン６６には、内
部接続領域６７が設けられている。半導体チップ６２の
電極６１は、ワイヤ６４により、この内部接続領域６７
に接続されている。配線部品６３の下側面には、さらに
外部接続領域６８が設けられ、この外部接続領域６８に
は、樹脂封止部６５を介して実装用の外部接続端子６９
が形成されている。
【００２８】この半導体装置の構造は、半導体チップ６
２の回路面側、つまり電極６１を有する面側の、電極６
１の部分を除いたところに、配線部品６３を接合してお
り、半導体チップ６２の電極６１と、配線部品６３の内
部接続領域６７とをワイヤ６４で接続した構造となって
いる。
【００２９】配線部品６３は、セラミック基板やポリイ
ミドフィルム等の絶縁基板から構成される。この配線部
品６３は、その上側面には、半導体チップ６２が接合さ
れ、その下側面には、内部接続領域６７、配線パターン
６６、及び外部接続端子６９を接続するための外部接続
領域６８が形成されている。配線パターン６６の一端は
内部接続領域６７に接続され、他端は外部接続領域６８
に接続されている。
【００３０】この半導体装置の製造方法は、半導体チッ
プ６２に配線部品６３を接合後、半導体チップ６２の電
極６１と配線部品６３の内部接続領域６７とをワイヤ６
４で接続し、配線部品６３とワイヤ６４とを樹脂封止部
６５で樹脂封止する。
【００３１】次に、樹脂封止部６５の外部接続領域６８
の部分のみの樹脂を取り除き、外部接続領域６８を露出
させる。露出した外部接続領域６８にはんだ等を充填し
て、樹脂封止部６５から突出するようにバンプを作り、
外部接続端子６９を形成する。
【００３２】この半導体装置は、半導体チップ６２の電
極６１からワイヤ６４と内部接続領域６７と配線パター
ン６６と外部接続領域６８とを介して外部接続端子６９
に至る、一連の電気回路が形成された半導体装置とな
る。外部接続端子６９はエリアアレイ状態に配置されて
いる。
【００３３】この半導体装置の構造では、半導体チップ
６２の側面の外側には部品を配置しないので、小型化が
可能である。また、半導体チップ６２の電極６１と外部
接続端子６９との間に配線パターン６６を設けることに
より、外部接続端子６９を自由な位置に配置することが
でき、外部接続端子６９の配置の標準化が可能である。
この外部接続端子６９の配置の標準化により、外部接続
端子６９をエリアアレイ状態に配置することができるの
で、端子数の多い半導体チップに対して有利である。さ
らに、半導体チップ６２の電極６１と内部接続端子６７
との接続をワイヤ６４により行うので、電極６１の配置
の異なる半導体チップ６２に対しても適応可能である。
【００３４】一方、外部接続端子に突起状電極を用いた
半導体装置の構成例を図２６及び図２７に示す。これに
ついては、公開特許公報“特開平６−１１２３５４号”
にこのタイプの構造が見られる。これらの構造は、ＢＧ
Ａ（Ｂｏｗｌ・Ｇｒｉｄ・Ａｒｒａｙ）と呼ばれる構造
である。
【００３５】図２６に示した半導体装置は、配線パター
ンが２層のものであり、この半導体装置は、電極７１を
有する半導体チップ７２と、スルーホール７３が設けら
れた樹脂基板をベースにした配線部品７４と、半導体チ
ップ７２の電極７１と配線部品７４とを接続するワイヤ
７５と、樹脂封止部７６から主として構成されている。
【００３６】配線部品７４の上側面、つまり配線部品７
４の半導体チップ側の面には、上側配線パターン７７が
形成され、この上側配線パターン７７には、内部接続領
域７８が設けられている。配線部品７４の下側面、つま
り配線部品７４の半導体チップの反対側の面には、下側
配線パターン７９が形成され、この下側配線パターン７
９には、外部接続領域８０が設けられ、この外部接続領
域８０に実装用の外部接続端子８１が形成されている。
【００３７】上側配線パターン７７は、配線部品７４の
半導体チップ７２を接合するエリアを除く外周部に形成
されている。下側配線パターン７９は、配線部品７４の
下側面全体に形成されている。
【００３８】ワイヤ７５は、一方が半導体チップ７２の
電極７１に接続され、他方が上側配線パターン７７の内
部接続領域７８に接続されている。スルーホール７３
は、配線部品７４の最外周部に形成されており、上側配
線パターン７７と下側配線パターン７９との２層の配線
パターンは、このスルーホール７３を介して電気的に接
続されている。
【００３９】この半導体装置の構造は、配線パターン７
７，７９が２層なので、外部接続端子８１の配置を、配
線部品７４の半導体チップ直下のエリアを含め、自由な
位置にすることができる。したがって、この半導体装置
では、外部接続端子８１は、配線部品７４のほぼ全面に
エリアアレイ状に配置されている。
【００４０】このＢＧＡは、同じ外部接続端子数を有す
る、先述の最も一般的な構造の半導体装置に比較して、
半導体装置のサイズを大きくすることなく、外部接続端
子のピッチを大きくすることができ、実装精度をラフに
できるというメリットをもつ。
【００４１】このようなＢＧＡでは、外部接続端子のピ
ッチが１．２７〜１．５ｍｍ、径が０．７６ｍｍφのも
のが主流であり、外部接続端子数が３１３ピンで、半導
体チップのサイズが約１０ｍｍ×１０ｍｍの例をみる
と、半導体装置のサイズは３５ｍｍ×３５ｍｍ程度とな
る。また、ワイヤ長は３．５ｍｍ程度、半導体チップ側
面から半導体装置外周部までの距離は１２．５ｍｍ程度
である。
【００４２】図２７に示した半導体装置は、配線パター
ンが１層のものである。この図において、図２６と同じ
構成要素には同じ参照番号を付してその説明を省略す
る。この半導体装置は、配線部品７４の表面に形成され
た配線パターン７７が１層である。配線パターン７７
は、配線部品７４の半導体チップを接合する面の半導体
チップ７２を接合するエリアを除く外周部に形成され、
その配線パターン７７の直下のエリアに外部接続端子８
１が配置されている構造である。
【００４３】この半導体装置は、図２６で示した２層の
半導体装置と同様の構造であるが、配線部品７４の半導
体チップ直下のエリアには、外部接続端子８１を形成し
ていない構造となる。一般的に、図２６及び図２７のＢ
ＧＡは、いずれも配線部品７４のワイヤ接続点（内部接
続領域７８）の外側のエリアに外部接続端子８１を有す
る構造となっている。
【００４４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置には次のような問題がある。すな
わち、図２３に示した従来の小型化された第１のタイプ
の半導体装置では、外部接続端子４７に至る回路の引き
出しにリード４３を使用しており、リード４３が樹脂封
止部４５の外周部に一列に配列されている。リード４３
の配列は２列平行か、４列で包囲状で行われる。
【００４５】このようなリード配置の場合、最も一般的
な構造の半導体装置と同様に、樹脂封止部４５の外周長
とリード４３のピッチで、配置できる外部接続端子４７
の端子数が決まり、この外部接続端子４７を線状に配置
するため、端子数が多い場合、半導体装置のサイズが大
きくなるという問題がある。
【００４６】図２４に示した従来の小型化された第２の
タイプの半導体装置では、配線部品５２表面の内部接続
領域５７と半導体チップ５４の電極５３を錫バンプ等の
接続端子を介して接続する。このような接続を行うため
には、配線部品５２の内部接続領域５７の位置を、半導
体チップ５４を搭載した際の電極５３の位置に一致させ
なければならない。
【００４７】したがって、半導体チップ５４の電極５３
の配置が異なる場合は、同じ配線部品５２を使用できな
い。よって複数種の半導体チップにおいて配線部品５２
の共用化が全くできないので、コストが高いものとな
る。
【００４８】図２５に示した従来の小型化された第３の
タイプの半導体装置では、半導体チップ６２の電極６１
を有する表面上に配線部品６３を接合し、半導体チップ
６２の電極６１と配線部品６３の内部接続領域６７とを
ワイヤ６４で接続する構造である。
【００４９】このように、半導体チップ６２の電極６１
を有する表面上に配線部品６３を配置する場合、後でワ
イヤ６４の接続を行うために、半導体チップ６２の電極
６１上に空間が必要である。したがって、電極６１上に
は配線部品６３を形成できない。また、この半導体装置
の外部接続端子６９は配線部品６３表面の外部接続領域
６８上に形成される。したがって、この構造の半導体装
置では、半導体チップ６２の電極６１の直上には外部接
続端子６９を形成できないという配置上の制限がある。
さらに、内部接続領域６７と外部接続領域６８とは配線
部品６３の同一面上に形成されるため、内部接続領域６
７上に外部接続端子６９を形成することができない。こ
のような配置上の制限がある。
【００５０】また、図２６及び図２７で示したタイプの
半導体装置では、配線部品７４の半導体チップ７２側に
配線パターン７７を形成している。つまり、半導体チッ
プ７２の側面の外側に配線パターン７７を配置している
ので、半導体チップ７２の大きさよりも、配線部品７４
の大きさのほうが、配線パターン７７の分だけ必然的に
大きくなり、それに伴い、樹脂封止部７６が半導体チッ
プ７２よりも大きくなる。したがって、樹脂封止部７６
の大きさが、ほぼ半導体チップ７２の大きさと等しくな
るようなＣＳＰとすることが難しい。
【００５１】この発明は、このような事情を考慮してな
されたもので、配線部品のほぼ半導体チップエリア内に
外部接続端子を形成した構造とすることにより、小型化
を可能にした半導体装置を提供するものである。
【００５２】
【課題を解決するための手段】この発明は、外側絶縁材
層とチップ側絶縁材層とこれら２つの絶縁材層の間に形
成された配線パターンとからなり、配線パターンのチッ
プ側絶縁材層側には配線パターンが露出した内部接続領
域が設けられるとともに、配線パターンの外側絶縁材層
側には配線パターンと接続した外部接続端子が設けられ
た配線板と、表面に電極を有し裏面が配線板のチップ側
絶縁材層に接合された半導体チップと、半導体チップの
電極と配線板の内部接続領域とを接続するワイヤと、半
導体チップとワイヤとを樹脂により配線板上に封止する
樹脂封止部とを備え、前記配線板は半導体チップの周辺
部に内部接続領域が形成されるとともに、その内部接続
領域よりも半導体チップの中央寄りに配線パターンと外
部接続端子とが形成されていることを特徴とする半導体
装置である。
【００５３】すなわち、この発明の半導体装置は、配線
板のチップ側絶縁材層の面に半導体チップの電極等がな
い面側を接合し、半導体チップの電極と配線板の内部接
続領域とをワイヤにより接続し、半導体チップとワイヤ
とを樹脂封止し、配線板の外側絶縁材層の面のほぼ半導
体チップエリア内に外部接続端子を形成した構造として
いる。
【００５４】すなわち、本発明の半導体装置は、従来の
ＢＧＡ構造の半導体装置を次のようにして小型化したも
のである。配線パターンは半導体チップエリアよりも内
側の領域に配置する。薄型化及びコスト低減のため、配
線パターンは１層とし、配線板は、その１層の配線パタ
ーンをチップ側絶縁材層と外側絶縁材層との間に挟持し
たサンドイッチ構造とする。配線板の半導体チップ周辺
部には、チップ側絶縁材層から配線パターンを露出させ
た内部接続領域（ワイヤ接続点）を形成する。
【００５５】外部接続端子のピッチ及びサイズを小さく
し、外部接続端子を、配線板の内部接続領域の内側ある
いは半導体チップ側面から１ｍｍ大きいエリア内に、エ
リアアレイ状に配置する。配線パターンは内部接続領域
から内側にのみ伸びて、外部接続端子形成点に至る。こ
のようにして、小型化された半導体装置を得る。
【００５６】この発明において、外側絶縁材層として
は、絶縁性の基板を用いることが望ましい。この絶縁性
の基板としては、耐熱性、絶縁性、強度、寸法安定性に
優れたものであればどのようなものを用いてもよい。こ
のような性質を有する材料としては、ポリイミド、ポリ
アミド、ＢＴ（ビスマレイド・トリアジン）レジン、エ
ポキシ、ポリエステル、ガラスエポキシ、ガラスポリイ
ミド、セラミック等が挙げられるが、コスト面及び加工
の容易性からは、ポリイミドを用いることが好ましい。
ポリイミドの絶縁抵抗は、５×１０13Ω程度である。
【００５７】配線パターンとしては、導電性及び耐熱性
のあるものが用いられる。このような性質を有する材料
としては、金属材料が一般に使用されるが、コストの面
からは、銅（Ｃｕ）を用いることが好ましい。
【００５８】樹脂封止部としては、保存性、成型性、耐
湿性、耐熱性等を有する樹脂であれば、どのような樹脂
を用いてもく、エポキシ、シリコーン、フェノール等の
樹脂をベースとした混合物が一般に使用されるが、信頼
性の面からは、エポキシ樹脂を用いることが好ましい。
【００５９】外部接続端子は、好ましくは、はんだバン
プとして形成される。このはんだバンプとしては、全体
がはんだからなるボール状のもの、あるいは銅ボールの
表面にはんだメッキを施したものを用いることができる
が、コストの面からは全体がはんだからなるボール状の
ものを用いることが好ましい。
【００６０】ワイヤとしては、電気的な伝導性の良好な
ものであれば、各種の材料を用いることが可能であり、
例えば、金、銀、銅等を用いることができるが、電気的
な伝導性の面からは、金あるいは銀を用いることが好ま
しい。
【００６１】さらに、本発明の半導体装置は、小型化の
ため、次のような構造とすることが好ましい。半導体チ
ップ外周部に形成されるワイヤを短くするため、半導体
チップを薄くして、ワイヤ長を１ｍｍ以下にする。ま
た、これにより、半導体チップ側面から半導体装置外周
部までの距離を１ｍｍ以下にする。
【００６２】上記構成においては、配線板のチップ側絶
縁材層として熱可塑性樹脂を用い、その熱可塑性樹脂を
加熱することにより半導体チップと配線板とを接合する
ようにすることが望ましい。
【００６３】この熱可塑性樹脂としては、耐熱性、接着
性、絶縁性を有するものであれば、どのような熱可塑性
樹脂を用いてもよい。用いる材料としては、大きく分け
てエポキシ樹脂とポリイミド樹脂に大別されるが、耐熱
性の面からは、ポリイミド樹脂を用いることが好まし
い。配線板のチップ側絶縁材層としては、絶縁性の接着
剤を用いてもよい。
【００６４】また、内部接続領域の形成時に、配線板の
チップ側絶縁材層を配線パターン側よりも半導体チップ
側が狭い状態で逆くさび状に取り除くようにし、それに
よって樹脂封止の際、アンカー効果により配線板と樹脂
との密着性を向上させるようにすることが望ましい。
【００６５】さらに、配線板の外側絶縁材層に小ホール
を設けるようにすることが望ましく、この小ホールによ
り配線板の接合面での気化膨張の発生を防止する。ま
た、配線板の配線パターンを外側絶縁材層よりも狭い範
囲で形成し、樹脂封止部と外側絶縁材層との間から配線
パターンが露出しないようにすることが望ましい。
【００６６】そして、半導体チップ上の樹脂封止部の線
膨張率と配線板の線膨張率とが近いものになるように材
質の選択を行い、これら樹脂封止部と配線板の厚みも同
じ程度にすることが好ましい。
【００６７】この発明は、また、外側絶縁材層にスルー
ホールを形成するとともにその外側絶縁材層に配線パタ
ーンを形成し、この配線パターンをチップ側絶縁材層で
覆うことによりチップ側絶縁材層と外側絶縁材層との間
に配線パターンを形成した配線板を作製し、配線板の配
線パターンをチップ側絶縁材層の周辺部から露出させて
内部接続領域を形成し、表面に電極が形成された半導体
チップの裏面を配線板のチップ側絶縁材層の内部接続領
域よりも内側領域に接合し、半導体チップの電極と内部
接続領域とをワイヤで接続し、半導体チップとワイヤと
を樹脂により配線板のチップ側絶縁材層上に封止し、配
線板の外側絶縁材層からスルーホールによって露出して
いる配線パターンを外部接続端子形成点としこの外部接
続端子形成点上に外部接続端子を形成することからな
り、配線パターン及び外部接続端子を内部接続領域より
も配線板中央寄りに形成することを特徴とする半導体装
置の製造方法である。
【００６８】さらに、別の観点によれば、この発明は、
チップ側絶縁材層の周辺部に窓明け部を形成するととも
にそのチップ側絶縁材層に配線パターンを形成し、この
配線パターンの外部接続端子形成点を除いた部分を外側
絶縁材層で覆うことによりチップ側絶縁材層と外側絶縁
材層との間に配線パターンを形成した配線板を作製し、
配線板の配線パターンがチップ側絶縁材層の窓明け部か
ら露出された部分を内部接続領域とし、表面に電極が形
成された半導体チップの裏面を配線板のチップ側絶縁材
層の窓明け部よりも内側領域に接合し、半導体チップの
電極と内部接続領域とをワイヤで接続し、半導体チップ
とワイヤとを樹脂により配線板のチップ側絶縁材層上に
封止し、配線板の外側絶縁材層から露出している外部接
続端子形成点上に外部接続端子を形成することからな
り、配線パターン及び外部接続端子を内部接続領域より
も配線板中央寄りに形成することを特徴とする半導体装
置の製造方法である。
【００６９】この発明の半導体装置の製造方法に関して
は、次のようにすることが好ましい。すなわち、半導体
チップとワイヤとを樹脂により封止する工程において、
樹脂で封止するための金型に配線板をセットする際、金
型のパーティング面が内部接続領域の部分にかからない
ようにする。
【００７０】この発明によれば、配線板は、半導体チッ
プの周辺部に内部接続領域が形成されるとともに、その
内部接続領域よりも半導体チップの中央寄りに配線パタ
ーンと外部接続端子とが形成されているので、配線パタ
ーンと外部接続端子とは半導体チップの下に配置される
ことになり、これにより半導体チップの大きさと配線板
の大きさをほぼ同じ大きさとすることができ、樹脂封止
部の大きさがほぼ半導体チップの大きさと等しくなるよ
うな、ＣＳＰ（Ｃｈｉｐ・Ｓｉｚｅ・Ｐａｃｋａｇｅ）
とすることができる。また配線パターンが１層であるた
め、薄型化及びコストの低減が可能となる。
【００７１】すなわち、この発明の半導体装置によれ
ば、配線パターンを半導体チップの下方に形成し、外部
接続端子のピッチとサイズを小さくして、外部接続端子
を配線板の内部接続領域の内側あるいは半導体チップ側
面から１ｍｍ大きいエリア内に形成することにより、半
導体チップの外周にはワイヤを形成するエリアのみが存
在するような構造とすることができる。
【００７２】また、半導体チップの厚みを極力薄くして
ワイヤ長を極力短くすることにより、半導体チップ周辺
に形成されるワイヤのエリアを最小におさえることがで
きる。さらに、本発明の半導体装置は半導体チップの電
極と配線板の内部接続領域との接続をワイヤで行うの
で、外部接続端子を任意の位置に配置することができ、
これにより外部接続端子をエリアアレイ状に配置するこ
とができる。したがって、配線板の外部接続端子形成エ
リア内は、外部接続端子を形成できないところがないと
いう理想的な構造とすることができる。
【００７３】チップ側絶縁材層に熱可塑性樹脂を用い、
半導体チップと配線板の接合をこの熱可塑性樹脂で行っ
た場合には、従来半導体チップと配線板との接合に使用
されていた熱硬化性樹脂を不要とすることができ、熱硬
化性樹脂等の接合に要する厚みが縮小される。
【００７４】配線板のチップ側絶縁材層に内部接続領域
を形成する際、チップ側絶縁材層を取り除いた部分の側
面に傾斜を設けてその断面を楔形にした場合には、アン
カー効果により配線板と樹脂との密着性を向上させるこ
とができる。
【００７５】配線板の外側絶縁材層に小ホールを設けた
場合には、配線板の接合面において気化膨張の発生を防
止することができる。
【００７６】配線板の配線パターンを外側絶縁材層より
も狭い範囲で形成した場合には、樹脂封止部と外側絶縁
材層との間から配線パターンが露出せず、樹脂封止部側
面で配線パターンと樹脂封止部との境界が存在しないの
で、樹脂封止部による密閉性を向上させることができ
る。
【００７７】半導体チップ上の樹脂封止部の線膨張率と
配線板の線膨張率とが近いものになるように材質の選択
を行い、樹脂封止部と配線板の厚みも同じ程度にした場
合には、半導体装置の反りを低減することができる。
【００７８】また、本発明の半導体装置の製造方法に関
しては、パーティング面下にチップ側絶縁材層を存在さ
せる場合は、半導体チップとワイヤとを樹脂により封止
する工程において、樹脂で封止するための金型に配線板
をセットする際、金型のパーティング面が内部接続領域
の部分にかからないようにすれば、金型のパーティング
面の下にすきまができることがなくなる。その結果、ゴ
ミとなる樹脂カスを発生させることなく半導体装置の製
造ができる。
【００７９】
【発明の実施の形態】以下、図面に示す実施例に基づい
てこの発明を詳述する。なお、これによってこの発明が
限定されるものではない。
【００８０】実施例１ 図１は本発明による半導体装置の実施例１の構成を示す
説明図である。図２は図１の半導体装置を下側から見た
一部破断平面図である。
【００８１】これらの図に示すように、この実施例の半
導体装置は、配線板としての配線部品１と、この配線部
品１に接合された半導体チップ２と、半導体チップ２と
配線部品１とを接続するワイヤ３と、半導体チップ２と
ワイヤ３とを樹脂により封止する樹脂封止部４から構成
されている。
【００８２】配線部品１は、外側絶縁材層としての絶縁
性の基板６と、チップ側絶縁材層としての絶縁材８と、
これら２つの絶縁材層の間に形成された配線パターン７
から形成されている。すなわち、配線部品１は、スルー
ホール５の設けられた絶縁性の基板６の上面に金属の配
線パターン７を形成し、その配線パターン７上に絶縁材
８を接合したものであり、基本的には、配線パターン７
を絶縁性の基板６と絶縁材８とで挟持したサンドイッチ
構造となっている。
【００８３】基板６の下面には外部接続端子９が形成さ
れており、配線パターン７には、スルーホール５を介し
て配線パターン７と外部接続端子９とを接続するための
外部接続端子形成点である外部接続領域１０が設けられ
ている。外部接続端子９は、外部接続領域１０にはんだ
バンプを接合して形成する。このはんだバンプは、全体
がはんだからなるボール状のものである。したがって、
はんだバンプを接合する前は、配線パターン７の一端の
外部接続領域１０がスルーホール５から露出した状態と
なっている。
【００８４】半導体チップ２は、表側の面に電極１１が
設けられている。そして、半導体チップ２の裏側の面
は、配線部品１の絶縁材８に接合されている。絶縁材８
の半導体チップ２の周囲には窓明け部１２が形成されて
いる。
【００８５】この窓明け部１２は、絶縁材８が取り除か
れたものであり、この窓明け部１２から露出した配線パ
ターン７は内部接続領域１３となり、この配線パターン
７の内部接続領域１３と半導体チップ２の電極１１とが
ワイヤ３により接続されている。配線部品１の内部接続
領域１３の表面には、ワイヤ３との接合を良くするため
に厚さ０．数μｍ程度のＡｕメッキが形成されており、
Ａｕと配線パターン７表面（Ｃｕ）の間には、ＡｕとＣ
ｕの合金化を抑制するために厚さ５μｍ程度のＮｉ，Ｐ
ｄを介在させる。このようなメッキ層は配線部品１の外
部接続領域１０にも形成されることがある。
【００８６】メッキの方法は、無電解メッキ法でも電解
メッキ法でも使用可能であるが、電解メッキ法の場合、
メッキのための配線が必要となるので、無電解メッキ法
の方が好ましい。基板６のスルーホール５及び配線パタ
ーン７は、基板６の周辺部に形成された内部接続領域１
３よりも基板６の中央寄りに形成されている。
【００８７】ワイヤ３としては、電気的な伝導性の良好
な金、銀、銅等の金属から構成された、直径数十μｍの
フレキシブルな細線を用いている。絶縁材８としては、
厚さ７０μｍ程度のポリイミドフィルムを用いている。
配線パターン７は、Ｃｕ（銅）からなる厚さ２０μｍ程
度の金属箔であり、この配線パターン７上には、絶縁材
８を接合するために接着剤（図示しない）が厚さ１０μ
ｍ程度に塗布されている。
【００８８】したがって、配線パターン７とこの接着剤
の層とで、合計３０μｍ程度の厚みとなっている。基板
６は、厚さ２５μｍ程度のポリイミドからなる絶縁基板
である。このポリイミドの絶縁抵抗は５×１０13Ω程度
である。樹脂封止部４としては、信頼性に優れるエポキ
シ樹脂を用いている。
【００８９】図３は図１の部分詳細説明図である。な
お、以下の図において同じ構成要素には同じ参照番号を
付してその説明を省略する。この図に示すように、配線
部品１は、基板６に配線パターン７を形成し、その上に
接着剤層７ａを介して絶縁材８を接着したものである。
配線部品１と半導体チップ２とはダイボンディング接着
剤８ａで接着されている。
【００９０】この実施例では、配線部品１の基板６と、
絶縁材８とは、同じポリイミド樹脂を用いたが、異なる
樹脂を用いてもよく、またポリイミド樹脂以外の樹脂を
用いてもよい。
【００９１】また、基板６の上に配線パターン７を直接
形成するようにしているが、接着剤を介して配線パター
ン７を形成してもよい。あるいは、後ほど詳述するが、
絶縁材８側に配線パターン７を形成し、接着剤層を介し
て基板６と接合し、接着剤層と基板６を通して外部接続
端子９用の開口部（スルーホール）を形成するようにし
てもよい。
【００９２】このように、本発明の半導体装置は、１層
の配線パターン７の両面、つまり、１層の配線パターン
７の上側と下側の両面に絶縁層を有する配線部品１を使
用している。そして、半導体チップ２の電極１１が形成
されていない面を配線部品１に接合し、ワイヤ３によ
り、半導体チップ２の電極１１と配線部品１の内部接続
領域１３とを接合し、半導体チップ２とワイヤ３とを樹
脂により封止し、配線部品１の反対側には、はんだバン
プをエリアアレイ状に配置した構造となっている。
【００９３】このような構造にすることにより、配線部
品１の内部接続領域を形成した面と同一面に外部接続領
域を存在させる必要がないので、はんだバンプ、つまり
外部接続端子９の配置に制約がなくなる。
【００９４】また、ワイヤ３により、半導体チップ２の
電極１１と配線部品１の内部接続領域１３とを接合して
いるので、ある程度電極位置の異なる半導体チップにも
対応できる。さらに、外部接続端子９をエリアアレイ状
に配置できるので、端子数の多い半導体チップに対して
も半導体装置のサイズを大きくすることなく対応でき、
理想的な構造となる。
【００９５】さらに本発明の半導体装置は、配線部品１
の配線パターン７が半導体チップ２の下方に形成されて
おり、外部接続端子９は全て配線部品１の内部接続領域
１３の内側のエリアに形成されている。これにより、半
導体装置のサイズを半導体チップのサイズとほぼ同じサ
イズとすることができ、半導体装置の小型化が可能とな
る。
【００９６】この実施例で示したものは、半導体チップ
２のチップサイズ１０×１２ｍｍ、外部接続端子９の端
子数６４本、外部接続端子９のピッチ１．２７ｍｍ、外
部接続端子９のサイズ０．６ｍｍφの例であり、外部接
続端子９をすべて配線部品１の半導体チップ２接着エリ
ア内に配置したものである。本発明の半導体装置はさら
なる小型化のために、半導体チップを極力薄くして、ワ
イヤ長を短くしたという特徴を有する。
【００９７】この実施例のワイヤ接続部付近の詳細説明
を図４に示す。この図に示すように、ワイヤ３のワイヤ
長ｂは、上から見たときのワイヤ３の投影距離のことで
あり、ワイヤ３を張る２点間の高低差、つまり半導体チ
ップ２の厚みａに大きく依存し、半導体チップ２の厚み
ａが薄い程、ワイヤ３の長さを短くすることができる。
【００９８】この実施例では、半導体チップ厚を０．２
ｍｍ、ワイヤ長を０．５ｍｍ程度としている。この実施
例のような半導体チップ厚とワイヤ長であれば、半導体
チップ２の側面から樹脂封止部４の外周部までの距離ｃ
を１．０ｍｍ以下とすることができる。
【００９９】図４のワイヤ接続部付近の、樹脂封止部４
が絶縁材８や内部接続領域１３と接合している部分は、
信頼性を確保する上で良好な密着性の必要とされるとこ
ろである。そこで、密着性をより向上させるために、次
に述べる２つの方法の内のいずれか一方、あるいは両方
の方法を用いる。
【０１００】第１の方法は、樹脂封止部４と接合する絶
縁材８と内部接続領域１３の表面を、樹脂封止前に活性
化させて、樹脂封止部４との密着性を向上させる方法で
ある。この表面を活性化させる方法としては、ＵＶ照射
等を用いることができる。
【０１０１】第２の方法は、配線部品１の窓明け部１２
を、図５に示すような楔形として、アンカー効果により
密着性を向上させる方法である。
【０１０２】配線部品１は、配線パターン７を、基板６
と絶縁材８との２層の絶縁層の間に挟み、これらを接着
剤で接合した構造である。したがって、絶縁層の接合面
の密着性が悪いと、内部に水分等が溜まりやすく、リフ
ロー時等に気化膨張して、接合面の剥離等の不具合が発
生する可能性がある。
【０１０３】そこで、接合面の剥離等の不具合を防止す
るために、次のことを行うようにする。すなわち、図６
に示すように、はんだバンプ接合側、つまり外部接続端
子９を形成した側の基板６に小ホール１４を設ける。こ
れにより、絶縁層の接合面内部の水蒸気等を外部へ放出
することが可能となり、水分等が溜まることを防止でき
る。
【０１０４】次に、本発明の半導体装置の製造方法を説
明する。図７に製造工程の一例を示す。本発明の半導体
装置を製造するには、まず、配線部品１の所定の位置に
半導体チップ２を接合するダイボンディングを行う（図
７の（ａ）参照）。この例では、複数の配線部品１が一
体のフレーム状態であるが、個別の配線部品１の場合も
ある。
【０１０５】配線部品１に半導体チップ２を接合した状
態の平面図を図８に示す。この図に示すように、この状
態においては、絶縁材８の窓明け部１２からは、配線パ
ターン７の内部接続領域１３が露出している。
【０１０６】配線部品１には、貫通孔１５が設けられて
おり、この貫通孔１５は、製造工程において製品の搬送
に使用したり、位置決めを行うのに使用される。配線部
品１と半導体チップ２は、熱硬化性樹脂からなるダイボ
ンディング接着剤８ａを介して接合する。
【０１０７】この熱硬化性樹脂は、従来から使用されて
いるエポキシ樹脂等である。接合方法も従来から行われ
ている方法と同様で、配線部品１と半導体チップ２を熱
硬化性樹脂を介して接着し、加熱（リフロー）により熱
硬化性樹脂を硬化させて接合を完了する。
【０１０８】次に、半導体チップ２の電極１１と配線部
品１の内部接続領域１３とをワイヤ３により接続する
（図７の（ｂ）参照）。このワイヤ３は、金、銀、銅等
の金属からなり、直径数十μｍのフレキシブルな細線で
ある。このワイヤ３は従来から使用されている一般的な
ものである。このワイヤ３による接合は、ワイヤボイン
ディングといわれる従来から行われている方法で行うこ
とができる。
【０１０９】すなわち、ワイヤボインディング装置を用
いて、電気スパーク等により、ワイヤ３の先端を溶融し
たボール状にして、それを半導体チップ２の電極１１上
に圧着接合し、ツールによりワイヤ３を配線部品１の内
部接続領域１３まで張り延ばし、内部接続領域１３上で
圧着接合および切断する。このワイヤ３の接合方式とし
ては、熱圧着、超音波圧着、熱超音波圧着等を用いるこ
とができる。
【０１１０】次に、樹脂による封止を行って樹脂封止部
４を形成する（図７の（ｃ）参照）。この例では、金型
を使用した樹脂封止方法を用いたが、金型を使用しない
樹脂封止方法を用いてもよい。使用する封止樹脂は、エ
ポキシ樹脂等の熱硬化性樹脂である。
【０１１１】この樹脂封止部４による樹脂封止は、金型
に製品をセットし、溶融した樹脂を金型内に注入して、
加熱加圧状態を保ち樹脂を硬化させる。図７の（ｃ）で
示したものは、樹脂封止後の製品である。
【０１１２】本発明の半導体装置は樹脂封止工程で次の
ような特徴がある。金型に製品をセットした状態を図９
に示す。図において、２１は上金型、２２は下金型、２
３は上金型２１の製品を押え付ける面で、パーティング
面といわれる面である。
【０１１３】本発明の半導体装置では、図９に示すよう
に、パーティング面２３の下には、絶縁材８が配置され
ることもある。図１０はこのような場合においてパーテ
ィング面２３の下に絶縁材８のない部分がある場合の説
明図である。この図に示すように、パーティング面２３
の下に絶縁材８のない部分があると、すきま部分２４が
できる。これができた場合、このすきま部分２４に樹脂
が注入されると、この部分の樹脂が樹脂封止後の製品の
外周部にバリとして残る。このバリの部分は、余分な配
線部品１と一緒に後でカットされるが、カットされたバ
リは装置上でゴミとして残る可能性があり、装置を動か
す上で好ましくない。したがって、上金型２１のパーテ
ィング面２３の下には、必ず絶縁材８が配置されるよう
にしている。
【０１１４】次に、配線部品１の余分なところをカット
する（図７の（ｄ）参照）。図７の（ｄ）で示したもの
は、単品状態の製品である。カットは樹脂封止部４の外
周部に沿って行われる。
【０１１５】次に、はんだバンプを接合して外部接続端
子９を形成する（図７の（ｅ）参照）。配線部品１の外
部接続端子９を形成するところは、基板６のスルーホー
ル５が開けられているところであり、このスルーホール
５からは外部接続領域１０が露出している。この外部接
続領域１０にフラックスを塗布後、はんだボールを付
け、リフロー炉により加熱してはんだバンプを接合し、
外部接続端子９を形成する。
【０１１６】外部接続端子９の他の形成方法として、外
部接続領域１０上にペースト状あるいはシート状のはん
だを置き、リフロー炉により加熱溶融させてバンプの形
状に形成し、接合することにより、外部接続端子９を形
成するようにしてもよい。
【０１１７】樹脂封止部４での樹脂封止後の製造工程
は、図１１に示すように、配線部品１が一体のフレーム
状態のままで、外部接続端子９を形成し（図１１の
（ｆ）参照）、その後、配線部品の余分な所をカットす
るようにしてもよい（図１１の（ｇ）参照）。
【０１１８】半導体チップ２をダイボンディングする時
や、半導体チップ２の電極１１と配線パターン７の内部
接続領域１３とをワイヤボンディングする時、あるいは
樹脂封止時には、加圧や加熱が行われるため、配線部品
１の基板６に対するはんだバンプの形成は、このような
加圧や加熱の工程終了後に行われる。これは、このよう
な加圧や加熱の工程においては、基板６側を固定するた
め、バンプが存在すると固定が困難であるという理由か
らである。また、これによりバンプが溶融したり変形し
たりすることも防止することができる。
【０１１９】完成した半導体装置の反りは、実装を困難
にするため、極力小さくする必要がある。そこで、次の
ような方法で反り対策を行う。反りを低減させるため
に、半導体チップ２上の樹脂と配線部品１の素材の線膨
張率を近いものとし、さらに半導体チップ２上の樹脂の
厚みと配線部品１の厚みをほぼ同じにする。これによ
り、半導体装置の反りを極力小さくすることができる。
【０１２０】実施例２ 図１２は本発明による半導体装置の実施例２の構成を示
す部分詳細説明図である。
【０１２１】先述した実施例１では、配線部品１に半導
体チップ２を接合する際、ダイボンディング接着剤８ａ
を用いて、配線部品１と半導体チップ２とを接着するよ
うにしていたが、この例では、図１２に示すように、ダ
イボンディング接着剤８ａを用いず、絶縁材８そのもの
を接着剤として用いた構成となっている。
【０１２２】すなわち、半導体チップ２と配線部品１の
接合を、配線部品１側に設けた絶縁材８により行う。絶
縁材８としては、熱可塑性のポリイミドを用いる。した
がって、この実施例２では、配線部品１は、絶縁材８の
少なくとも半導体チップ２を接合するエリアを熱可塑性
のポリイミドで構成している。このポリイミドは、半導
体チップ２を接合する際の作業性が良く、また完成した
半導体装置のリフロー実装時の信頼性の高いものが好ま
しい。
【０１２３】この配線部品１を使用した場合の製造工程
は、熱可塑性のポリイミドからなる絶縁材８を加熱し
て、半導体チップ２を配線部品１に接合する。したがっ
て、実施例１とは、製造工程の中で、配線部品１に半導
体チップ２を接合する工程が異なるのみである。
【０１２４】このように、絶縁材８で配線部品１と半導
体チップ２とを接合することにより、接着剤が不要とな
る。その結果、半導体チップ２の電極１１から、配線部
品１の内部接続領域１３までの高低差を少なくでき、ワ
イヤ３の長さを短くする上で有利である。
【０１２５】実施例３ 図１３は本発明による半導体装置の実施例３の構成を示
す部分詳細説明図である。
【０１２６】先述した実施例１では、配線パターン７を
形成した基板６に接着剤層７ａを介して絶縁材８を接着
し、その上から半導体チップ２をダイボンディング接着
剤８ａで接着するようにしていたが、この例では、図１
３に示すように、接着剤層７ａ、絶縁材８、及びダイボ
ンディング接着剤８ａを用いず、これらのかわりに、接
着性と絶縁性の２つの機能を備えた絶縁性樹脂７ｂだけ
を用いた構成となっている。
【０１２７】したがって、この例では、配線部品１とし
ては、基板６上に配線パターン７を形成した状態のもの
で、配線パターン７が露出した状態のものを使用する。
この配線部品１は、実施例１で使用した配線部品１の、
半導体チップ２接合側の絶縁材８と絶縁材８を接着する
ための接着剤層７ａのない配線部品１である。
【０１２８】この例では、実施例１のような配線パター
ン７の内部接続領域１３を露出させるための窓明け部１
２は設ける必要はなく、この窓明け部１２は、半導体チ
ップ２の周辺ですでに露出した状態となっている。
【０１２９】絶縁性樹脂７ｂとしては、シート状、ある
いはペースト状の熱硬化性ポリイミド樹脂接着剤を用い
る。また、基板６としてはポリイミド樹脂を用いるが、
ポリイミド樹脂以外の樹脂を用いてもよい。配線部品１
は、図では、基板６上に配線パターン７を直接形成する
ようにしているが、接着剤を介して形成する場合もあ
る。
【０１３０】この実施例の製造方法について説明する。
配線部品１は、基板６の表面に複数の金属の配線パター
ン７を形成したものである。配線パターン７は、実施例
１と同様に、一端は内部接続領域１３に至り、他の一端
は外部接続領域１０に至るように形成する。
【０１３１】基板６としては、厚さ２５μｍ程度のポリ
イミドを用い、配線パターン７としては、Ｃｕ（銅）か
らなる厚さ２０μｍ程度の金属箔を用いる。基板６には
スルーホール５を設け、スルーホール５の位置には、配
線パターン７の外部接続領域１０を形成している。図１
３に示した配線部品１は、基板６上に配線パターン７を
直接形成したものであるが、基板６上に接着剤を介して
配線パターン７を形成する場合もある。このような配線
部品１を準備する。
【０１３２】次に、この配線部品１の配線パターン７上
に半導体チップ２を搭載し、絶縁性樹脂７ｂにより半導
体チップ２のダイボンディングを行う。絶縁性樹脂７ｂ
としては、前述したように、シート状、あるいはペース
ト状の熱硬化性ポリイミド樹脂接着剤を使用する。
【０１３３】この実施例の場合、実施例１の場合とは異
なり、露出した配線パターン７上に半導体チップ２を搭
載するため、接触等により、半導体チップ２側の接合面
と配線パターン７とが導電しないようにする必要があ
る。このため、ペースト状の熱硬化性ポリイミド樹脂接
着剤は、接着面全体に濡れ広がらなかった場合、配線パ
ターン７と半導体チップ２との接触等の危険性があるの
で、シート状の熱硬化性ポリイミド樹脂接着剤を用いる
ことが好ましい。また、当然のことながら、絶縁性樹脂
７ｂとして、導電性の接着剤は使用できない。
【０１３４】ダイボンディングは、配線部品１上に、絶
縁性樹脂７ｂである厚さ２５μｍ程度のシート状の熱硬
化性ポリイミド樹脂接着剤を介して半導体チップ２を配
置し、加熱して、シート状の熱硬化性ポリイミド樹脂接
着剤を溶融、硬化させて接着を完了する。この後は実施
例１と同様、半導体チップ２の電極１１と配線パターン
７の内部接続領域１３とをワイヤ３で接続し、半導体チ
ップ２とワイヤ３の周辺を樹脂封止部４により封止し、
切断した後、外部接続端子９としてのはんだバンプを形
成して完成する。
【０１３５】この実施例３では、実施例１とは配線部品
１の構成が異なっている。すなわち、実施例１では、配
線パターン７を形成した基板１上に接着剤層７ａを介し
て絶縁材８を形成した構成となっているのに対し、この
実施例３では、接着剤層７ａと絶縁材８がない構成であ
る。
【０１３６】したがって、実施例１の場合、半導体チッ
プ２の接合面が平らな絶縁材８の表面であるので、ダイ
ボンディングの平坦性が良く、また、ペースト状の接着
剤でも濡れ広がりがよい。さらに、配線パターン７上に
絶縁材８が存在するので、ダイボンディング接着剤８ａ
は、導電性のものでも非導電性のものでもかまわず、接
着剤を選ばない、というメリットがある。しかしなが
ら、この実施例１の配線部品１を使用した場合、製品を
加熱した際に、絶縁材８を接着する接着剤層７ａのとこ
ろで気化膨張による膨れが発生する場合がある。そのた
め、接着剤層７ａとして用いる接着剤の選定、あるいは
製品の取り扱いには注意を要する。
【０１３７】これに対し、実施例３の場合、ダイボンデ
ィングの際、つまり配線部品１に半導体チップ２を接合
する際、配線パターン７が半導体チップ２に接触しない
ようする必要はあるものの、実施例１のような、配線部
品１の接着剤層７ａでの膨れが発生しない。また、接着
剤層７ａと絶縁材８とがない分、配線部品１のコストを
低下させることができる。
【０１３８】実施例４ 図１４は本発明による半導体装置の実施例４の構成を示
す部分詳細説明図である。
【０１３９】図１４は実施例１の図３に対応したもので
ある。実施例１の図３と異なるところは、配線パターン
７、接着剤層７ａ、及び絶縁材８の終端が、全て樹脂封
止部４の中に納まっていることである。このような構成
であれば、図７の（ｄ）に示したように、樹脂封止部４
の外周部に沿って配線部品１の余分なところをカットし
て、単品状態の製品とした場合に、カットした面から配
線パターン７、接着剤層７ａ、及び絶縁材８の切断面が
見えない。これにより、配線パターン７の外部への接触
を防止すること、及び水分のパッケージ内への進入を抑
制することができる。
【０１４０】実施例５ 図１５は本発明による半導体装置の実施例４の構成を示
す部分詳細説明図であり、図１４と同様の例で、パッケ
ージ端に接着剤層７ａと絶縁材８がある場合である。
【０１４１】すなわち、この実施例５では配線パターン
７の終端だけが樹脂封止部４の中に納まっている。この
ような構成でも、樹脂封止部４の外周部に沿って配線部
品１の余分なところをカットして、単品状態の製品とし
た場合に、カットした面から配線パターン７の切断面が
見えないので、配線パターン７の外部への接触を防止す
ること、及び水分のパッケージ内への進入を抑制するこ
とができる。
【０１４２】実施例６ 図１６は本発明による半導体装置の実施例６の構成を示
す部分詳細説明図である。
【０１４３】図１６は実施例３の図１３に対応したもの
である。実施例３の図１３と異なるところは、配線パタ
ーン７の終端が、樹脂封止部４の中に納まっていること
である。このような構成であれば、上述の実施例４及び
実施例５と同様に、樹脂封止部４の外周部に沿って配線
部品１の余分なところをカットして、単品状態の製品と
した場合に、カットした面から配線パターン７の切断面
が見えず、実施例４及び実施例５と同じ効果を得ること
ができる。
【０１４４】実施例７ 図１７は本発明による半導体装置の実施例７の構成を示
す部分詳細説明図である。
【０１４５】この実施例においては、配線部品１は、チ
ップ側絶縁材層としての絶縁材８と、外側絶縁材層とし
ての外側絶縁材２５と、これら２つの絶縁材層の間に形
成された配線パターン７から主として構成されている。
【０１４６】この実施例では、配線部品１は、実施例１
の場合とは逆の順序で形成している。すなわち、絶縁材
８の下面にパターン接着剤層７ｃを介して配線パターン
７を形成し、配線パターン７の外部接続領域１０以外の
所に外側絶縁材２５を形成後、外部接続領域１０の位置
に外部接続端子９を形成して、配線部品１を作製してお
り、基本的には、実施例１と同様に、配線パターン７を
絶縁材８と外側絶縁材２５とで挟持したサンドイッチ構
造となっている。
【０１４７】この構造は、半導体チップ２と配線パター
ン７との間に、絶縁材８を配置した構造である。しかし
ながら、図１３に示した実施例３の半導体装置のよう
に、配線パターン７の上に、絶縁性樹脂７ｂを介して半
導体チップ２を直接接合するようにした場合、半導体チ
ップ２を接着する際、配線部品１上に半導体チップ２を
押し付けて接着するため、配線パターンの外側絶縁材２
５の形成されていない部分（外部接続端子を形成するた
めの外部接続領域１０の部分）に対するダメージが大き
く、亀裂の発生等の不具合が発生する場合がある。
【０１４８】しかし、この実施例７の構成では、配線パ
ターン７上に絶縁材８があることにより、配線パターン
７へのダメージがなくなり、不具合の発生を防止するこ
とができる。
【０１４９】さらに、実施例３とは異なり、配線パター
ン７の外部接続端子９を形成するランド部（外部接続端
子を形成するための外部接続領域１０の部分及びその周
辺領域）が、絶縁材８に固定された安定した構造なの
で、ランド部表面上の外部接続端子９を形成する側の外
側絶縁材２５（図１３では基板６がこれに相当する）と
重なる領域（周辺領域）の面積を小さくでき、その結
果、配線パターン７のランド部の面積が小さくなり、配
線パターン７を引き回す上で有利である。
【０１５０】図１８は実施例７の半導体装置の配線部品
の製造方法を示す説明図である。この実施例において
は、配線部品１は、まず、ポリイミド等からなる絶縁材
８の下面にポリイミド等からなるパターン接着剤層７ｃ
を形成し、打ち抜き加工等により、窓明け部１２を形成
する（図１８の（ａ）参照）。
【０１５１】次に、絶縁材８の下面にパターン接着剤層
７ｃを介して全面に金属箔をはりつけ、パターニングを
行い、金属の配線パターン７を形成する（図１８の
（ｂ）参照）。そして、配線パターン７の外部接続端子
形成点上を除いて、ポリイミド等からなる絶縁材層を全
面に形成し、これにより外側絶縁材層としての外側絶縁
材２５を形成する（図１８の（ｃ）参照）。
【０１５２】このようにして、絶縁材８の窓開け部１２
には配線パターン７の内部接続領域１３が露出し、絶縁
材８の開口部には、配線パターン７の外部接続領域１０
が露出した形状の配線部品１を作製する。このようにし
て作製した配線部品１を使用する半導体装置は、他の本
発明の半導体装置と同様に、図７及び図１１で示した製
造方法により製造することができる。
【０１５３】実施例８ 図１９は本発明による半導体装置の実施例８の構成を示
す部分詳細説明図であり、パッケージ端に配線パターン
７が形成されていない場合の例である。
【０１５４】図１９は実施例７の図１７に対応したもの
である。実施例７の図１７と異なるところは、配線パタ
ーン７、パターン接着剤層７ｃ、及び絶縁材８の終端
が、全て樹脂封止部４の中に納まっていることである。
このような構成であれば、樹脂封止部４の外周部に沿っ
て配線部品１の余分なところをカットして、単品状態の
製品とした場合に、カットした面から配線パターン７、
パターン接着剤層７ｃ、及び絶縁材８の切断面が見えな
い。これにより、配線パターン７の外部への接触を防止
すること、及び水分のパッケージ内への進入を抑制する
ことができる。
【０１５５】実施例９ 図２０は本発明による半導体装置の実施例９の構成を示
す部分詳細説明図であり、図１９と同様の例で、パッケ
ージ端に配線パターン７が形成されておらず、パターン
接着剤層７ｃと絶縁材８とがパッケージ端にある場合で
ある。
【０１５６】すなわち、この実施例９では配線パターン
７の終端だけが樹脂封止部４の中に納まっている。この
ような構成でも、樹脂封止部４の外周部に沿って配線部
品１の余分なところをカットして、単品状態の製品とし
た場合に、カットした面から配線パターン７の切断面が
見えないので、配線パターン７の外部への接触を防止す
ること、及び水分のパッケージ内への進入を抑制するこ
とができる。
【０１５７】このように、本発明の半導体装置は、半導
体チップの電極と配線部品の接続をワイヤで行い、半導
体チップの電極を有する面の反対側に配線部品及び外部
接続端子を配置し、外部接続端子はエリアアレイ状態で
配列した構造で、外部接続端子を配線部品のワイヤ接続
点の内側あるいは半導体チップから１ｍｍ大きいエリア
内に形成し、半導体チップの厚みを薄くしてワイヤ長を
最短にするという従来にない構造上の特徴を有する。
【０１５８】このような構造にすることにより、ほぼ半
導体チップと同じサイズの小型化された半導体装置とす
ることができる。また、ワイヤを使用しているので、電
極位置の異なる半導体チップにも対応でき、また外部接
続端子がエリアアレイ状に配置されているので、端子数
の多いものにも対応できる。このように従来の利点を確
保している。
【０１５９】さらに、半導体チップエリア内において、
外部接続端子の配置位置に制約がないという利点を有し
ている。以上のように、本発明の半導体装置は、従来の
ような欠点がなく、また信頼性の高いすぐれた小型化さ
れた半導体装置である。また本発明の半導体装置では、
樹脂封止後の製品に樹脂カスができることがない。した
がって、発生するゴミが少なく、また樹脂カスが原因に
よる装置トラブル発生の心配がない。
【０１６０】また、半導体チップと配線部品の接合を配
線部品のフィルムで行う場合、従来のような熱硬化性樹
脂の接合剤が必要なく、接合剤の厚みの分だけ薄くな
り、またコストダウンも可能となる。
【０１６１】さらに、封止樹脂と配線部品の密着性が良
いので、封止樹脂のクラックの発生がなく、配線部品が
小ホールを有することにより、配線部品の絶縁基板と接
着剤等の接合面において、リフロー時等に気化膨張が発
生することがなく、また、半導体チップ上の封止樹脂と
配線部品の線膨張率と厚みを近いものにすることによ
り、製品の反り量を低減することができ、実装をより容
易なものとすることができる。
【０１６２】
【発明の効果】この発明によれば、配線板の内部接続領
域よりも半導体チップの中央寄りに、配線パターンと外
部接続端子とを形成するようにしたので、配線パターン
と外部接続端子とを、半導体チップの領域内に配置する
ことができ、これにより、半導体チップの大きさと配線
板の大きさがほぼ同じ大きさとなり、半導体装置の小型
化が可能となる。また、配線パターンが１層であるた
め、薄型化及びコストの低減が可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施例１の構成を示
す説明図である。
【図２】図１の半導体装置を下側から見た一部破断平面
図である。
【図３】図１の部分詳細説明図である。
【図４】実施例１のワイヤ接続部付近の詳細を示す説明
図である。
【図５】実施例１の配線部品の窓明け部の詳細を示す説
明図である。
【図６】実施例１の外部接続端子の詳細を示す説明図で
ある。
【図７】本発明の半導体装置の製造方法を示す説明図で
ある。
【図８】本発明の半導体装置の製造方法において配線部
品に半導体チップを接合した状態の平面図である。
【図９】本発明の半導体装置の製造方法の樹脂封止工程
において金型に製品をセットした状態を示す説明図であ
る。
【図１０】本発明の半導体装置の製造方法の樹脂封止工
程においてパーティング面の下に絶縁材のない部分があ
る場合の説明図である。
【図１１】本発明の半導体装置の製造方法における樹脂
封止後の製造工程を示す説明図である。
【図１２】本発明による半導体装置の実施例２の構成を
示す部分詳細説明図である。
【図１３】本発明による半導体装置の実施例３の構成を
示す部分詳細説明図である。
【図１４】本発明による半導体装置の実施例４の構成を
示す部分詳細説明図である。
【図１５】本発明による半導体装置の実施例５の構成を
示す部分詳細説明図である。
【図１６】本発明による半導体装置の実施例６の構成を
示す部分詳細説明図である。
【図１７】本発明による半導体装置の実施例７の構成を
示す部分詳細説明図である。
【図１８】実施例７の半導体装置の配線部品の製造方法
を示す説明図である。
【図１９】本発明による半導体装置の実施例８の構成を
示す部分詳細説明図である。
【図２０】本発明による半導体装置の実施例９の構成を
示す部分詳細説明図である。
【図２１】従来の最も一般的な構造の半導体装置を示す
説明図である。
【図２２】図１８の平面図である。
【図２３】従来の小型化された半導体装置の第１のタイ
プの構成を示す説明図である。
【図２４】従来の小型化された半導体装置の第２のタイ
プの構成を示す説明図である。
【図２５】従来の小型化された半導体装置の第３のタイ
プの構成を示す説明図である。
【図２６】従来の小型化された半導体装置の他の構成例
を示す説明図である。
【図２７】従来の小型化された半導体装置の他の構成例
を示す説明図である。
【符号の説明】
１ 配線部品 ２ 半導体チップ ３ ワイヤ ４ 樹脂封止部 ５ スルーホール ６ 基板 ７ 配線パターン ７ａ 接着剤層 ７ｂ 絶縁性樹脂 ７ｃ パターン接着剤層 ８ 絶縁材 ８ａ ダイボンディング接着剤 ９ 外部接続端子 １０ 外部接続領域 １１ 電極 １２ 窓明け部 １３ 内部接続領域 １４ 小ホール １５ 貫通孔 ２１ 上金型 ２２ 下金型 ２３ パーティング面 ２４ すきま部分 ２５ 外側絶縁材

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 外側絶縁材層とチップ側絶縁材層とこれ
    ら２つの絶縁材層の間に形成された配線パターンとから
    なり、配線パターンのチップ側絶縁材層側には配線パタ
    ーンが露出した内部接続領域が設けられるとともに、配
    線パターンの外側絶縁材層側には配線パターンと接続し
    た外部接続端子が設けられた配線板と、 表面に電極を有し裏面が配線板のチップ側絶縁材層に接
    合された半導体チップと、 半導体チップの電極と配線板の内部接続領域とを接続す
    るワイヤと、 半導体チップとワイヤとを樹脂により配線板上に封止す
    る樹脂封止部とを備え、 前記配線板は半導体チップの周辺部に内部接続領域が形
    成されるとともに、その内部接続領域よりも半導体チッ
    プの中央寄りに配線パターンと外部接続端子とが形成さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】 配線板のチップ側絶縁材層が熱可塑性樹
    脂からなり、その熱可塑性樹脂を加熱することにより半
    導体チップと配線板とを接合したことを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 配線板のチップ側絶縁材層が絶縁性の接
    着剤であることを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 配線板のチップ側絶縁材層が内部接続領
    域の形成時に配線パターン側よりも半導体チップ側が狭
    い状態で逆くさび状に取り除かれ、それによって樹脂封
    止の際、アンカー効果により配線板と樹脂との密着性を
    向上させたことを特徴とする請求項１記載の半導体装
    置。
  5. 【請求項５】 配線板の外側絶縁材層が小ホールを有
    し、この小ホールにより配線板の接合面での気化膨張の
    発生を防止することを特徴とする請求項１記載の半導体
    装置。
  6. 【請求項６】 配線板の配線パターンが外側絶縁材層よ
    りも狭い範囲で形成され、樹脂封止部と外側絶縁材層と
    の間から配線パターンが露出しないようにしたことを特
    徴とする請求項１記載の半導体装置。
  7. 【請求項７】 外側絶縁材層にスルーホールを形成する
    とともにその外側絶縁材層に配線パターンを形成し、こ
    の配線パターンをチップ側絶縁材層で覆うことによりチ
    ップ側絶縁材層と外側絶縁材層との間に配線パターンを
    形成した配線板を作製し、 配線板の配線パターンをチップ側絶縁材層の周辺部から
    露出させて内部接続領域を形成し、 表面に電極が形成された半導体チップの裏面を配線板の
    チップ側絶縁材層の内部接続領域よりも内側領域に接合
    し、 半導体チップの電極と内部接続領域とをワイヤで接続
    し、 半導体チップとワイヤとを樹脂により配線板のチップ側
    絶縁材層上に封止し、 配線板の外側絶縁材層からスルーホールによって露出し
    ている配線パターンを外部接続端子形成点としこの外部
    接続端子形成点上に外部接続端子を形成することからな
    り、 配線パターン及び外部接続端子を内部接続領域よりも配
    線板中央寄りに形成することを特徴とする半導体装置の
    製造方法。
  8. 【請求項８】 チップ側絶縁材層の周辺部に窓明け部を
    形成するとともにそのチップ側絶縁材層に配線パターン
    を形成し、この配線パターンの外部接続端子形成点を除
    いた部分を外側絶縁材層で覆うことによりチップ側絶縁
    材層と外側絶縁材層との間に配線パターンを形成した配
    線板を作製し、 配線板の配線パターンがチップ側絶縁材層の窓明け部か
    ら露出された部分を内部接続領域とし、 表面に電極が形成された半導体チップの裏面を配線板の
    チップ側絶縁材層の窓明け部よりも内側領域に接合し、 半導体チップの電極と内部接続領域とをワイヤで接続
    し、 半導体チップとワイヤとを樹脂により配線板のチップ側
    絶縁材層上に封止し、 配線板の外側絶縁材層から露出している外部接続端子形
    成点上に外部接続端子を形成することからなり、 配線パターン及び外部接続端子を内部接続領域よりも配
    線板中央寄りに形成することを特徴とする半導体装置の
    製造方法。
  9. 【請求項９】 半導体チップとワイヤとを樹脂により封
    止する工程において、樹脂で封止するための金型に配線
    板をセットする際、金型のパーティング面が内部接続領
    域の部分にかからないようにしたことを特徴とする請求
    項７又は８記載の半導体装置の製造方法。
JP27792995A 1995-10-25 1995-10-25 半導体装置及びその製造方法 Expired - Lifetime JP3176542B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27792995A JP3176542B2 (ja) 1995-10-25 1995-10-25 半導体装置及びその製造方法
US08/664,862 US5874784A (en) 1995-10-25 1996-06-17 Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27792995A JP3176542B2 (ja) 1995-10-25 1995-10-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09121002A true JPH09121002A (ja) 1997-05-06
JP3176542B2 JP3176542B2 (ja) 2001-06-18

Family

ID=17590257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27792995A Expired - Lifetime JP3176542B2 (ja) 1995-10-25 1995-10-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5874784A (ja)
JP (1) JP3176542B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
US6100594A (en) * 1998-01-14 2000-08-08 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6198165B1 (en) 1998-05-29 2001-03-06 Sharp Kabushiki Kaisha Semiconductor device
US6201707B1 (en) 1998-05-28 2001-03-13 Sharp Kabushiki Kaisha Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
US6250606B1 (en) 1999-06-29 2001-06-26 Sharp Kabushiki Kaisha Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US6285086B1 (en) 1999-06-29 2001-09-04 Sharp Kabushiki Kaisha Semiconductor device and substrate for semiconductor device
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
US6355963B1 (en) 1994-11-16 2002-03-12 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip
US6545367B2 (en) 2001-05-17 2003-04-08 Sharp Kabushiki Kaisha Semiconductor package substrate, semiconductor package
US6731013B2 (en) 2000-06-28 2004-05-04 Sharp Kabushiki Kaisha Wiring substrate, semiconductor device and package stack semiconductor device
US7037752B2 (en) 2002-12-27 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008277825A (ja) * 2007-04-26 2008-11-13 Infineon Technologies Ag チップモジュールおよびその製造方法
JP2010124001A (ja) * 2010-03-08 2010-06-03 Rohm Co Ltd 半導体装置
US7876572B2 (en) 2006-01-27 2011-01-25 Sharp Kabushiki Kaisha Wiring board and semiconductor apparatus

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JPH10175265A (ja) * 1996-12-19 1998-06-30 Matsushita Electric Ind Co Ltd 絶縁膜及びその製造方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3481117B2 (ja) 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3834424B2 (ja) * 1998-05-29 2006-10-18 株式会社東芝 半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6400018B2 (en) * 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3197540B2 (ja) * 1999-02-05 2001-08-13 ソニーケミカル株式会社 基板素片、及びフレキシブル基板
JP3454748B2 (ja) * 1999-02-26 2003-10-06 三洋電機株式会社 パック電池
JP3914654B2 (ja) 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6774480B1 (en) 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
FR2797977B1 (fr) * 1999-08-25 2004-09-24 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
US6627517B1 (en) * 1999-12-08 2003-09-30 Altera Corporation Semiconductor package with improved thermal cycling performance, and method of forming same
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP3866033B2 (ja) 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
JP4854863B2 (ja) * 2001-03-12 2012-01-18 ローム株式会社 半導体装置
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
JP4620303B2 (ja) * 2001-09-20 2011-01-26 株式会社東海理化電機製作所 半導体装置及びその製造方法
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6683370B1 (en) * 2003-04-15 2004-01-27 Motorola, Inc. Semiconductor component and method of manufacturing same
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
TWI236110B (en) * 2004-06-25 2005-07-11 Advanced Semiconductor Eng Flip chip on leadframe package and method for manufacturing the same
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
TWI240393B (en) * 2004-09-29 2005-09-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array chip packaging structure and the manufacturing process for the same
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
FI20041525A7 (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP4137929B2 (ja) * 2005-09-30 2008-08-20 シャープ株式会社 半導体装置
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
TWI425603B (zh) * 2009-09-08 2014-02-01 日月光半導體製造股份有限公司 晶片封裝體
EP2483510A2 (en) 2009-09-30 2012-08-08 Baker Hughes Incorporated Remotely controlled apparatus for downhole applications and methods of operation
US9175520B2 (en) 2009-09-30 2015-11-03 Baker Hughes Incorporated Remotely controlled apparatus for downhole applications, components for such apparatus, remote status indication devices for such apparatus, and related methods
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
TWI543327B (zh) 2010-08-31 2016-07-21 先進封裝技術私人有限公司 半導體承載元件
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087961A (en) * 1987-01-28 1992-02-11 Lsi Logic Corporation Semiconductor device package
US4907067A (en) * 1988-05-11 1990-03-06 Texas Instruments Incorporated Thermally efficient power device package
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3234614B2 (ja) * 1991-09-18 2001-12-04 三菱電機株式会社 半導体装置及びその製造方法
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355963B1 (en) 1994-11-16 2002-03-12 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
US6352879B1 (en) 1998-01-14 2002-03-05 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6100594A (en) * 1998-01-14 2000-08-08 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6229217B1 (en) 1998-01-14 2001-05-08 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
USRE38806E1 (en) * 1998-01-14 2005-10-04 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6201707B1 (en) 1998-05-28 2001-03-13 Sharp Kabushiki Kaisha Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
US6198165B1 (en) 1998-05-29 2001-03-06 Sharp Kabushiki Kaisha Semiconductor device
US6472749B1 (en) * 1999-02-15 2002-10-29 Hitachi, Ltd. Semiconductor device having a shortened wiring length to reduce the size of a chip
US6838767B2 (en) 1999-02-15 2005-01-04 Hitachi, Ltd. Semiconductor device
US6285086B1 (en) 1999-06-29 2001-09-04 Sharp Kabushiki Kaisha Semiconductor device and substrate for semiconductor device
US6250606B1 (en) 1999-06-29 2001-06-26 Sharp Kabushiki Kaisha Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US6731013B2 (en) 2000-06-28 2004-05-04 Sharp Kabushiki Kaisha Wiring substrate, semiconductor device and package stack semiconductor device
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
US6545367B2 (en) 2001-05-17 2003-04-08 Sharp Kabushiki Kaisha Semiconductor package substrate, semiconductor package
US6731014B2 (en) 2001-05-17 2004-05-04 Sharp Kabushiki Kaisha Semiconductor package substrate, semiconductor package
US7037752B2 (en) 2002-12-27 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7863754B2 (en) 2002-12-27 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7876572B2 (en) 2006-01-27 2011-01-25 Sharp Kabushiki Kaisha Wiring board and semiconductor apparatus
JP2008277825A (ja) * 2007-04-26 2008-11-13 Infineon Technologies Ag チップモジュールおよびその製造方法
JP2010124001A (ja) * 2010-03-08 2010-06-03 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP3176542B2 (ja) 2001-06-18
US5874784A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
JP3176542B2 (ja) 半導体装置及びその製造方法
JP3481444B2 (ja) 半導体装置及びその製造方法
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
JP2595909B2 (ja) 半導体装置
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP3400877B2 (ja) 半導体装置及びその製造方法
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
WO2001026147A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO1998033217A1 (fr) Dispositif a semi-conducteur et procede pour produire ce dispositif
JP2003522401A (ja) 積層型集積回路パッケージ
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP3559554B2 (ja) 半導体装置およびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
CN100401487C (zh) 半导体器件及半导体器件的制造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH10256259A (ja) マルチチップモジュールの製造方法
JP2970595B2 (ja) Ｂｇａ型半導体装置
JP3398556B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

EXPY Cancellation because of completion of term