JPH09148479A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH09148479A
JPH09148479A JP7303004A JP30300495A JPH09148479A JP H09148479 A JPH09148479 A JP H09148479A JP 7303004 A JP7303004 A JP 7303004A JP 30300495 A JP30300495 A JP 30300495A JP H09148479 A JPH09148479 A JP H09148479A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
wiring
wiring component
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7303004A
Other languages
English (en)
Other versions
JP3248149B2 (ja
Inventor
Kazuma Aoki
一真 青木
Yoshiki Soda
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30300495A priority Critical patent/JP3248149B2/ja
Priority to US08/684,186 priority patent/US5672912A/en
Publication of JPH09148479A publication Critical patent/JPH09148479A/ja
Application granted granted Critical
Publication of JP3248149B2 publication Critical patent/JP3248149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/656Fan-in layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/856Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 接合を所望する電極パッド及び突起電極に十
分な熱を付与しうる構造の樹脂封止型半導体装置の構造
を提供することを課題とする。 【解決手段】 樹脂封止型半導体装置が、電極パッドを
有する半導体チップと、絶縁性基板の片面に形成された
配線層、絶縁性基板を貫通するスルーホール、スルーホ
ール内を通して配線層上に形成されてなる突起電極を少
なくとも1つ有する配線部品とからなり、電極パッドと
突起電極が接合するように半導体チップと配線部品が対
向し、少なくとも半導体チップと配線部品間が樹脂で封
止されてなることを特徴とする。更に、電極パッドと突
起電極とを接続する際に、絶縁層を介することなく、接
合用治具を接合を所望する部分に対応する配線層に直接
あてることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は樹脂封止型半導体装
置及びその製造方法に関する。更に詳しくは、本発明
は、接合を所望する電極パッド及び突起電極に十分な熱
を付与しうる構造の樹脂封止型半導体装置及びその製造
方法に関する。
【0002】
【従来の技術】プリント回路基板への樹脂封止型半導体
装置の高密度実装化に伴い、樹脂封止型半導体装置の小
型化が進んでいる。例えば、特開平6−140462号
公報、特開平6−77293号公報には、図18及び1
9に示すような小型化した樹脂封止型半導体装置が記載
されている。
【0003】図18において、104は半導体チップ、
105は電極パッド、106は配線部品、107は配線
部品の絶縁性基板等の絶縁層、108は配線部品の配線
層、109は配線部品の突起電極、110は外部接続端
子形成用の開口部、111は外部接続端子、112は封
止樹脂である。一方、図19において、113は半導体
チップ、114は電極パッド、115は配線部品、11
6は配線部品の絶縁性基板等の絶縁層、117は配線部
品の配線層、118は配線部品の突起電極、119はス
ルーホール、120は外部接続端子形成用の開口部、1
21は外部接続端子、122は封止樹脂である。図18
と図19の樹脂封止型半導体装置はどちらも絶縁性基板
からなる配線部品上に半導体チップをフェイスダウンで
接合した構造である。
【0004】このような樹脂封止型半導体装置の製造方
法を説明する。例えば、図18の樹脂封止型半導体装置
の場合、配線部品の基材は従来から使用されているよう
なTAB(tape automated bonding)用フィルム(絶縁
性基板107)を使用する。次に、絶縁性基板107の
片面に一定の形状を有する複数の配線層108を形成
し、配線層108の一端を電極パッド105の接合位置
に到達させ、その位置で突起電極109を形成する。他
の一端は外部接続端子形成位置に接続され、その位置で
絶縁性基板107に開口部110が形成されている。こ
の配線部品の突起電極109と電極パッド105を接合
する。次に半導体チップ104周辺は外部からの影響か
ら保護するため、樹脂112により封止する。次に配線
部品106の半導体チップ104を接合した面の反対側
の面に、実装用の外部接続端子111を形成する。この
樹脂封止型半導体装置は、配線部品の開口部110には
実装用の外部接続端子111が形成され、配線層108
が半導体チップ接合面側に形成されていることが特徴で
ある。
【0005】図19の樹脂封止型半導体装置の場合、配
線部品115は厚さ5〜150μmの2層の絶縁層11
6の間に配線層117が配置され、配線層117の一端
は半導体チップ電極接合位置に至り、片側の絶縁層に形
成されたスルーホール119を介して突起電極118が
形成される。他の一端は外部接続端子形成位置に至り、
反対側の絶縁層に形成された開口部120を介して外部
接続端子121が形成される。このような配線部品に半
導体チップ113を接合、樹脂封止して完成する。
【0006】上記図18及び19のように、配線層上の
突起電極を介して、半導体チップがフェイスダウンで接
合され、配線層の反対側には実装用の外部接続端子が形
成された構造の樹脂封止型半導体装置となる。また、半
導体チップの電極パッドから突起電極、配線層、外部接
続端子が電気的に接続されていて、電気回路を構成して
いる。
【0007】このような構造の樹脂封止型半導体装置
は、半導体チップの電極パッドから外部接続端子にいた
る電気回路が半導体チップの下方に形成されるので、樹
脂封止型半導体装置のサイズを半導体チップとほぼ同じ
にすることができる。また、従来のTABにくらべると
装置の小型化が可能である。更に、半導体チップの電極
パッドから外部接続端子までの電気回路にパターン化さ
れた配線層を有するので、外部接続端子を自由に配置す
ることができる。
【0008】上記樹脂封止型半導体装置は、樹脂封止さ
れるまでは半導体チップと配線部品の間にはすきまが存
在し、その間に突起電極と配線層(図19の場合は突起
電極のみ)が存在する。また、半導体チップと配線部品
は突起電極により接合されているだけであり、樹脂封止
までの間に、それ以外のところで半導体チップと絶縁性
基板の位置関係を保持するところはない。
【0009】樹脂封止型半導体装置は、少なくとも半導
体チップの電極パッドを有する面及び電極パッドとの突
起電極付近を、外部環境の影響から保護する必要があ
り、そのため樹脂により封止される。つまり半導体チッ
プと配線部品の間の隙間に樹脂を充填する必要がある。
樹脂封止型半導体装置の組み立て工程において、樹脂に
よる封止は、溶融した熱可塑性樹脂又は熱硬化性樹脂
を、隙間に注入するか、或いは、金型内において樹脂を
加圧注入することにより行われる。従って、半導体チッ
プと配線部品を接合後に樹脂封止を行う場合、溶融した
樹脂が半導体チップ周辺の絶縁性基板との隙間から、中
央に向かって流れ込むことになる。しかしながら隙間は
数十μm程度と僅かなので、樹脂の充填は容易でない。
【0010】そこで別の製造方法として、エポキシ樹
脂、ポリイミド樹脂等の封止樹脂を半導体チップ回路形
成面上或いは配線部品上に形成するか、フィルム状の樹
脂を半導体チップと配線部品の間に入れて接合する等、
半導体チップと配線部品を接合する前にあらかじめ半導
体チップか配線部品に封止樹脂を積層しておき、加熱溶
融させて接合する方法が知られている。
【0011】
【発明が解決しようとする課題】図18、図19の従来
の樹脂封止型半導体装置において、半導体チップと配線
部品の接合は、配線部品上に形成された突起電極と半導
体チップの電極パッドを接合して行われる。この接合は
加熱と加圧により、電極パッドと突起電極表面を接合す
る。加熱温度は400℃程度である。この加熱は半導体
チップ及び配線部品にも加わる。半導体チップはシリコ
ンからなり、配線部品はポリイミド樹脂からなる絶縁性
基板がベースであるので、熱膨張量の違いによる電極パ
ッドと突起電極の位置ズレが発生する。その結果、電極
パッドと突起電極の位置合わせが困難になる。
【0012】また、電極パッドと突起電極の接合は加熱
状態で行われるので、半導体チップと配線部品が膨張し
た状態で接合される。接合(及び樹脂封止)が終わる
と、製品は加熱状態から解放され、常温に戻る。このと
きに半導体チップと配線部品は異なる収縮量で収縮しよ
うとする。よって接合部の位置ズレが起こるが、接合部
は固定されているため、接合部に応力が発生する。この
ような接合部分の応力は、接合部の信頼性を低下させる
原因となる。
【0013】ここで、電極パッドと突起電極の接合は、
突起電極の裏側に接合用加熱加圧治具(以下、接合用治
具と称する)をあて、加熱と加圧により行われる。従来
の樹脂封止型半導体装置において、突起電極の裏側は絶
縁性基板等の絶縁層で覆われている構造である。従っ
て、接合用治具はその絶縁層にあてて、加熱加圧してい
た。このときに問題となるのが、絶縁性基板の溶融と接
合部の加熱不足である。絶縁性基板に接合用治具が直接
あたる部分には400℃程度の加熱に加えて加圧される
ので、絶縁性基板が溶融する場合がある。また樹脂から
なる絶縁性基板を介して配線層上の突起電極を加熱する
ので、十分な熱が突起電極に加わらず、接合不良を起こ
す原因となる。
【0014】更に、接合用治具をあてる部分に絶縁層を
形成しないようにする場合、あらかじめ、絶縁層のその
部分にはレーザー加工、或いはエッチングで開口部を形
成する必要が生じる。この開口部は、突起電極形成用の
開口部と同様、半導体チップによって異なる電極配置に
対応させて形成することになる。この開口部には最終的
にはなにも形成されず、配線層は露出した状態のままと
なるので、半導体チップ接合後に開口部を塞ぐ必要があ
る。このように開口部形成はコストアップになり、低コ
スト化が望まれる場合においては不利であるという問題
がある。
【0015】図18及び図19の樹脂封止型半導体装置
は、絶縁性基板からなる配線部品上に半導体チップの回
路形成面が突起電極を介して接合され、半導体チップと
配線部品の間は樹脂により封止された構造である。配線
部品の絶縁性基板はポリイミド樹脂等からなり、TAB
に使用されているような半透明の樹脂フィルムが使用さ
れる。また図18及び図19の樹脂封止型半導体装置の
場合、半導体チップと配線部品は突起電極で接合されて
いる。突起電極であるバンプは、数10μm程度の大き
さである。よって、半導体チップと配線部品の隙間は数
10μm程度である。この隙間には封止用の樹脂が充填
される。このように図18、図19の樹脂封止型半導体
装置の場合、半導体チップ回路形成面上には、数10〜
100μm程度の絶縁性基板と数10μm程度の封止樹
脂が存在する構造となる。
【0016】このような構造においては、半導体チップ
上の絶縁性基板と封止樹脂の厚みが数10〜100μm
程度の薄いものであるので、絶縁性基板と封止樹脂を透
過して、光が侵入すると誤動作を起こすものがあり、図
18及び図19の樹脂封止型半導体装置の場合その危険
性は高い。
【0017】
【課題を解決するための手段】かくして本発明によれ
ば、電極パッドを有する半導体チップと、絶縁性基板の
片面に形成された配線層、絶縁性基板を貫通するスルー
ホール、スルーホール内を通して配線層上に形成されて
なる突起電極を少なくとも1つ有する配線部品とからな
り、電極パッドと突起電極が接合するように半導体チッ
プと配線部品が対向し、少なくとも半導体チップと配線
部品間が樹脂で封止されてなることを特徴とする樹脂封
止型半導体装置が提供される。
【0018】更に、本発明によれば、絶縁性基板の片面
に配線層を形成し、接合を所望する半導体チップの電極
パッドの位置に対応する位置かつ配線層上に絶縁性基板
を貫通するスルーホールを形成し、スルーホール内を通
して配線層上に突起電極を形成することにより配線部品
を形成し、少なくとも半導体チップと配線部品の間を樹
脂で封止し、配線層を加熱することにより電極パッドと
突起電極を接合することを特徴とする樹脂封止型半導体
装置の製造方法が提供される。
【0019】
【発明の実施の形態】本発明の樹脂封止型半導体装置を
構成する半導体チップは、特に限定されず、どのような
種類のチップでも使用可能である。また、半導体チップ
が備えている電極パッドについても、その形状、数等特
に限定されず、適宜選択可能である。また、電極パッド
を構成する材料としては、通常使用されている、Al、
Al合金等が挙げられる。
【0020】一方、配線部品は、少なくとも絶縁性基
板、配線層、スルーホール及び突起電極から構成されて
いる。ここで、絶縁性基板は、耐熱性にすぐれた樹脂基
板(フィルム状でもよい)であれば特に限定されず、例
えば、ポリイミド、ガラスエポキシ、BTレジン、ポリ
エステル、ポリアミド、テフロン、セラミック、ガラス
ポリエステル等からなる樹脂基板が挙げられ、中でもポ
リイミドが好ましい。
【0021】次に、配線層に使用できる材料としては、
Cu、Al、Au、Ni等が挙げられる。この内、低コ
ストのCuが好ましい。配線層の絶縁性基板上への形成
方法としては、例えば蒸着法、メッキ法が挙げられる。
また、配線層は、所望の形状にパターニングされている
が、そのパターニング法は公知のフォトリソグラフィ法
が使用できる。ここで絶縁性基板と配線層との間に、接
着剤層が形成されていてもよい。
【0022】配線層の一端は突起電極形成位置に至り、
その位置で絶縁性基板にはスルーホールが形成される。
スルーホールの形成方法としては、例えばドリル加工
法、打ち抜き加工法、エッチング法、レーザー加工法等
が挙げられる。スルーホールは、具体的には、絶縁性基
板の片面に配線層を形成した後、形成する方法、或いは
絶縁性基板とその片面に形成されている接着剤層にスル
ーホールを形成し、次いで接着剤層を介して配線層を形
成する方法等により形成することができる。
【0023】次に、スルーホールには突起電極が形成さ
れる。なお、上記配線層は突起電極から内側に形成する
ことが好ましい。突起電極の材料は、配線層と同様の材
料が使用でき、Cuを主体として構成することが、コス
トを低減することができるので好ましい。更に、接合が
行われる表面には、接合性を考慮してNiを介してAu
を積層することがより好ましい。
【0024】次に、配線部品の突起電極と半導体チップ
の電極パッドを接合した後、少なくとも半導体チップと
配線部品の間を樹脂により封止する。封止に使用される
樹脂は、絶縁性であれば特に限定されない。例えば、エ
ポキシ、シリコーン、フェノール、ポリイミド等が挙げ
られる。なお、上記配線層の他の一端、かつ突起電極が
形成される面と反対側の配線層上に外部接続端子を形成
してもよい。また、外部接続端子は、配線層上にエリア
アレイ状に形成してもよい。更に、外部接続端子の材料
には、公知のはんだ材料を使用することができる。ま
た、製造方法においては、外部接続端子としてはんだを
使用する場合、半導体チップと配線部品の接合時の熱、
樹脂封止時の熱ではんだが溶融する不具合を防止するた
めに、外部接続端子の形成は樹脂封止型半導体装置組み
立ての最後に行うことが好ましい。
【0025】更に、外部接続端子形成部を除く配線部品
の配線層上に、保護膜を形成してもよい。この保護膜
は、配線部品にあらかじめ形成しておくか、樹脂封止型
半導体装置の製造工程中に形成してもよい。また保護膜
は熱膨張及び収縮を考慮して絶縁性基板と同じ素材が良
い。このようにして製造された樹脂封止型半導体装置
は、配線層が絶縁性基板と保護膜で覆われた構造とな
る。
【0026】本発明の樹脂封止型半導体装置の構造は、
数十μm程度の絶縁性基板からなる配線部品上に、バン
プを介して半導体チップがフェイスダウンで接合された
状態の構造であるため、この構造特有の問題点が存在す
る。以下では問題点を解決するための構成について述べ
る。まず、従来の樹脂封止型半導体装置では、半導体チ
ップと配線部品の接合時に熱膨張量及び収縮量の違いか
ら、加熱時には接合部の位置ズレにより位置合わせが困
難になる問題と、接合後には接合部に応力が発生すると
いう問題があった。
【0027】加熱時の膨張量差による半導体チップ電極
と突起電極の位置ズレを防止するための手段として、あ
らかじめ、常温で配線部品の突起電極の位置を補正し、
膨張後の突起電極の位置と半導体チップの位置を一致さ
せることが考えられる。なお、この突起電極の位置ズレ
の度合い(ズレ量)は、接合部のズレ量を測定するか、
熱膨張係数から算出される。
【0028】ズレ量をあらかじめ補正しておくことによ
り、異なる量で膨張した半導体チップと配線部品の、電
極パッドと突起電極の位置を一致させることができる。
このズレ量を補正するために、配線部品の突起電極を形
成した絶縁性基板表面に溝を形成することがより好まし
い。この溝は、上記ズレ量を吸収しうる形状であれば、
どの様な形状でもよい。例えば断面がくさび状、長方形
等の形状が挙げられる。この溝は、収縮の際変形するの
で、絶縁性基板の収縮によるズレ量を吸収し、接合部に
加わる応力を緩和する。
【0029】次に、接合時に、絶縁性基板等の絶縁層の
接合用治具があたるところが溶融する問題及び接合用治
具から絶縁層を介して突起電極に加熱されるために起こ
る加熱不足の問題を解決する手段として、接合時におい
て、配線部品の少なくとも接合用治具が接触する部分に
は絶縁層を形成しないことが好ましい。この場合、露出
した配線層を介して、突起電極が加熱加圧される。接合
後、配線層の露出した部分に保護膜を形成すればよい。
【0030】上記の構成により、接合時において、配線
部品の少なくとも接合用治具が接触する部分には絶縁層
が形成されておらず、露出した配線層を介して、突起電
極を加熱加圧することにより接合される。従って、従来
のように熱伝導率の低い樹脂を介していないので、突起
電極に熱が十分に加わり、また絶縁層が溶融する問題も
ない。また接合後、配線層の露出した部分に保護膜を形
成すれば、露出した配線層を簡便に保護できる。
【0031】光の透過による影響を防止するために、半
導体チップと配線部品の間には金属箔を配置することが
好ましい。また、金属箔の幅は、数μm〜数十μmであ
る。更に、金属箔の形成は、半導体チップ表面上の保護
膜を介して金属箔を形成するか、配線部品の突起電極形
成側の絶縁性基板表面上に金属箔を形成し、その後半導
体チップと配線部品を接合することにより行われる。
【0032】より具体的には、半導体チップと配線部品
の間に金属箔を配置する本発明の樹脂封止型半導体装置
は次のように製造される。配線部品の半導体チップを接
合する面上或いは半導体チップ回路形成面上に数μm〜
数10μmの厚みの金属箔を形成する。配線部品の突起
電極と半導体チップの電極パッドとの接合及び、封止樹
脂材料により半導体チップと配線部品の間の樹脂封止を
行い半導体チップと配線部品の接合を行う。この後、配
線部品の反対側の面に外部接続端子を形成してもよい。
【0033】上記のように金属箔を有する場合、半導体
チップの回路形成面上には封止樹脂、金属箔及び絶縁性
基板が形成された構造となる。従って半導体チップ回路
形成面上に金属箔が存在し、絶縁性基板と封止樹脂を透
過する光は金属箔で遮断され、半導体チップ回路形成面
上に光が到達することを防ぐことができる。半導体チッ
プと配線部品の間に形成された金属箔は、半導体チップ
のグランド用端子と接続してもよい。金属箔をグランド
用端子と接続することで電気的なノイズの低減効果等の
メリットが期待できる。
【0034】以上のように本発明の樹脂封止型半導体装
置は、スルーホール直上に突起電極が形成され、配線層
は配線部品の半導体チップの接合側とは反対側に配置さ
れる。この点で図18の従来の樹脂封止型半導体装置と
は構造上異なる。さらに、耐熱性、強度を保ち信頼性を
確保して、かつ樹脂封止型半導体装置の低コスト化のた
めに最適の構成、素材が選択されている。
【0035】次に、本発明は、以下の点で図19に記載
した従来の樹脂封止型半導体装置と相違する。即ち、本
発明では、配線層の上の絶縁性基板がベースとなり、配
線層と突起電極を保持する役割は絶縁性基板がする。従
って、配線部品の状態で必ずしも保護膜を形成しなくて
もよく、接合後の製造工程中で保護膜を形成することが
できる。このような配線部品を用いることにより、1種
の配線部品で様々な場合に対応できるようになる。例え
ば、汚れ等の外観上の問題やその他配線層の露出が好ま
しくない場合等はあらかじめ保護膜を形成しておくこと
も考えられる。また、低コスト化を望む場合は、半導体
チップと配線部品の接合後に保護膜を形成し、開口部の
形成及び開口部を塞ぐ工程を削減することが可能とな
る。また、前述の半導体チップの電極パッドと配線部品
の突起電極の接合は、加熱した接合用治具で配線部品側
から加熱する場合であるが、半導体チップ側を加熱して
接合する場合もあり、その場合は開口部を形成する必要
はなく、あらかじめ保護膜が形成されていても工程は増
えることはない。このように本発明の樹脂封止型半導体
装置の配線部品は、絶縁性基板が配線層と突起電極の支
持及び保護を役割とし、保護膜は配線層の保護の役割を
持つだけである。従ってコストを考慮すると、絶縁性基
板はその役割からある程度の厚みを必要とするが、保護
膜は絶縁性基板程厚みは必要ではなく、薄くすることが
でき、この点も構造上の特徴である。
【0036】ここで、上記図19に記載された従来の樹
脂封止型半導体装置と、本発明の樹脂封止型半導体装置
の製造方法を図20(a)及び(b)により更に比較す
る。なお、図20(a)は従来、図20(b)は本発明
の樹脂封止型半導体装置の製造方法を示している。図2
0(a)及び(b)中、123は配線部品、124は配
線部品に形成した開口部、125は半導体チップ、12
6は配線部品、127は半導体チップ、128は保護膜
である。
【0037】上記にも述べたように、図19の樹脂封止
型半導体装置の場合、配線層が絶縁層に埋設している。
そのため、半導体チップと突起電極との接合の際、接合
用治具と突起電極との間に絶縁層が存在することとな
り、不具合が生じる。従って、従来の製造方法では、接
合用治具が接する部分の絶縁層に開口部を形成する必要
がある(図20(a)(2)参照)。更に、接合後に開
口部を埋める工程が必要となる(図20(a)(4)参
照)。
【0038】一方、本発明では、配線層下の保護膜12
8は、予め形成しなくてもよいので、従来の図20
(a)(2)の工程を行う必要はない。従って、開口部
を埋める図20(a)(4)の工程も必要はない。よっ
て、本発明は従来より製造工程を短縮することができ、
製造コストを低減できる。なお、図20(b)に示した
製造方法では、絶縁性基板のみで突起電極及び配線層を
保持する必要があるので、絶縁性基板がある程度の厚み
を有することも本発明の特徴の1つである。また、保護
膜は保持機能を有する必要はないので、絶縁性基板より
薄くすることができる。
【0039】してみれば、本発明の樹脂封止型半導体装
置の製造方法は、その適用の幅が広く、製品の目的に応
じて適切な製造方法を選択することができる。上記、本
発明の樹脂封止型半導体装置によれば、最適の構成、素
材を選択することにより耐熱性、強度が良好で信頼性が
確保でき、低コスト化できる。また、はんだ等からなる
外部接続端子は最後に形成することができるので、製造
工程中で溶融することはない。更に、保護膜はあらかじ
め配線部品の状態で形成しておく必要がないので製造の
自由度を上げることができる。以下、本発明の実施の形
態について説明する。これらの例は信頼性の確保、薄型
化、低コスト化のために、最適の構成、素材、厚みを選
択した樹脂封止型半導体装置であり、本発明はこれらの
実施の形態に限定されない。
【0040】実施の形態1 図1はこの実施の形態の樹脂封止型半導体装置の概略図
である。1は半導体チップ、2は電極パッド、3は配線
部品、4は絶縁性基板、5は突起電極、6はスルーホー
ル、7は配線層、8は保護膜、9は開口部、10は外部
接続端子、11は封止樹脂である。
【0041】以下製造方法に基づいて本発明を説明す
る。図2は製造方法を説明するための図である。配線部
品3は、ポリイミド樹脂からなる絶縁性基板4に、Cu
からなる配線層7が形成されている。絶縁性基板4の厚
さは樹脂封止型半導体装置の薄型化に対応するために薄
い方がよいが、薄すぎるとその強度が問題となり、25
μm程度が好ましい。配線層7も同様の理由から20μ
m程度が好ましい。複数の配線層の一端は、突起電極5
を形成する位置に至り、他の一端は外部接続端子10を
形成する位置に至る。配線層7は突起電極5の内側に配
置されている。突起電極5を形成する点の配線層7上の
絶縁性基板4にはスルーホール6が形成される。
【0042】さらに詳しくは、図3(a)に示すよう
に、絶縁性基板18の片面に配線層19を形成した後、
絶縁性基板18の突起電極形成位置にレーザー加工によ
りスルーホール20を形成する。このようにして、開口
径が60μm程度のスルーホール20が形成され、スル
ーホール20の底は配線層19の一部が露出した状態に
なる。このスルーホール20内にはメッキ等により絶縁
性基板表面から80μm、厚み20μmの突出した突起
電極21が形成される。
【0043】一方、図3(b)に示すように、絶縁性基
板22とその片面に形成されている接着剤層23にドリ
ル加工或いは打ち抜き加工によりスルーホール24を形
成し、接着剤層23を介して配線層25を形成してもよ
い。この後、上記図3(a)と同様にして突起電極26
が形成される。ここで、この突起電極26はCuからな
り、Niを介して突出部表面はAuである。
【0044】この配線部品の配線層が形成されている側
の面には、ポリイミド樹脂からなる保護膜が形成され
る。保護膜は外部環境からの保護が主目的であるので、
絶縁性基板程厚くする必要はなく10μm程度が好まし
い。この保護膜は配線層に後で外部接続端子を形成する
部分を除いて形成する必要があるので、0.5mm径程
度の開口部を形成し、配線層の一部を露出させる。なお
保護膜はこの時点で構成しなくてもよい。上記工程によ
り配線部品12が製造される(図2(a)参照)。
【0045】次に、半導体チップの電極パッドと配線部
品の突起電極の接合及び樹脂封止を行う。これらの工程
は、半導体チップ電極と配線部品の突起電極の接合を行
った後に半導体チップと配線部品の間に樹脂を注入する
方法と、あらかじめ半導体チップ表面か配線部品表面に
封止樹脂材料を形成しておく方法がある。どちらの方法
も可能である。この実施の形態ではあらかじめ配線部品
表面に封止樹脂材料を形成しておく場合を説明する。ま
た、半導体チップと配線部品の間のみを封止したもので
あるが、従来の樹脂封止型半導体装置と同様に半導体チ
ップ全体を封止することも可能である。
【0046】まず、封止樹脂材料13を配線部品12上
に形成する(図2(b)参照)。封止樹脂材料には、熱
可塑性のポリイミド等の樹脂を使用し、塗布するか、或
いはフィルム状のものを配置する。厚みは封止する面積
により適当なものとする。この例では、20数μm程度
の厚みである。また、絶縁性基板の表面層が封止樹脂材
料からなる配線部品を使用して行うことも可能である。
【0047】次に半導体チップ14と配線部品12の接
合を行う(図2(c)参照)。即ち、配線部品12上に
半導体チップ14を所定の場所に配置し、加熱及び加圧
を行う。これにより、半導体チップの電極パッドと配線
部品の突起電極が接合され、また封止樹脂が溶融して半
導体チップと配線部品の間に樹脂が充填される。加熱状
態を維持すると樹脂が硬化して封止樹脂15となり、接
合が完了する(図2(d)参照)。この接合と封止で
は、接合用治具と封止用加熱加圧治具を同時に製品にあ
てて、接合と封止を同時に行うことが可能であり、また
別々に行うことも可能である。
【0048】次に配線部品の半導体チップを接合した配
線層の反対側の面に外部接続端子16を形成する(図2
(e)参照)。外部接続端子16ははんだバンプであ
る。はんだバンプは配線層上に形成される。はんだバン
プの形成は、はんだバンプを形成する部分にフラックス
を塗布し、次いではんだボールを付けて、リフロー炉に
より加熱して接合することにより行われる。別の方法で
は、バンプを形成する部分にペースト状又はシート状の
はんだを置き、リフロー炉により加熱溶融させてバンプ
の形状に形成することにより形成される。この実施の形
態では、サイズは0.6mmφ、ピッチは1.27mm
で64個のはんだバンプが、突起電極により囲まれるエ
リア内、或いは半導体チップエリア内にエリアアレイ状
に配置されている。このようにして樹脂封止型半導体装
置が完成する。
【0049】この例では、半導体チップとの接合前に、
予め配線部品の配線層形成面に保護膜17を形成した
が、外部接続端子形成前に、外部接続端子形成用の開口
部のある保護膜を形成してもよい。このようにして製造
された樹脂封止型半導体装置は、半導体チップの電極パ
ッドから突起電極、配線層、外部接続端子までの電気回
路が半導体チップ下方に形成されているので、ほぼ半導
体チップと同じサイズの樹脂封止型半導体装置である。
また信頼性が確保されており、低コストの樹脂封止型半
導体装置である。さらにこの例では、配線部品の絶縁性
基板、配線層、保護膜は、厚さを極力薄くしており、ま
た封止樹脂は最低限必要な半導体チップと配線部品の間
だけに形成しており、樹脂封止型半導体装置の薄型化を
考慮した例である。
【0050】実施の形態2 本発明の第2の実施の形態について説明する。この例
は、あらかじめ配線部品の突起電極の配置位置を補正す
ることにより、接合時(膨張時)の半導体チップ電極と
突起電極の位置ズレをなくし、位置合わせを容易したこ
とを特徴とする。位置ズレは半導体チップと配線部品の
ベースである絶縁性基板の熱膨張量の差によって発生す
る。熱膨張量は半導体チップより、絶縁性基板の方が多
い。よって補正は絶縁性基板側の突起電極の間隔を、補
正前より、ズレ量だけ少なくすることによって行う。具
体的には図4(a)及び(b)のように各端子ごとに、
X,Y方向の接合後の電極中心と実際の接合点からズレ
量Lを測定し、そのズレ量を補正量として、配線部品の
各突起電極位置を補正する。図4(a)及び(b)にお
いて、27は半導体チップ、28は電極パッド、29は
配線部品の突起電極、30は配線部品の絶縁性基板、3
1は配線部品の配線層、32は電極パッド中心、33は
接合点の中心である。
【0051】或いは図5(a)及び(b)のようにX,
Y間において、端の端子間についてズレ量L2 −L1
測定し、端の端子間の補正量とする。中間の各端子間距
離は、補正前後の端の端子間距離の割合から算出して補
正する。図5(a)及び(b)において、34は半導体
チップ、35は電極パッド、36は突起電極、37は配
線部品、38は半導体チップ(又は配線部品)、39は
端の電極パッド(又は端の突起電極)である。
【0052】接合時の電極と突起電極の位置ズレ量は半
導体チップと絶縁性基板の熱膨張係数、温度変化、補正
間の寸法から算出することが可能なので、測定できない
場合でも、あらかじめ補正は可能である。半導体チップ
はサイズが12mm×12mm及び電極数が64で、電
極は図5(b)のようにチップ端に2列で配列されてい
る場合で具体的に説明する。この半導体チップに対し
て、突起電極の位置を補正した配線部品を準備する。補
正は前述の方法で行う。この実施の形態においては、端
の端子(電極)間距離が10〜12mmであり、そのズ
レ量は30〜40μm程度になる。このズレ量を補正量
として突起電極の配置を決める。このようにして配線部
品を準備する。
【0053】この配線部品を使用した樹脂封止型半導体
装置の製造方法は、第1の実施の形態と同じである。た
だし、この例のように、あらかじめ配線部品の突起電極
の位置を補正することにより、半導体チップの電極パッ
ドと配線部品の突起電極の接合の際、位置ズレを1μm
以下にすることができ、位置合わせを容易に行うことが
できる。
【0054】実施の形態3 本発明の第3の実施の形態について説明する。図6は本
発明の第3の実施の形態で、その断面図である。40は
半導体チップ、41は封止樹脂、42は配線部品、43
は電極パッド、44は突起電極、45は絶縁性基板、4
6は保護膜、47は絶縁性基板に形成された溝、48は
配線層、49は外部接続端子、50は突起電極を形成す
るためのスルーホール、51外部接続端子を形成するた
めの開口部である。図7は図6の樹脂封止型半導体装置
で使用される配線部品を半導体チップ接合側からみた図
である。図7において52は配線部品、53は絶縁性基
板、54は突起電極、55は絶縁性基板に形成された溝
である。この樹脂封止型半導体装置は、突起電極の形成
されている絶縁性基板表面に溝を有することを特徴とし
ている。
【0055】配線部品と半導体チップの接合は、突起電
極と電極パッドの接合で行われる。この接合は400℃
程度の加熱状態で行われるため、接合時には半導体チッ
プと配線部品は膨張した状態である。接合後加熱状態か
ら解放され、製品は冷却され、半導体チップと配線部品
は異なる収縮量で収縮する。収縮量は半導体チップにく
らべ配線部品の方が多い。このとき半導体チップと配線
部品は周辺の接合部で固定されているため、収縮量の差
により接合部に応力が発生する。
【0056】図6の樹脂封止型半導体装置は絶縁性基板
表面に溝を有する。半導体チップと配線部品の接合後の
冷却の際、本発明の樹脂封止型半導体装置では、絶縁性
基板が収縮する力により、図8(a)から(b)のよう
に溝56が変形する。よってその分接合部に加わる力が
緩和する。接合後の収縮の際には、半導体チップと配線
部品の間に封止樹脂が存在する場合があり、配線部品の
収縮の量及び方向が局所的に異なり、複雑になる可能性
がある。この点を考慮し、溝の配置は図6のように突起
電極に近い位置に配置するのが好ましい。また当然のこ
とながら溝は多い方が好ましい。また図6及び7では突
起電極の内側に溝を配置した例であるが、複数の配線部
品が一体となった状態の配線部品の場合、周囲からの影
響が考えられるので、溝を突起電極の外側、或いは図7
の溝の対して直角の方向にも配置することが好ましい。
【0057】この実施の形態の樹脂封止型半導体装置の
製造方法は、まず、配線部品の突起電極が形成されてい
る側の絶縁性基板表面に溝を形成する。溝の断面は図9
(a)〜(c)のようにカッター等により切れ込みをい
れただけのもの(57、図9(a))でも、U字形(5
8、図9(b))、V字形(59、図9(c))に削り
取ったものでもよい。絶縁性基板の溝の深さは深いほう
がよいが、絶縁性基板のベースとしての機能が損なわれ
ない程度にする必要がある。後は第1の実施の形態と同
様に半導体チップの電極パッドと配線部品の突起電極を
接合し、半導体チップと配線部品の間を樹脂封止し、外
部接続端子を形成して完成する。
【0058】実施の形態4 本発明の第4の実施の形態について説明する。この実施
の形態は、半導体チップの電極パッドと配線部品の突起
電極の接合の際、配線部品の接合用治具が配線部品の絶
縁層に接触することなく接合することを特徴とする。ま
た、接合後に露出した配線層の部分に保護膜を形成する
ことを特徴とする。使用する配線部品は、接合の時に少
なくとも、接合用治具が接触する部分は保護膜がなく、
突起電極下の配線層が露出したものでなければならな
い。
【0059】図10はその1例で保護膜が形成されてい
ない場合である。図10において、60は絶縁性基板、
61は突起電極、62は配線層、63はスルーホールで
ある。図11は外部接続端子形成部分と、突起電極下の
接合用治具が接触する部分のみ保護膜に開口部を形成し
た場合である。図11において、64は絶縁性基板、6
5は突起電極、66はスルーホール、67は配線層、6
8は保護膜、69は突起電極下の開口部、70は外部接
続端子形成部分の開口部である。
【0060】図11の配線部品の使用した場合を例にし
て、製造方法について説明する。図12は接合する時の
突起電極付近の図である。71は半導体チップ、72は
電極パッド、73は突起電極、74は配線層、75は絶
縁性基板、76は保護膜、77は開口部、78は接合用
治具である。接合は、400℃の接合用治具を、露出し
た配線層に接触させ、配線層を介して突起電極を加熱
し、同時に加圧して半導体チップに押し付けることによ
り行われる。この実施の形態では、従来のように樹脂層
を介して接合を行わないので、熱伝導がよく、また樹脂
層が溶融することもない。
【0061】この後は第1実施の形態と同様に半導体チ
ップと配線部品の間を樹脂封止し、外部接続端子を形成
する。また半導体チップと配線部品の接合後、配線層が
露出した開口部77に保護膜を形成して完成する。図1
0の配線部品の場合も同様露出した配線層に接合用治具
を接触させて配線層を介して突起電極を加熱加圧する。
また接合後、外部接続端子形成部を除き保護膜を形成す
る。さらに図10の配線部品を使用する場合、半導体チ
ップと配線部品の接合後に保護膜全体を形成するので、
保護膜に77のような開口部を形成する手間がなく、ま
た2回保護膜を形成するという手間がないというメリッ
トがある。
【0062】実施の形態5 本発明の第5の実施の形態について説明する。この例
は、半導体チップと配線部品の間に金属箔を有すること
を特徴とする。図13は配線部品側に金属箔を形成した
場合の断面図である。79は半導体チップ、80は配線
部品、81は金属箔である。図14は半導体チップ側に
金属箔を形成した場合の断面図である。82は半導体チ
ップ、83は配線部品、84は金属箔である。
【0063】図13の樹脂封止型半導体装置を例に製造
方法について説明する。配線部品は実施の形態1と同様
の配線部品85を使用する(図15(a)参照)。すな
わち厚さ25μm程度のポリイミドからなる絶縁性基板
をベースとし、片面に厚さ20μmのCuからなる配線
層が形成され、スルーホールには絶縁性基板表面から2
0μm突出した突起電極が形成されている。保護膜はこ
の時点でなくてもかまわない。
【0064】次に配線部品の突起電極形成側の絶縁性基
板上に金属箔86を形成する(図15(b)参照)。金
属箔の形成はメッキにより行うことができる。金属箔は
Cuからなり、厚さは10μmである。金属箔はCuに
限らず、厚さも数μm程度でかまわない。図14の樹脂
封止型半導体装置の場合は、半導体チップ表面の回路形
成面上に保護膜を兼ねた接着剤を介して金属箔を形成す
る。
【0065】次に半導体チップと配線部品の接合及び樹
脂封止を行う。第1の実施の形態の製造方法と同様、接
合後に樹脂を隙間に注入するか、あらかじめ封止樹脂材
料を半導体チップか配線部品に配置して行うことが可能
だが、この例の場合、もともと数十μm程度の半導体チ
ップと配線部品の間の隙間に金属箔を形成するため、後
から樹脂を注入することは容易ではないので、あらかじ
め封止樹脂材料(87、88)を半導体チップ89側か
配線部品90側に配置して行うのが好ましい(図15
(c)参照)。封止樹脂材料は第1の実施の形態と同様
に熱硬化性のポリイミド樹脂を厚さ10数μm程度形成
する。
【0066】次に半導体チップと配線部品を所定の位置
で合わせて、接合用治具により加熱加圧する。これによ
り、半導体チップの電極パッド91と配線部品の突起電
極92が接合され、また封止樹脂93が溶融して半導体
チップと配線部品の間に充填される(図15(d)参
照)。次に図2(e)と同様、外部接続端子94を形成
して完成する(図15(e)参照)。
【0067】実施の形態6 第6の実施の形態について説明する。この例では半導体
チップと配線部品の間に形成された金属箔がグランド用
端子と接続されていることを特徴とする。図16はこの
実施の形態の樹脂封入型半導体装置の断面図である。9
5は突起電極、97は金属箔、96は半導体チップのグ
ランド用端子に対応する突起電極と金属箔の接続部であ
る。図17は、図16の樹脂封止型半導体装置に使用す
る、金属箔を形成した配線部品を上方からみた図である
98は配線部品、99は絶縁性基板、100は金属箔、
101は突起電極、102はグランド用端子に対応する
突起電極、103は突起電極と金属箔の接続部である。
【0068】この実施の形態の樹脂封止型半導体装置の
場合、金属箔に接続部103を形成する必要がある。そ
れ以外は図15の製造工程と同様である。この実施の形
態は配線部品上に金属箔を有する場合であるが、半導体
チップ上に金属箔を有する図14のような実施の形態の
場合、金属箔と半導体チップのグランド用端子間に接続
部を形成する。
【0069】
【発明の効果】本発明の樹脂封止型半導体装置及びその
製造方法は、信頼性の確保、低コスト化に最適であり、
また従来とは異なる構造から、フレキシブルな対応が可
能となり、コストダウンにつながる。さらに、本発明の
樹脂封止型半導体装置は、配線部品の突起電極の配置
を、あらかじめ補正しているので、半導体チップの電極
パッドと配線部品の突起電極の接合の際、熱膨張量差に
よる位置ズレがなく、電極パッドと突起電極の位置あわ
せが容易になり、製造が容易になる。
【0070】また、配線部品の突起電極を有する側の絶
縁性基板に溝を形成することにより、電極パッドと突起
電極の接合後、半導体チップと配線部品の収縮量の差に
よって接合部に発生する応力を緩和できる。よって接合
部の信頼性が高い樹脂封止型半導体装置となる。更に、
本発明の樹脂封止型半導体装置は、半導体チップの電極
パッドと配線部品の突起電極を接合する際、接合用治具
が配線部品の絶縁層に接することがない。よって、絶縁
層が溶融したり、接合部に十分な熱が伝わらずに、接合
不良を起こすといった不具合が発生せず、歩溜まりの向
上、信頼性の向上につながる。
【0071】本発明の樹脂封止型半導体装置は、半導体
チップの回路形成面と配線部品の間に金属箔を有する。
よって、外部から配線部品の絶縁性基板を透過する光の
進入が金属箔により遮断できる。その結果光が半導体チ
ップの回路形成面に到達することがなく、光による回路
の誤動作を防止できる。これにより信頼性にすぐれた樹
脂封止型半導体装置を提供できる。
【0072】また、グランド用端子と接続した金属箔を
有することにより、電気的なノイズの発生の低減が期待
でき、高速化対応の装置に有効である。
【図面の簡単な説明】
【図1】本発明の樹脂封止型半導体装置の概略断面図で
ある。
【図2】本発明の樹脂封止型半導体装置の製造方法を説
明するための概略工程図である。
【図3】本発明の樹脂封止型半導体装置に使用される配
線部品の要部拡大図である。
【図4】本発明の樹脂封止型半導体装置の製造方法の一
工程を説明するための概略図である。
【図5】本発明の樹脂封止型半導体装置の製造方法の一
工程を説明するための概略図である。
【図6】本発明の樹脂封止型半導体装置の概略断面図で
ある。
【図7】本発明の樹脂封止型半導体装置に使用される配
線部品の概略平面図である。
【図8】本発明の樹脂封止型半導体装置に使用される配
線部品の溝の概略断面図である。
【図9】本発明の樹脂封止型半導体装置に使用される配
線部品の溝の概略断面図である。
【図10】本発明の樹脂封止型半導体装置に使用される
配線部品の概略断面図である。
【図11】本発明の樹脂封止型半導体装置に使用される
配線部品の概略断面図である。
【図12】本発明の樹脂封止型半導体装置の製造方法の
一工程を説明するための概略図である。
【図13】本発明の樹脂封止型半導体装置の概略断面図
である。
【図14】本発明の樹脂封止型半導体装置の概略断面図
である。
【図15】本発明の樹脂封止型半導体装置の製造方法を
説明するための概略工程図である。
【図16】本発明の樹脂封止型半導体装置の概略断面図
である。
【図17】本発明の樹脂封止型半導体装置に使用される
配線部品の概略平面図である。
【図18】従来の樹脂封止型半導体装置の概略断面図で
ある。
【図19】従来の樹脂封止型半導体装置の概略断面図で
ある。
【図20】本発明及び従来の樹脂封止型半導体装置の製
造方法を比較するための概略工程図である。
【符号の説明】
1、14、34、40、71、79、82、89、10
4、113 半導体チップ 2、35、43、72、91、105、114 電極パ
ッド 3、12、37、42、52、80、83、85、9
0、98、106、115 配線部品 4、18、22、30、45、53、64、75、99
絶縁性基板 5、21、26、29、36、44、54、65、7
3、92、95、101、109、118 突起電極 6、20、24、50、66、110、119 スルー
ホール 7、19、25、31、48、67、74、108、1
17 配線層 8、17、46、68、76 保護膜 9、51、70、77、120 開口部 10、16、49、94、111、121 外部接続端
子 11、15、41、93、112、122 封止樹脂 13、87、88 封止樹脂材料 23 接着剤層 27 半導体チップ 28 電極パッド 32 電極パッド中心 33 接合点の中心 38 半導体チップ(又は配線部品) 39 端の電極パッド(又は端の突起電極) 47、55、56、57、58、59 溝 69 突起電極下の開口部 78 接合用治具 81、84、86、97、100 金属箔 96、103 グランド用端子に対応する突起電極と金
属箔の接続部 102 グランド用電極に対応する突起電極 107、116 絶縁層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電極パッドを有する半導体チップと、絶
    縁性基板の片面に形成された配線層、絶縁性基板を貫通
    するスルーホール、スルーホール内を通して配線層上に
    形成されてなる突起電極を少なくとも1つ有する配線部
    品とからなり、電極パッドと突起電極が接合するように
    半導体チップと配線部品が対向し、少なくとも半導体チ
    ップと配線部品間が樹脂で封止されてなることを特徴と
    する樹脂封止型半導体装置。
  2. 【請求項2】 絶縁性基板が、その表面に溝を有する請
    求項1記載の樹脂封止型半導体装置。
  3. 【請求項3】 半導体チップと配線部品間に、金属箔が
    挟持され、該金属箔が樹脂封止型半導体装置のグランド
    用端子に接続されてなる請求項1又は2記載の樹脂封止
    型半導体装置。
  4. 【請求項4】 絶縁性基板の片面に配線層を形成し、接
    合を所望する半導体チップの電極パッドの位置に対応す
    る位置かつ配線層上に絶縁性基板を貫通するスルーホー
    ルを形成し、スルーホール内を通して配線層上に突起電
    極を形成することにより配線部品を形成し、少なくとも
    半導体チップと配線部品の間を樹脂で封止し、配線層を
    加熱することにより電極パッドと突起電極を接合するこ
    とを特徴とする樹脂封止型半導体装置の製造方法。
JP30300495A 1995-11-21 1995-11-21 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3248149B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30300495A JP3248149B2 (ja) 1995-11-21 1995-11-21 樹脂封止型半導体装置及びその製造方法
US08/684,186 US5672912A (en) 1995-11-21 1996-07-19 Resin-sealed type semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30300495A JP3248149B2 (ja) 1995-11-21 1995-11-21 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09148479A true JPH09148479A (ja) 1997-06-06
JP3248149B2 JP3248149B2 (ja) 2002-01-21

Family

ID=17915784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30300495A Expired - Fee Related JP3248149B2 (ja) 1995-11-21 1995-11-21 樹脂封止型半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5672912A (ja)
JP (1) JP3248149B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
KR100250562B1 (ko) * 1997-02-10 2000-04-01 아끼구사 나오유끼 반도체장치
JP2001127102A (ja) * 1999-10-25 2001-05-11 Sony Corp 半導体装置およびその製造方法
EP1019989A4 (en) * 1997-07-16 2001-07-25 Gen Dynamics Inf Systems Inc INTERMEDIATE PIECES FOR LGA HOUSING
JP2001298043A (ja) * 2000-02-08 2001-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6404059B1 (en) 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
JP2010106261A (ja) * 2008-09-30 2010-05-13 Sony Chemical & Information Device Corp 異方性導電接着剤及びそれを用いた接続構造体の製造方法
WO2011024939A1 (ja) * 2009-08-28 2011-03-03 日本電気株式会社 半導体装置およびその製造方法
JP2017092110A (ja) * 2015-11-04 2017-05-25 ローム株式会社 電子部品
WO2020012567A1 (ja) 2018-07-10 2020-01-16 株式会社Fuji モールド体及びパッケージの製造方法、並びにモールド体製造装置
WO2021111517A1 (ja) * 2019-12-03 2021-06-10 太陽誘電株式会社 部品モジュールおよびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法
US6011301A (en) 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6002169A (en) * 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3756689B2 (ja) 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
JP4454814B2 (ja) * 2000-08-29 2010-04-21 Necエレクトロニクス株式会社 樹脂封止型半導体装置及びその製造方法
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
CN103915355B (zh) 2013-12-05 2017-01-25 通富微电子股份有限公司 封装结构的形成方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683054A (en) * 1979-12-10 1981-07-07 Fujitsu Ltd Semiconductor device
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH0430544A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JPH04370958A (ja) * 1991-06-20 1992-12-24 Hitachi Ltd 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
JPH06140462A (ja) * 1992-10-26 1994-05-20 Nec Corp 半導体装置のパッケージ
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250562B1 (ko) * 1997-02-10 2000-04-01 아끼구사 나오유끼 반도체장치
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
EP1019989A4 (en) * 1997-07-16 2001-07-25 Gen Dynamics Inf Systems Inc INTERMEDIATE PIECES FOR LGA HOUSING
JP2001127102A (ja) * 1999-10-25 2001-05-11 Sony Corp 半導体装置およびその製造方法
JP2001298043A (ja) * 2000-02-08 2001-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6404059B1 (en) 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
JP2010106261A (ja) * 2008-09-30 2010-05-13 Sony Chemical & Information Device Corp 異方性導電接着剤及びそれを用いた接続構造体の製造方法
WO2011024939A1 (ja) * 2009-08-28 2011-03-03 日本電気株式会社 半導体装置およびその製造方法
JPWO2011024939A1 (ja) * 2009-08-28 2013-01-31 日本電気株式会社 半導体装置およびその製造方法
JP2017092110A (ja) * 2015-11-04 2017-05-25 ローム株式会社 電子部品
WO2020012567A1 (ja) 2018-07-10 2020-01-16 株式会社Fuji モールド体及びパッケージの製造方法、並びにモールド体製造装置
WO2021111517A1 (ja) * 2019-12-03 2021-06-10 太陽誘電株式会社 部品モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP3248149B2 (ja) 2002-01-21
US5672912A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JP3248149B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN100468715C (zh) 半导体元件的连接结构、布线衬底及半导体装置
KR100336329B1 (ko) 반도체장치의제조방법
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100384260B1 (ko) 반도체장치 및 그 제조방법
JP3481444B2 (ja) 半導体装置及びその製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JP3238004B2 (ja) 半導体装置の製造方法
JP3787295B2 (ja) 半導体装置
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005333142A (ja) チップパッケージ、そのパッケージを含むイメージセンサーモジュール及びその製造方法
KR20020005471A (ko) 반도체 장치의 제조 방법
JP2626621B2 (ja) 半導体装置の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH0831879A (ja) 半導体装置とtabテープ及びそれぞれの製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JP3076283B2 (ja) 半導体装置
JPH05235260A (ja) 半導体装置
JP3059408B2 (ja) 半導体チップ部品の実装方法及び半導体チップ部品の実装体
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees