JPH09121102A - 積層誘電体フィルタの面実装構造 - Google Patents
積層誘電体フィルタの面実装構造Info
- Publication number
- JPH09121102A JPH09121102A JP30052595A JP30052595A JPH09121102A JP H09121102 A JPH09121102 A JP H09121102A JP 30052595 A JP30052595 A JP 30052595A JP 30052595 A JP30052595 A JP 30052595A JP H09121102 A JPH09121102 A JP H09121102A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dielectric filter
- laminated dielectric
- ground
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 積層誘電体フィルタ単体では得られない高性
能のフィルタ特性を、実装基板の構造を改善して、フィ
ルタと実装基板の組み合わせによって得る。 【解決手段】 フィルタ１０はトリプレート形共振回路
を有する一体焼結チップ部品であり、基板は実装面に入
力側パターン２０と出力側パターン２２、周辺のアース
パターン２４を有し、裏面は全面アースで、多数のスル
ーホール部２６で接続されている。フィルタを基板上に
載置したときに隠れるアースパターン部分の入力側と出
力側との間にはスルーホール部は設けない。入出力電極
を入出力パターンに、外部アース導体をアースパターン
に半田付けすることで面実装する。フィルタの四隅のう
ち共振器短絡端（又は開放端）側の二隅に対応する部分
にアースパターンと導通しない島状の浮きパターンを設
けて、二隅近傍を浮きパターンに、他の二隅近傍をアー
スパターンに半田付けする構成でもよい。
能のフィルタ特性を、実装基板の構造を改善して、フィ
ルタと実装基板の組み合わせによって得る。 【解決手段】 フィルタ１０はトリプレート形共振回路
を有する一体焼結チップ部品であり、基板は実装面に入
力側パターン２０と出力側パターン２２、周辺のアース
パターン２４を有し、裏面は全面アースで、多数のスル
ーホール部２６で接続されている。フィルタを基板上に
載置したときに隠れるアースパターン部分の入力側と出
力側との間にはスルーホール部は設けない。入出力電極
を入出力パターンに、外部アース導体をアースパターン
に半田付けすることで面実装する。フィルタの四隅のう
ち共振器短絡端（又は開放端）側の二隅に対応する部分
にアースパターンと導通しない島状の浮きパターンを設
けて、二隅近傍を浮きパターンに、他の二隅近傍をアー
スパターンに半田付けする構成でもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、積層誘電体フィル
タを基板上に面実装する構造に関し、更に詳しく述べる
と、実装基板の構造を工夫することにより、基板実装時
に積層誘電体フィルタ単体では得られない良好な特性を
発現させ得るようにした積層誘電体フィルタの面実装構
造に関するものである。この技術は、例えばマイクロ波
帯で用いる各種のコードレス電話などに用いられる。
タを基板上に面実装する構造に関し、更に詳しく述べる
と、実装基板の構造を工夫することにより、基板実装時
に積層誘電体フィルタ単体では得られない良好な特性を
発現させ得るようにした積層誘電体フィルタの面実装構
造に関するものである。この技術は、例えばマイクロ波
帯で用いる各種のコードレス電話などに用いられる。
【０００２】
【従来の技術】誘電体材料を使用するマイクロ波用フィ
ルタの一つに、共振器をストリップ線路で構成するもの
がある。例えば、誘電体材料の内部にストリップ線路型
の共振器内導体を設けて、その一端が誘電体材料の外表
面の外部アース導体に短絡される短絡端となり、他端が
開放端となるように構成する。ここで共振器内導体は、
共振波長の１／４の奇数倍の長さに対応する。誘電体材
料の内部で、このような共振器内導体を複数個、フィル
タ特性に対応した結合度が得られるように所定の間隔で
所定の向きに並設することによって、バンドパス・フィ
ルタ特性が得られる。この種の誘電体フィルタは、近年
の通信機器の小型化に伴い一層の小型化が要求され、そ
れに対応すべく一部で積層構造が採用されている。これ
は多数の誘電体シート（グリーンシート）を積層し加圧
して一体焼結するものである。
ルタの一つに、共振器をストリップ線路で構成するもの
がある。例えば、誘電体材料の内部にストリップ線路型
の共振器内導体を設けて、その一端が誘電体材料の外表
面の外部アース導体に短絡される短絡端となり、他端が
開放端となるように構成する。ここで共振器内導体は、
共振波長の１／４の奇数倍の長さに対応する。誘電体材
料の内部で、このような共振器内導体を複数個、フィル
タ特性に対応した結合度が得られるように所定の間隔で
所定の向きに並設することによって、バンドパス・フィ
ルタ特性が得られる。この種の誘電体フィルタは、近年
の通信機器の小型化に伴い一層の小型化が要求され、そ
れに対応すべく一部で積層構造が採用されている。これ
は多数の誘電体シート（グリーンシート）を積層し加圧
して一体焼結するものである。
【０００３】２段インターデジタル型フィルタの一例を
図７に示す。Ａは底面（基板実装面に対向する端子面）
側から見た外観を示しており、Ｂは内部の共振器内導体
の形状とその外部アース導体との接続状態を示してい
る。この積層誘電体フィルタ１０は、誘電体チップ１２
の内部に配置した一端開放で他端短絡の２個の共振器内
導体１４と、誘電体チップ１２の外表面に設けた共振器
外導体となる外部アース導体１６と、両共振器内導体と
結合する入出力電極１８を有する。ここで共振器内導体
１４は、誘電体チップ１２の一方の側面からそれに対向
する他方の側面に達するように設けられ、一端が開放状
態（外部アース導体１６に接続されない）であって、他
端が短絡状態（外部アース導体１６に接続される）であ
る。これによってトリプレート形共振回路を構成してい
る。入出力電極１８は、誘電体チップ１２の両側に位置
し、底面から側面へと延びるＬ形状である。
図７に示す。Ａは底面（基板実装面に対向する端子面）
側から見た外観を示しており、Ｂは内部の共振器内導体
の形状とその外部アース導体との接続状態を示してい
る。この積層誘電体フィルタ１０は、誘電体チップ１２
の内部に配置した一端開放で他端短絡の２個の共振器内
導体１４と、誘電体チップ１２の外表面に設けた共振器
外導体となる外部アース導体１６と、両共振器内導体と
結合する入出力電極１８を有する。ここで共振器内導体
１４は、誘電体チップ１２の一方の側面からそれに対向
する他方の側面に達するように設けられ、一端が開放状
態（外部アース導体１６に接続されない）であって、他
端が短絡状態（外部アース導体１６に接続される）であ
る。これによってトリプレート形共振回路を構成してい
る。入出力電極１８は、誘電体チップ１２の両側に位置
し、底面から側面へと延びるＬ形状である。
【０００４】従来、ストリップ線路型誘電体フィルタを
面実装するための基板は、図６のＡに示すような構造で
ある。即ち、実装面に入出力パターン（入力側パターン
２０と出力側パターン２２）を形成し、その周辺にアー
スパターン２４を設け、裏面は全面アースとなってい
て、実装面のアースパターン２４と裏面の全面アースと
が多数のスルーホール部２６（白丸で示す部分）によっ
て導通している構造である。スルーホール部２６は、誘
電体フィルタを基板上に搭載したときに該誘電体フィル
タによって隠れる実装面のアースパターン部分（一点鎖
線で示す領域）にも入力側と出力側とを分離するように
数個（ここでは３個）形成されており、それと共に誘電
体フィルタによっては隠れない周囲の部分にも多数スル
ーホール部２６が形成されている。このような基板構造
は、チップ型の積層誘電体フィルタを面実装する場合も
同じである。
面実装するための基板は、図６のＡに示すような構造で
ある。即ち、実装面に入出力パターン（入力側パターン
２０と出力側パターン２２）を形成し、その周辺にアー
スパターン２４を設け、裏面は全面アースとなってい
て、実装面のアースパターン２４と裏面の全面アースと
が多数のスルーホール部２６（白丸で示す部分）によっ
て導通している構造である。スルーホール部２６は、誘
電体フィルタを基板上に搭載したときに該誘電体フィル
タによって隠れる実装面のアースパターン部分（一点鎖
線で示す領域）にも入力側と出力側とを分離するように
数個（ここでは３個）形成されており、それと共に誘電
体フィルタによっては隠れない周囲の部分にも多数スル
ーホール部２６が形成されている。このような基板構造
は、チップ型の積層誘電体フィルタを面実装する場合も
同じである。
【０００５】積層誘電体フィルタは、その端子レイアウ
トを図８に示すように、通常、入力電極ＩＮと出力電極
ＯＵＴ、及び四隅部分（Ｓ−ＧＮＤとＯ−ＧＮＤ）の合
計６箇所で半田付けされる。即ち、上記の例では四隅の
全てでアースパターンに接続される。このような基板に
積層誘電体フィルタを面実装したときに得られるフィル
タ特性は、図６のＢに示す如きものとなり、積層誘電体
フィルタ単体の特性が現れている。中心周波数ｆ0 は１
９０７ＭＨz であり、ｆ0 −２４０ＭＨz での減衰量は
３０．５ｄＢであった。
トを図８に示すように、通常、入力電極ＩＮと出力電極
ＯＵＴ、及び四隅部分（Ｓ−ＧＮＤとＯ−ＧＮＤ）の合
計６箇所で半田付けされる。即ち、上記の例では四隅の
全てでアースパターンに接続される。このような基板に
積層誘電体フィルタを面実装したときに得られるフィル
タ特性は、図６のＢに示す如きものとなり、積層誘電体
フィルタ単体の特性が現れている。中心周波数ｆ0 は１
９０７ＭＨz であり、ｆ0 −２４０ＭＨz での減衰量は
３０．５ｄＢであった。
【０００６】
【発明が解決しようとする課題】このように従来の技術
では、積層誘電体フィルタの特性を忠実に反映し得るよ
うに、基板の入力側パターン２０と出力側パターン２２
間にスルーホール部２６を設けて入出力間での直接結合
を排除し、且つ誘電体フィルタのアースを十分にとって
接地静電容量をなくすような方向で対策が採られ面実装
が行われていた。しかし積層誘電体フィルタのように、
フィルタの小型化に伴い、Ｑを十分大きくできなくなる
と、フィルタ単体のみの改良では従来のような高性能を
発現させるのが困難となってきている。
では、積層誘電体フィルタの特性を忠実に反映し得るよ
うに、基板の入力側パターン２０と出力側パターン２２
間にスルーホール部２６を設けて入出力間での直接結合
を排除し、且つ誘電体フィルタのアースを十分にとって
接地静電容量をなくすような方向で対策が採られ面実装
が行われていた。しかし積層誘電体フィルタのように、
フィルタの小型化に伴い、Ｑを十分大きくできなくなる
と、フィルタ単体のみの改良では従来のような高性能を
発現させるのが困難となってきている。
【０００７】本発明の目的は、積層誘電体フィルタ単体
では得られない高性能のフィルタ特性を、実装基板の構
造を改善し、フィルタと実装基板との組み合わせによっ
て得ることができるように工夫した積層誘電体フィルタ
の面実装構造を提供することである。
では得られない高性能のフィルタ特性を、実装基板の構
造を改善し、フィルタと実装基板との組み合わせによっ
て得ることができるように工夫した積層誘電体フィルタ
の面実装構造を提供することである。
【０００８】
【課題を解決するための手段】本発明は、積層誘電体フ
ィルタを基板上に面実装する構造である。ここで積層誘
電体フィルタは、トリプレート形共振回路を有する一体
焼結構造のチップ部品であり、両側に底面から側面へと
延びるＬ形の入出力電極が設けられ、それ以外の外表面
の大部分が外部アース導体で覆われている。他方、基板
は、実装面に入出力パターンが形成されると共に、その
周辺にアースパターンが設けられ、裏面は全面アースと
なっていて、実装面のアースパターンと裏面の全面アー
スとの間が多数の導通部で接続されている構造である。
上記の積層誘電体フィルタを基板の実装面上に載置し、
入出力電極を入出力パターンに、外部アース導体をアー
スパターンに半田付けすることで面実装する。
ィルタを基板上に面実装する構造である。ここで積層誘
電体フィルタは、トリプレート形共振回路を有する一体
焼結構造のチップ部品であり、両側に底面から側面へと
延びるＬ形の入出力電極が設けられ、それ以外の外表面
の大部分が外部アース導体で覆われている。他方、基板
は、実装面に入出力パターンが形成されると共に、その
周辺にアースパターンが設けられ、裏面は全面アースと
なっていて、実装面のアースパターンと裏面の全面アー
スとの間が多数の導通部で接続されている構造である。
上記の積層誘電体フィルタを基板の実装面上に載置し、
入出力電極を入出力パターンに、外部アース導体をアー
スパターンに半田付けすることで面実装する。
【０００９】本発明の特徴は、積層誘電体フィルタを基
板の実装面上に載置したときに、該積層誘電体フィルタ
によって隠れない周辺のアースパターンには、裏面の全
面アースとの導通部が設けられているが、該積層誘電体
フィルタによって隠れるアースパターン部分の入力側と
出力側との間には、裏面の全面アースとの導通部が設け
られていない点である。また本発明の他の特徴は、積層
誘電体フィルタを基板の実装面上に載置したときに、該
積層誘電体フィルタの四隅のうち共振器短絡端（又は開
放端）側の二隅に対応する基板実装面部分に周囲のアー
スパターンと導通しない島状の浮きパターンを設け、積
層誘電体フィルタの共振器短絡端（又は開放端）側の二
隅近傍を浮きパターンに半田付けし、共振器開放端（又
は短絡端）側の二隅近傍をアースパターンに半田付けす
る点である。勿論、それらを組み合わせた構成は、最も
特性が向上する。
板の実装面上に載置したときに、該積層誘電体フィルタ
によって隠れない周辺のアースパターンには、裏面の全
面アースとの導通部が設けられているが、該積層誘電体
フィルタによって隠れるアースパターン部分の入力側と
出力側との間には、裏面の全面アースとの導通部が設け
られていない点である。また本発明の他の特徴は、積層
誘電体フィルタを基板の実装面上に載置したときに、該
積層誘電体フィルタの四隅のうち共振器短絡端（又は開
放端）側の二隅に対応する基板実装面部分に周囲のアー
スパターンと導通しない島状の浮きパターンを設け、積
層誘電体フィルタの共振器短絡端（又は開放端）側の二
隅近傍を浮きパターンに半田付けし、共振器開放端（又
は短絡端）側の二隅近傍をアースパターンに半田付けす
る点である。勿論、それらを組み合わせた構成は、最も
特性が向上する。
【００１０】基板としては、ガラスエポキシ基板（ガラ
ス布基材エポキシ樹脂銅張積層板）を使用するのが望ま
しい。積層誘電体フィルタとしては、例えば積層し接合
された多数の誘電体シートが焼結一体化された誘電体チ
ップと、該誘電体チップの内部に配置した一端開放で他
端短絡の２個の共振器内導体と、該誘電体チップの外表
面に設けた共振器外導体となる外部アース導体と、両共
振器内導体と結合するように両側に設けた入出力電極を
有し、短絡端と開放端が交互に位置する構造の２段イン
ターデジタル型フィルタを使用する。
ス布基材エポキシ樹脂銅張積層板）を使用するのが望ま
しい。積層誘電体フィルタとしては、例えば積層し接合
された多数の誘電体シートが焼結一体化された誘電体チ
ップと、該誘電体チップの内部に配置した一端開放で他
端短絡の２個の共振器内導体と、該誘電体チップの外表
面に設けた共振器外導体となる外部アース導体と、両共
振器内導体と結合するように両側に設けた入出力電極を
有し、短絡端と開放端が交互に位置する構造の２段イン
ターデジタル型フィルタを使用する。
【００１１】
【発明の実施の態様】積層構造の誘電体フィルタは、多
数の誘電体シート（グリーンシート）を積層して加圧一
体化し、焼結する方法によって製造する。内部の共振器
内導体を導体ペーストのスクリーン印刷で誘電体シート
上に形成し、それを含めて誘電体シートを多数積層して
圧着一体化する。そして外部アース導体と入出力電極を
形成して焼結する。この種の積層誘電体フィルタにおい
ては、通常、多数個取りができるように、大きな誘電体
シートを使用し、圧着一体化した後に縦横に切断してチ
ップ状に分離し、チップ側面の必要部分に導電材料を付
着して焼結する製法が採用される。このようにして製造
する積層誘電体フィルタは、最近では縦横数mmの非常に
小さなチップ部品となっている。
数の誘電体シート（グリーンシート）を積層して加圧一
体化し、焼結する方法によって製造する。内部の共振器
内導体を導体ペーストのスクリーン印刷で誘電体シート
上に形成し、それを含めて誘電体シートを多数積層して
圧着一体化する。そして外部アース導体と入出力電極を
形成して焼結する。この種の積層誘電体フィルタにおい
ては、通常、多数個取りができるように、大きな誘電体
シートを使用し、圧着一体化した後に縦横に切断してチ
ップ状に分離し、チップ側面の必要部分に導電材料を付
着して焼結する製法が採用される。このようにして製造
する積層誘電体フィルタは、最近では縦横数mmの非常に
小さなチップ部品となっている。
【００１２】このような小型の積層誘電体フィルタを基
板に面実装する場合に、基板の入出力パターンの間で実
装面のアースパターンと裏面の全面アース間を接続する
導通部を無くしたり、アースパターンの一部を浮かせる
と、現象的にはフィルタ特性における両側の減衰極が通
過域に接近するような特性曲線となり、結果的に減衰特
性が良好となる。つまり、フィルタ単体の機能と実装基
板の構造との組み合わせによって、実装時に良好な減衰
特性が発現するのである。なお、短絡端側の二隅を浮か
せる場合と開放端側の二隅を浮かせる場合は、ほぼ同等
の特性を呈することが判明している。
板に面実装する場合に、基板の入出力パターンの間で実
装面のアースパターンと裏面の全面アース間を接続する
導通部を無くしたり、アースパターンの一部を浮かせる
と、現象的にはフィルタ特性における両側の減衰極が通
過域に接近するような特性曲線となり、結果的に減衰特
性が良好となる。つまり、フィルタ単体の機能と実装基
板の構造との組み合わせによって、実装時に良好な減衰
特性が発現するのである。なお、短絡端側の二隅を浮か
せる場合と開放端側の二隅を浮かせる場合は、ほぼ同等
の特性を呈することが判明している。
【００１３】
【実施例】以下、実施例のために使用した基板の実装面
のパターンと、それに積層誘電体フィルタを搭載したと
きのフィルタ特性の関係について説明する。ここで使用
した積層誘電体フィルタは、図７に示した如きものであ
り、その底面（端子面）のパターンを図８に示す。これ
は２段インターデジタル型フィルタであり、両側に入力
電極ＩＮと出力電極ＯＵＴが設けられ、それらと四隅近
傍の合計６点で実装基板に半田付けされる。四隅のうち
短絡端側の二隅をＳ−ＧＮＤで表し、開放端側の二隅を
Ｏ−ＧＮＤで表す。
のパターンと、それに積層誘電体フィルタを搭載したと
きのフィルタ特性の関係について説明する。ここで使用
した積層誘電体フィルタは、図７に示した如きものであ
り、その底面（端子面）のパターンを図８に示す。これ
は２段インターデジタル型フィルタであり、両側に入力
電極ＩＮと出力電極ＯＵＴが設けられ、それらと四隅近
傍の合計６点で実装基板に半田付けされる。四隅のうち
短絡端側の二隅をＳ−ＧＮＤで表し、開放端側の二隅を
Ｏ−ＧＮＤで表す。
【００１４】図１は第１の実施例を示しており、入出力
端の静電容量結合を調整する例である。基板の実装面パ
ターンは、入力側パターン２０と出力側パターン２２、
及びその周辺にアースパターン２４が設けられ、裏面は
全面アースとなっている。そして実装面のアースパター
ン２４と裏面の全面アースとの間は多数のスルーホール
部２６によって導通している。この第１の実施例は、図
１のＡに示すように、積層誘電体フィルタ１０を基板の
実装面上に載置したときに、該積層誘電体フィルタによ
って隠れる実装面のアースパターン部分（その部分を一
点鎖線で示す）の入力側と出力側との間に、裏面の全面
アースと導通するスルーホール部を設けない構造とした
ものである。積層誘電体フィルタを載置したときに隠れ
ない実装面のアースパターン部分には、多数のスルーホ
ール部２６を設けて裏面の全面アースと導通する構造と
なっている。
端の静電容量結合を調整する例である。基板の実装面パ
ターンは、入力側パターン２０と出力側パターン２２、
及びその周辺にアースパターン２４が設けられ、裏面は
全面アースとなっている。そして実装面のアースパター
ン２４と裏面の全面アースとの間は多数のスルーホール
部２６によって導通している。この第１の実施例は、図
１のＡに示すように、積層誘電体フィルタ１０を基板の
実装面上に載置したときに、該積層誘電体フィルタによ
って隠れる実装面のアースパターン部分（その部分を一
点鎖線で示す）の入力側と出力側との間に、裏面の全面
アースと導通するスルーホール部を設けない構造とした
ものである。積層誘電体フィルタを載置したときに隠れ
ない実装面のアースパターン部分には、多数のスルーホ
ール部２６を設けて裏面の全面アースと導通する構造と
なっている。
【００１５】このような基板に積層誘電体フィルタ１０
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅近傍（２箇
所のＳ−ＧＮＤと２箇所のＯ−ＧＮＤ）をアースパター
ン２４に、合計６箇所で半田付けする。このように面実
装したときに得られるフィルタ特性を図１のＢに示す。
使用した積層誘電体フィルタは図６と同じであるので、
中心周波数ｆ0 は１９０７ＭＨz である。この面実装に
よるｆ0 −２４０ＭＨz での減衰量は、３４．４ｄＢで
あった。
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅近傍（２箇
所のＳ−ＧＮＤと２箇所のＯ−ＧＮＤ）をアースパター
ン２４に、合計６箇所で半田付けする。このように面実
装したときに得られるフィルタ特性を図１のＢに示す。
使用した積層誘電体フィルタは図６と同じであるので、
中心周波数ｆ0 は１９０７ＭＨz である。この面実装に
よるｆ0 −２４０ＭＨz での減衰量は、３４．４ｄＢで
あった。
【００１６】図２は本発明の第２の実施例を示してお
り、基板のアースパターンによる調整例である。基板の
実装面パターンは、前記実施例と同様、入力側パターン
２０と出力側パターン２２、及びその周辺にアースパタ
ーン２４が設けられ、裏面は全面アースとなっている。
そして、実装面のアースパターン２４と裏面の全面アー
スとの間は多数のスルーホール部２６によって導通して
いる。この第２の実施例において、基板の実装面パター
ンは図２のＡに示すような形状である。つまり、積層誘
電体フィルタ１０を基板の実装面上に載置したときに、
該積層誘電体フィルタの四隅のうち短絡端側の二隅Ｓ−
ＧＮＤに対応する基板実装面部分に周囲のアースパター
ン２４と導通しない島状の浮きパターン２８を設ける。
但し、第１の実施例とは異なり、入力側パターン２０と
出力側パターン２２との間に複数のスルーホール部２６
を設けてアースパターン２４と裏面の全面アースとが導
通するようにしている。
り、基板のアースパターンによる調整例である。基板の
実装面パターンは、前記実施例と同様、入力側パターン
２０と出力側パターン２２、及びその周辺にアースパタ
ーン２４が設けられ、裏面は全面アースとなっている。
そして、実装面のアースパターン２４と裏面の全面アー
スとの間は多数のスルーホール部２６によって導通して
いる。この第２の実施例において、基板の実装面パター
ンは図２のＡに示すような形状である。つまり、積層誘
電体フィルタ１０を基板の実装面上に載置したときに、
該積層誘電体フィルタの四隅のうち短絡端側の二隅Ｓ−
ＧＮＤに対応する基板実装面部分に周囲のアースパター
ン２４と導通しない島状の浮きパターン２８を設ける。
但し、第１の実施例とは異なり、入力側パターン２０と
出力側パターン２２との間に複数のスルーホール部２６
を設けてアースパターン２４と裏面の全面アースとが導
通するようにしている。
【００１７】このような基板に積層誘電体フィルタ１０
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅のうち２箇
所のＳ−ＧＮＤを浮きパターン２８に、更に２箇所のＯ
−ＧＮＤをアースパターンに、合計６箇所で半田付けす
る。このように面実装したときに得られる特性を図２の
Ｂに示す。中心周波数ｆ0 は１９０７ＭＨz であり、ｆ
0 −２４０ＭＨz での減衰量は、３４．５ｄＢであっ
た。
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅のうち２箇
所のＳ−ＧＮＤを浮きパターン２８に、更に２箇所のＯ
−ＧＮＤをアースパターンに、合計６箇所で半田付けす
る。このように面実装したときに得られる特性を図２の
Ｂに示す。中心周波数ｆ0 は１９０７ＭＨz であり、ｆ
0 −２４０ＭＨz での減衰量は、３４．５ｄＢであっ
た。
【００１８】図３は本発明の第３実施例を示している。
基板の実装面パターンは、前記実施例と同様、入力側パ
ターン２０と出力側パターン２２、及びその周辺にアー
スパターン２４が設けられ、裏面は全面アースとなって
いる。そして実装面のアースパターン２４と裏面の全面
アースとの間は多数のスルーホール部２６によって導通
している。この第３の実施例は、図３のＡに示すよう
に、上記第１実施例と第２実施例とを組み合わせたもの
に相当する。つまり積層誘電体フィルタ１０を基板の実
装面上に載置したときに、該積層誘電体フィルタによっ
て隠れる実装面のアースパターン部分（一点鎖線で囲ま
れている領域）に、裏面の全面アースと導通するスルー
ホール部が設けられていないような入出力端の静電容量
結合を調整する技術と、誘電体フィルタの四隅のうち短
絡端側の二隅に対応する基板実装面部分に島状の浮きパ
ターン２８を設け、積層誘電体フィルタの短絡端側の二
隅近傍Ｓ−ＧＮＤを浮きパターン２８に半田付けし、開
放端側の二隅近傍Ｏ−ＧＮＤをアースパターン２４に半
田付けする基板のアースパターン調整例を組み合わせた
ものである。
基板の実装面パターンは、前記実施例と同様、入力側パ
ターン２０と出力側パターン２２、及びその周辺にアー
スパターン２４が設けられ、裏面は全面アースとなって
いる。そして実装面のアースパターン２４と裏面の全面
アースとの間は多数のスルーホール部２６によって導通
している。この第３の実施例は、図３のＡに示すよう
に、上記第１実施例と第２実施例とを組み合わせたもの
に相当する。つまり積層誘電体フィルタ１０を基板の実
装面上に載置したときに、該積層誘電体フィルタによっ
て隠れる実装面のアースパターン部分（一点鎖線で囲ま
れている領域）に、裏面の全面アースと導通するスルー
ホール部が設けられていないような入出力端の静電容量
結合を調整する技術と、誘電体フィルタの四隅のうち短
絡端側の二隅に対応する基板実装面部分に島状の浮きパ
ターン２８を設け、積層誘電体フィルタの短絡端側の二
隅近傍Ｓ−ＧＮＤを浮きパターン２８に半田付けし、開
放端側の二隅近傍Ｏ−ＧＮＤをアースパターン２４に半
田付けする基板のアースパターン調整例を組み合わせた
ものである。
【００１９】このような基板に積層誘電体フィルタ１０
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、積層誘電体フィルタ１０の四隅近傍のうち２箇
所のＳ−ＧＮＤを浮きパターン２８に、更に２箇所のＯ
−ＧＮＤをアースパターン２４に、合計６箇所で半田付
けする。このように面実装したときに得られる特性を図
３のＢに示す。中心周波数ｆ0 は１９０７ＭＨz であ
り、ｆ0 −２４０ＭＨz での減衰量は、３８．２ｄＢと
いう極めて良好な値が得られる。
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、積層誘電体フィルタ１０の四隅近傍のうち２箇
所のＳ−ＧＮＤを浮きパターン２８に、更に２箇所のＯ
−ＧＮＤをアースパターン２４に、合計６箇所で半田付
けする。このように面実装したときに得られる特性を図
３のＢに示す。中心周波数ｆ0 は１９０７ＭＨz であ
り、ｆ0 −２４０ＭＨz での減衰量は、３８．２ｄＢと
いう極めて良好な値が得られる。
【００２０】図４は本発明の第４の実施例を示してお
り、基板のアースパターンによる調整例である。基板の
実装面パターンは、前記実施例と同様、入力側パターン
２０と出力側パターン２２、及びその周辺にアースパタ
ーン２４が設けられ、裏面は全面アースとなっている。
そして、実装面のアースパターン２４と裏面の全面アー
スとの間は多数のスルーホール部２６によって導通して
いる。この第４の実施例において、基板の実装面パター
ンは図４のＡに示すような形状である。つまり、積層誘
電体フィルタ１０を基板の実装面上に載置したときに、
該積層誘電体フィルタの四隅のうち開放端側の二隅Ｏ−
ＧＮＤに対応する基板実装面部分に周囲のアースパター
ン２４と導通しない島状の浮きパターン２８を設ける。
これは短絡端側を浮きパターンに接続する第２の実施例
（図２）と丁度逆の関係である。
り、基板のアースパターンによる調整例である。基板の
実装面パターンは、前記実施例と同様、入力側パターン
２０と出力側パターン２２、及びその周辺にアースパタ
ーン２４が設けられ、裏面は全面アースとなっている。
そして、実装面のアースパターン２４と裏面の全面アー
スとの間は多数のスルーホール部２６によって導通して
いる。この第４の実施例において、基板の実装面パター
ンは図４のＡに示すような形状である。つまり、積層誘
電体フィルタ１０を基板の実装面上に載置したときに、
該積層誘電体フィルタの四隅のうち開放端側の二隅Ｏ−
ＧＮＤに対応する基板実装面部分に周囲のアースパター
ン２４と導通しない島状の浮きパターン２８を設ける。
これは短絡端側を浮きパターンに接続する第２の実施例
（図２）と丁度逆の関係である。
【００２１】このような基板に積層誘電体フィルタ１０
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅のうち２箇
所のＯ−ＧＮＤを浮きパターン２８に、更に２箇所のＳ
−ＧＮＤをアースパターンに、合計６箇所で半田付けす
る。このように面実装したときに得られる特性を図４の
Ｂに示す。中心周波数ｆ0 は１９０７ＭＨz であり、ｆ
0 −２４０ＭＨz での減衰量は、３４．４ｄＢであっ
た。
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、また積層誘電体フィルタ１０の四隅のうち２箇
所のＯ−ＧＮＤを浮きパターン２８に、更に２箇所のＳ
−ＧＮＤをアースパターンに、合計６箇所で半田付けす
る。このように面実装したときに得られる特性を図４の
Ｂに示す。中心周波数ｆ0 は１９０７ＭＨz であり、ｆ
0 −２４０ＭＨz での減衰量は、３４．４ｄＢであっ
た。
【００２２】図５は本発明の第５実施例を示している。
基板の実装面パターンは、前記実施例と同様、入力側パ
ターン２０と出力側パターン２２、及びその周辺にアー
スパターン２４が設けられ、裏面は全面アースとなって
いる。そして実装面のアースパターン２４と裏面の全面
アースとの間は多数のスルーホール部２６によって導通
している。この第５の実施例は、図５のＡに示すよう
に、上記第１実施例と第４実施例とを組み合わせたもの
に相当する。つまり積層誘電体フィルタ１０を基板の実
装面上に載置したときに、該積層誘電体フィルタによっ
て隠れる実装面のアースパターン部分（一点鎖線で囲ま
れている領域）に、裏面の全面アースと導通するスルー
ホール部が設けられていないような入出力端の静電容量
結合を調整する技術と、誘電体フィルタの四隅のうち開
放端側の二隅に対応する基板実装面部分に島状の浮きパ
ターン２８を設け、積層誘電体フィルタの開放端側の二
隅近傍Ｏ−ＧＮＤを浮きパターン２８に半田付けし、短
絡端側の二隅近傍Ｓ−ＧＮＤをアースパターン２４に半
田付けする基板のアースパターン調整例を組み合わせた
ものである。
基板の実装面パターンは、前記実施例と同様、入力側パ
ターン２０と出力側パターン２２、及びその周辺にアー
スパターン２４が設けられ、裏面は全面アースとなって
いる。そして実装面のアースパターン２４と裏面の全面
アースとの間は多数のスルーホール部２６によって導通
している。この第５の実施例は、図５のＡに示すよう
に、上記第１実施例と第４実施例とを組み合わせたもの
に相当する。つまり積層誘電体フィルタ１０を基板の実
装面上に載置したときに、該積層誘電体フィルタによっ
て隠れる実装面のアースパターン部分（一点鎖線で囲ま
れている領域）に、裏面の全面アースと導通するスルー
ホール部が設けられていないような入出力端の静電容量
結合を調整する技術と、誘電体フィルタの四隅のうち開
放端側の二隅に対応する基板実装面部分に島状の浮きパ
ターン２８を設け、積層誘電体フィルタの開放端側の二
隅近傍Ｏ−ＧＮＤを浮きパターン２８に半田付けし、短
絡端側の二隅近傍Ｓ−ＧＮＤをアースパターン２４に半
田付けする基板のアースパターン調整例を組み合わせた
ものである。
【００２３】このような基板に積層誘電体フィルタ１０
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、積層誘電体フィルタ１０の四隅近傍のうち２箇
所のＯ−ＧＮＤを浮きパターン２８に、更に２箇所のＳ
−ＧＮＤをアースパターン２４に、合計６箇所で半田付
けする。このように面実装したときに得られる特性を図
５のＢに示す。中心周波数ｆ0 は１９０７ＭＨz であ
り、ｆ0 −２４０ＭＨz での減衰量は、３８．１ｄＢと
いう極めて良好な値が得られる。
を載置する。そして積層誘電体フィルタ１０の入力電極
を入力側パターン２０に、出力側電極を出力側パターン
２２に、積層誘電体フィルタ１０の四隅近傍のうち２箇
所のＯ−ＧＮＤを浮きパターン２８に、更に２箇所のＳ
−ＧＮＤをアースパターン２４に、合計６箇所で半田付
けする。このように面実装したときに得られる特性を図
５のＢに示す。中心周波数ｆ0 は１９０７ＭＨz であ
り、ｆ0 −２４０ＭＨz での減衰量は、３８．１ｄＢと
いう極めて良好な値が得られる。
【００２４】以上の結果をまとめると、表１のようにな
る。本発明は従来技術に比べて、４〜８ｄＢもの大幅な
特性の改善が見られる。また各特性線図を対比すると、
本発明では通過域の両側に形成されている減衰極が通過
域に接近し、それによって減衰カーブが急峻となり減衰
特性が向上しているのが判る。また、短絡端側の二隅を
浮かせる場合（第２及び第３の実施例）と開放端側の二
隅を浮かせる場合（第４及び第５の実施例）で、ほぼ同
等の特性を呈することも判る。
る。本発明は従来技術に比べて、４〜８ｄＢもの大幅な
特性の改善が見られる。また各特性線図を対比すると、
本発明では通過域の両側に形成されている減衰極が通過
域に接近し、それによって減衰カーブが急峻となり減衰
特性が向上しているのが判る。また、短絡端側の二隅を
浮かせる場合（第２及び第３の実施例）と開放端側の二
隅を浮かせる場合（第４及び第５の実施例）で、ほぼ同
等の特性を呈することも判る。
【００２５】
【表１】
【００２６】上記の各実施例は２段のインターデジタル
型フィルタを用いた場合であるが、本発明はそれ以外の
タイプの積層誘電体フィルタにも適応できることは言う
までもない。なお本発明で使用する積層誘電体フィルタ
は、その一辺が１０mm以下のチップ形状をしたものであ
る。
型フィルタを用いた場合であるが、本発明はそれ以外の
タイプの積層誘電体フィルタにも適応できることは言う
までもない。なお本発明で使用する積層誘電体フィルタ
は、その一辺が１０mm以下のチップ形状をしたものであ
る。
【００２７】
【発明の効果】本発明は上記のように、実装基板の積層
誘電体フィルタを載置したときに隠れるアースパターン
部分の入出力間に、裏面の全面アースとの導通部を設け
ない構造としたことにより、入出力端の静電容量結合が
調整され、通過特性に現れる減衰極が通過域に近づくこ
とで減衰特性が改善される。また積層誘電体フィルタの
四隅のうち短絡端（又は開放端）側の二隅に対応する部
分に島状の浮きパターンを設け、誘電体フィルタの開放
端（又は短絡端）側の二隅近傍のみでアースパターンに
半田付けし、短絡端（又は開放端）側の二隅近傍を浮か
せる構成としたことにより、上記と同様の作用が得ら
れ、通過特性に現れる減衰極が通過域に近づいて減衰特
性が改善される。更に、両者の組み合わせで、減衰特性
は更に良好となる。これらのことにより本発明では、積
層誘電体フィルタ単体では得られない良好な特性を、実
装基板との組み合わせによって発現させることができ
る。
誘電体フィルタを載置したときに隠れるアースパターン
部分の入出力間に、裏面の全面アースとの導通部を設け
ない構造としたことにより、入出力端の静電容量結合が
調整され、通過特性に現れる減衰極が通過域に近づくこ
とで減衰特性が改善される。また積層誘電体フィルタの
四隅のうち短絡端（又は開放端）側の二隅に対応する部
分に島状の浮きパターンを設け、誘電体フィルタの開放
端（又は短絡端）側の二隅近傍のみでアースパターンに
半田付けし、短絡端（又は開放端）側の二隅近傍を浮か
せる構成としたことにより、上記と同様の作用が得ら
れ、通過特性に現れる減衰極が通過域に近づいて減衰特
性が改善される。更に、両者の組み合わせで、減衰特性
は更に良好となる。これらのことにより本発明では、積
層誘電体フィルタ単体では得られない良好な特性を、実
装基板との組み合わせによって発現させることができ
る。
【図１】本発明の一実施例を示す基板の実装面パターン
とそれに面実装した積層誘電体フィルタの特性例を示す
説明図。
とそれに面実装した積層誘電体フィルタの特性例を示す
説明図。
【図２】本発明に係る基板の実装面パターンの他の例と
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
【図３】本発明に係る基板の実装面パターンの他の例と
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
【図４】本発明に係る基板の実装面パターンの他の例と
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
それに面実装した積層誘電体フィルタの特性例を示す説
明図。
【図５】本発明に係る基板の実装面パターンの更に他の
例とそれに面実装した積層誘電体フィルタの特性例を示
す説明図。
例とそれに面実装した積層誘電体フィルタの特性例を示
す説明図。
【図６】従来の基板の実装面パターンとそれに面実装し
た積層誘電体フィルタの特性例を示す説明図。
た積層誘電体フィルタの特性例を示す説明図。
【図７】実施例で用いた積層誘電体フィルタの説明図。
【図８】その積層誘電体フィルタの底面の説明図。
１０ 積層誘電体フィルタ １２ 誘電体チップ １４ 共振器内導体 １６ 外部アース導体 １８ 入出力電極 ２０ 入力側パターン ２２ 出力側パターン ２４ アースパターン ２６ スルーホール部 ２８ 浮きパターン
Claims (7)
- 【請求項１】 積層誘電体フィルタを基板上に面実装す
る構造であって、積層誘電体フィルタは、トリプレート
形共振回路を有する一体焼結構造のチップ部品であり、
両側に底面から側面へと延びるＬ形の入出力電極が設け
られ、それ以外の外表面の大部分が外部アース導体で覆
われており、基板は、実装面に入出力パターンが形成さ
れると共に、その周辺にアースパターンが設けられ、裏
面は全面アースとなっていて、実装面のアースパターン
と裏面の全面アースとの間が多数の導通部で接続されて
いる構造をなし、積層誘電体フィルタを基板の実装面上
に載置し、入出力電極を入出力パターンに、外部アース
導体をアースパターンに半田付けすることで面実装する
構造において、 積層誘電体フィルタを基板の実装面上に載置したとき
に、該積層誘電体フィルタによって隠れない周辺のアー
スパターンには、裏面の全面アースとの導通部が設けら
れているが、該積層誘電体フィルタによって隠れるアー
スパターン部分の入力側と出力側との間には、裏面の全
面アースとの導通部が設けられていないことを特徴とす
る積層誘電体フィルタの面実装構造。 - 【請求項２】 積層誘電体フィルタを基板上に面実装す
る構造であって、積層誘電体フィルタは、トリプレート
形共振回路を有する一体焼結構造のチップ部品であり、
両側に底面から側面へと延びるＬ形の入出力電極が設け
られ、それ以外の外表面の大部分が外部アース導体で覆
われており、基板は、実装面に入出力パターンが形成さ
れると共に、その周辺にアースパターンが設けられ、裏
面は全面アースとなっていて、実装面のアースパターン
と裏面の全面アースとの間が多数の導通部で接続されて
いる構造をなし、積層誘電体フィルタを基板の実装面上
に載置し、入出力電極を入出力パターンに、外部アース
導体をアースパターンに半田付けすることで面実装する
構造において、 積層誘電体フィルタを基板の実装面上に載置したとき
に、該積層誘電体フィルタの四隅のうち共振器短絡端側
の二隅に対応する基板実装面部分に周囲のアースパター
ンと導通しない島状の浮きパターンを設け、積層誘電体
フィルタの共振器短絡端側の二隅近傍を浮きパターンに
半田付けし、共振器開放端側の二隅近傍をアースパター
ンに半田付けすることを特徴とする積層誘電体フィルタ
の面実装構造。 - 【請求項３】 積層誘電体フィルタを基板の実装面上に
載置したときに、該積層誘電体フィルタの四隅のうち共
振器短絡端側の二隅に対応する基板実装面部分に周囲の
アースパターンと導通しない島状の浮きパターンを設
け、積層誘電体フィルタの共振器短絡端側の二隅近傍を
浮きパターンに半田付けし、共振器開放端側の二隅近傍
をアースパターンに半田付けする請求項１記載の積層誘
電体フィルタの面実装構造。 - 【請求項４】 積層誘電体フィルタを基板上に面実装す
る構造であって、積層誘電体フィルタは、トリプレート
形共振回路を有する一体焼結構造のチップ部品であり、
両側に底面から側面へと延びるＬ形の入出力電極が設け
られ、それ以外の外表面の大部分が外部アース導体で覆
われており、基板は、実装面に入出力パターンが形成さ
れると共に、その周辺にアースパターンが設けられ、裏
面は全面アースとなっていて、実装面のアースパターン
と裏面の全面アースとの間が多数の導通部で接続されて
いる構造をなし、積層誘電体フィルタを基板の実装面上
に載置し、入出力電極を入出力パターンに、外部アース
導体をアースパターンに半田付けすることで面実装する
構造において、 積層誘電体フィルタを基板の実装面上に載置したとき
に、該積層誘電体フィルタの四隅のうち共振器短開放側
の二隅に対応する基板実装面部分に周囲のアースパター
ンと導通しない島状の浮きパターンを設け、積層誘電体
フィルタの共振器開放端側の二隅近傍を浮きパターンに
半田付けし、共振器短絡端側の二隅近傍をアースパター
ンに半田付けすることを特徴とする積層誘電体フィルタ
の面実装構造。 - 【請求項５】 積層誘電体フィルタを基板の実装面上に
載置したときに、該積層誘電体フィルタの四隅のうち共
振器開放端側の二隅に対応する基板実装面部分に周囲の
アースパターンと導通しない島状の浮きパターンを設
け、積層誘電体フィルタの共振器開放端側の二隅近傍を
浮きパターンに半田付けし、共振器短絡端側の二隅近傍
をアースパターンに半田付けする請求項１記載の積層誘
電体フィルタの面実装構造。 - 【請求項６】 基板として、ガラスエポキシ基板を使用
する請求項１乃至５記載の積層誘電体フィルタの面実装
構造。 - 【請求項７】 積層誘電体フィルタとして、積層し接合
された多数の誘電体シートが焼結一体化された誘電体チ
ップと、該誘電体チップの内部に配置した一端開放で他
端短絡の２個の共振器内導体と、該誘電体チップの外表
面に設けた共振器外導体となる外部アース導体と、両共
振器内導体と結合するように両側に設けた入出力電極を
有し、短絡端と開放端が交互に位置する構造の２段イン
ターデジタル型フィルタを使用する請求項１乃至６記載
の積層誘電体フィルタの面実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30052595A JPH09121102A (ja) | 1995-10-25 | 1995-10-25 | 積層誘電体フィルタの面実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30052595A JPH09121102A (ja) | 1995-10-25 | 1995-10-25 | 積層誘電体フィルタの面実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121102A true JPH09121102A (ja) | 1997-05-06 |
Family
ID=17885876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30052595A Pending JPH09121102A (ja) | 1995-10-25 | 1995-10-25 | 積層誘電体フィルタの面実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09121102A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
| EP1484948A4 (en) * | 2002-01-24 | 2009-03-18 | Mitsubishi Materials Corp | PCB, ELECTRONIC PART WITH SCREEN STRUCTURE AND WIRELESS COMMUNICATION DEVICE |
-
1995
- 1995-10-25 JP JP30052595A patent/JPH09121102A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1484948A4 (en) * | 2002-01-24 | 2009-03-18 | Mitsubishi Materials Corp | PCB, ELECTRONIC PART WITH SCREEN STRUCTURE AND WIRELESS COMMUNICATION DEVICE |
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448341B2 (ja) | 誘電体フィルタ装置 | |
| JP2737253B2 (ja) | 誘電体フイルタ | |
| JPH09121102A (ja) | 積層誘電体フィルタの面実装構造 | |
| JP3951960B2 (ja) | 誘電体フィルタ | |
| JP3161196B2 (ja) | 電子部品の実装構造 | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP2002290186A (ja) | 低域通過フィルタ | |
| JP3161192B2 (ja) | 電子部品の実装構造 | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JP4258748B2 (ja) | 高周波用電子部品 | |
| JP2000022480A (ja) | 積層型フィルタ | |
| JP2661004B2 (ja) | 誘電体フィルタ | |
| JPH0846403A (ja) | 誘電体フィルタ用基板及び誘電体フィルタ | |
| JP3592875B2 (ja) | 誘電体フィルタ | |
| JP3651097B2 (ja) | 誘電体フィルタ | |
| JP2906828B2 (ja) | 面実装型誘電体フィルタ | |
| JPH1022703A (ja) | 誘電体フィルタ | |
| JPH05235619A (ja) | ストリップラインフィルタ | |
| JP2661005B2 (ja) | 誘電体フィルタ | |
| JPH07115303A (ja) | 高周波フィルタ | |
| JP2002164708A (ja) | 誘電体フィルタ、送受共用器及びマルチプレクサ | |
| JPH06169203A (ja) | 誘電体共振器装置 | |
| JPH0897607A (ja) | 誘電体フィルタ用基板 | |
| JPH07263916A (ja) | 誘電体共振器を含む信号処理装置 | |
| JPH0846405A (ja) | 誘電体共振器を含むフィルタ装置 |