JPH09121297A - テレシネ検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 映画フィルムから２−３プルダウン方式によ
り形成されたテレシネ映像信号を検出するテレシネ検出
回路に関し、安定に且つ精度良く検出する。 【解決手段】 映像信号（輝度信号）を加えるラインメ
モリ８と加算回路９とからなるくし形フィルタ回路１
と、フレーム間差分を求めるフレームメモリ２と減算回
路３と、差分の絶対値を求める絶対値回路４と、差分の
絶対値をフィールド期間毎に積算する加算回路１０とラ
ッチ回路１１とを含み、下位１ビットを削除すると共に
非直線特性の積算特性を有する積算回路５と、積算値と
閾値Ｖｔｈとを比較し、積算値が閾値Ｖｔｈ以下の時に
静止フィールドを示す信号を出力する比較回路６と、比
較回路６の出力信号をラッチするラッチ回路７とを有
し、静止フィールドを示す信号が５フィールド毎に得ら
れた時にテレシネ映像信号と判定する構成を備えてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映画フィルムから
２−３プルダウン方式により形成された映像信号を検出
するテレシネ検出回路に関する。テレビカメラによる映
像信号に比較して、映画フィルムから変換した映像信号
は、同一フィールドを含むものであるから、例えば、映
像信号を帯域圧縮符号化して伝送する場合に、映画フィ
ルムから変換した映像信号であるか否かを検出して符号
化することにより、帯域圧縮が容易となる。その為にテ
レシネ検出回路が用いられている。

【０００２】

【従来の技術】図９は２−３プルダウン方式の説明図で
あり、映画フィルムは毎秒２４コマであり、又テレビジ
ョンの映像信号は毎秒６０コマであるから、図に示すよ
うに、映画フィルムの例えば第１コマをＮｏ．１，Ｎ
ｏ．２フィールド、第２コマをＮｏ．３，Ｎｏ．４，Ｎ
ｏ．５フィールドに対応させ、第３コマをＮｏ．６，Ｎ
ｏ．７フィールド、第４コマをＮｏ．８，Ｎｏ．９フィ
ールドに対応させて変換する。即ち、映画フィルムの２
コマをテレビジョン信号の５フィールドに対応させ、映
画フィルムのコマ対応に２フィールドの映像信号と３フ
ィールドの映像信号とを交互に繰り返す映像信号とす
る。

【０００３】その場合、例えば、Ｎｏ．３フィールドと
Ｎｏ．５フィールドとは同一の映像信号となるから、こ
のＮｏ．５フィールド期間中はフレーム間差分は零とな
る。このような関係が５フィールド毎に発生する。即
ち、フレーム間差分を求めた時に、差分が零となるフィ
ールド期間を静止フィールドとし、差分が零でないフィ
ールド期間を動きフィールドとすると、静止フィールド
は５フィールド毎に発生することになる。これを検出し
て映画フィルムから２−３プルダウン方式により変換し
た映像信号であることを識別することができる。

【０００４】図１０は従来例の説明図であり、Ｖｉｎは
映像信号、８１はフレームメモリ、８２は減算回路、８
３は絶対値回路、８４は積算回路、ＶＰはフィールドパ
ルス、Ｖｔｈは閾値、８５は比較回路（ＣＭＰ）、８６
はシフト回路、８７はオア回路（ＯＲ）、８８はインバ
ータ、８９はアンド回路（ＡＮＤ）、Ｓｄｃは静止フィ
ールドの検出信号、９１〜９５はフリップフロップであ
る。

【０００５】入力された映像信号Ｖｉｎとフレームメモ
リ８１に蓄積された１フレーム前の映像信号とが減算回
路８２に加えられて、フレーム間差分が求められ、絶対
値回路８３により正負の符号を取り除いた絶対値とし、
積算回路８４により積算される。この積分回路８４はフ
ィールドパルスＶＰの立上りでリセットされるものであ
り、従って、１フィールド期間の差分値を積算すること
になる。

【０００６】この積算回路８４による積算値と閾値Ｖｔ
ｈとが比較回路８５により比較される。この時、積算値
が閾値Ｖｔｈより大きい場合は動きフィールドとして
“１”を出力し、閾値Ｖｔｈ以下の場合は静止フィール
ドとして“０”を出力する。この比較出力信号をシフト
回路８６に加え、各フリップフロップ９１〜９５のクロ
ック端子ＣＫにフィールドパルスＶＰが加えられること
により順次シフトする。そして、各フリップフロップ９
１〜９５の出力信号をオア回路８７に加え、又フリップ
フロップ９１〜９４の出力信号と、インバータ８８を介
したフリップフロップ９５の出力信号とをアンド回路８
９に加える。

【０００７】図１１は従来例の動作説明図であり、
（ａ）〜（ｉ）は図１０に於ける各部の信号ａ〜ｉに相
当する。即ち、（ａ）に示すフィールドパルスａ（Ｖ
Ｐ）と、（ｂ）に示す比較回路８５の出力信号ｂとがシ
フト回路８６に加えられる。比較回路８５の出力信号ｂ
は、積算値が閾値Ｖｔｈ以下の場合、“０”となり、図
９に於ける静止フィールドを示す信号と同様に、映画フ
ィルムを２−３プルダウン方式により映像信号に変換し
た場合、この“０”の出力信号ｂが５フィールド毎に出
力される。

【０００８】又フリップフロップ９１〜９５の出力信号
ｃ〜ｇは、（ｃ）〜（ｇ）に示すように、比較回路８５
の出力信号ｂを順次シフトした状態となり、最終段のフ
リップフロップ９５の出力信号ｇが“０”となると、イ
ンバータ８８の出力信号ｈは（ｈ）に示すように“１”
となる。このタイミングに於いて、フリップフロップ９
１〜９４の出力信号ｃ〜ｆが何れも“１”であると、ア
ンド回路８９の出力信号ｉ（Ｓｄｃ）は（ｉ）に示すよ
うに“１”となる。

【０００９】又比較回路８５の出力信号ｂが５フィール
ド毎に“０”とならない場合は、アンド回路８９の出力
条件がそろわないことになり、従って、アンド回路８５
の出力信号ｉ（Ｓｄｃ）は５フィールド毎に“１”とな
らないことになる。即ち、５フィールド毎に静止フィー
ルドの検出信号Ｓｄｃが出力される場合に、入力映像信
号は２−３プルダウン方式により変換された映像信号で
あることを識別できることになる。

【００１０】

【発明が解決しようとする課題】前述のように、フレー
ム間差分信号の絶対値を１フィールド期間積算し、その
積算値と所定の閾値Ｖｔｈと比較し、その積算値が閾値
Ｖｔｈより大きい場合は動きフィールドとし、それ以外
は静止フィールドとし、テレシネ画像は、静止フィール
ドが５フィールド中に必ず１回出現することを利用し
て、テレシネ画像と一般の画像とを判別するものであ
る。しかし、従来例に於いては、単にフレーム間差分信
号の絶対値を積算して閾値Ｖｔｈと比較し、静止フィー
ルドか否かを判定していることにより、次のような問題
がある。

【００１１】．映像信号にノイズが含まれている場
合、フレーム間差分信号が大きくなり、このフレーム間
差分信号を積分することにより積分値が大きくなり、静
止フィールドであっても動きフィールドと誤判定するこ
とになる。 ．映像信号がＮＴＳＣ信号の場合、色信号はフレーム
毎に極性を反転して多重化しており、フレーム間差分を
輝度信号を用いて求める場合、この輝度信号に色信号の
漏れ込みがあると、フレーム間差分信号に漏れ込んだ色
信号が加算されて出力されることになり、この場合も静
止フィールドを動きフィールドと誤判定することにな
る。

【００１２】テレシネ検出に於いて誤判定が生じると、
帯域圧縮符号化等の画像処理に於いて、テレシネ画像で
あっても一般画像と見做して処理し、又途中でテレシネ
検出が反転することが発生し、再生画像の画質が劣化す
ることになる。本発明は、テレシネ検出を安定に且つ精
度良く行わせることを目的とする。

【００１３】

【課題を解決するための手段】本発明のテレシネ検出回
路は、（１）入力された映像信号のフレーム間差分信号
の絶対値をフィールド毎に積算した積算値と閾値とを比
較し、この積算値が閾値以下の時に静止フィールドと判
定し、この静止フィールドを５フィールド毎に検出した
時に、映画フィルムから２−３プルダウン方式により変
換したテレシネ映像信号と判定するテレシネ検出回路で
あって、フレーム間差分信号の下位ビットを廃棄して、
フィールド毎に積算して前記生産値を求める積算回路５
を備えている。

【００１４】（２）又積算回路５は、フレーム間差分信
号の下位ビットを廃棄し、且つフレーム間差分に対して
非直線特性の積算値を出力する加算回路１０を含む構成
を備えている。

【００１５】（３）又輝度信号のフレーム間差分信号の
絶対値をフィールド毎に積算した積算値と閾値とを比較
し、この積算値が閾値以下の時に静止フィールドと判定
し、この静止フィールドを５フィールド毎に検出した時
に、映画フィルムから２−３プルダウン方式により変換
したテレシネ映像信号と判定するテレシネ検出回路であ
って、輝度信号を加えるラインメモリ８と加算回路９と
を含み、前記輝度信号に漏れ込んだ色信号を除去するく
し形フィルタ回路１を備えることができる。

【００１６】（４）又入力する映像信号のライン単位の
直流補正を行うディジタルクランプ回路を設けることが
できる。

【００１７】（５）又映像信号の輝度信号と色信号とに
ついて、それぞれフレーム間差分信号の絶対値をフィー
ルド毎に積算した積算値と閾値とを比較し、積算値が閾
値以下の時に静止フィールドと判定する検出回路と、各
検出回路の検出信号を加えるアンド回路とを備えること
ができる。

【００１８】（６）又入力された映像信号の水平方向又
は垂直方向の少なくとも何れか一方について選択した画
素単位又はライン単位の前記フレーム間差分信号を求め
る差信号算出回路を備えることができる。

【００１９】（７）又積算値が閾値以下の時に静止フィ
ールドと判定した検出信号が５フィールド毎であるか否
かを検出する周期検出回路と、この周期検出回路の検出
信号が５フィールド毎に連続して出力されるか否かを検
出する周期保護回路とを備えることができる。

【００２０】（８）又画面上の非映像領域を検出して、
静止フィールドの検出信号とのアンド条件によりテレシ
ネ検出を行う為の非映像領域検出部を備えることができ
る。

【００２１】

【実施の形態】図１は本発明の一実施例の説明図であ
り、１はくし形フィルタ回路、２はフレームメモリ、３
は減算回路、４は絶対値回路（ＡＢＳ）、５は積算回
路、６は比較回路、７はラッチ回路、８はラインメモ
リ、９，１０は加算回路（ＡＤＤ）、１１はラッチ回路
（ＦＦ）である。

【００２２】映像信号の輝度信号と色信号とが分離さ
れ、ディジタル化された８ビット構成の輝度信号が入力
される場合を示し、くし形フィルタ回路１により輝度信
号に漏れ込んだ色信号が打ち消される。即ち、ラインメ
モリ８により１ライン遅延された輝度信号と入力された
輝度信号とが加算回路９により加算されると、１ライン
毎に極性が反転されている色信号は相殺されることにな
る。従って、輝度信号に色信号が漏れ込んでいる場合の
静止フィールドを動きフィールドと誤判定することを防
止できる。

【００２３】又加算回路９の出力信号の下位１ビットを
ノイズ成分と見做して除去した７ビットの出力信号と、
その下位１ビットを０として付加した８ビット構成の信
号を、くし形フィルタ回路１の出力信号とする。従っ
て、静止フィールドにノイズ成分が混入している場合で
も、動きフィールドと誤判定することを防止できる。こ
の出力信号をフレームメモリ２と減算回路３とに加え、
減算回路３によりフレーム間差分信号を求め、絶対値回
路４によりフレーム間差分信号の絶対値を求め、積算回
路５により積算する。

【００２４】積算回路５は、加算回路１０とラッチ回路
１１とを含む構成であり、この積算回路５からの積算値
は比較回路６に加えられて閾値Ｖｔｈと比較され、積算
値が閾値Ｖｔｈより大きい場合は動きフィールドとして
“１”を出力し、積算値が閾値Ｖｔｈ以下の場合は静止
フィールドとして“０”を出力して、ラッチ回路７にラ
ッチする。この場合、図１０に示すシフト回路８６とオ
ア回路８７とインバータ８８とアンド回路８９とを含む
構成により、５フィールド周期の静止フィールドの検出
信号か否かを判定することができる。

【００２５】図２は本発明の一実施例の積算回路の説明
図であり、加算回路１０は、１６ビットの加算機能を備
えた場合を示し、絶対値回路４からの８ビット構成のデ
ータＤ１〜Ｄ８の最下位ビットＬＳＢ（Ｄ１）を削除
し、加算回路１０の入力端子Ａの０〜２にデータＤ２〜
Ｄ４、３〜５にデータＤ５、６〜８にデータＤ６、９〜
ＢにデータＤ７、Ｃ〜ＦにデータＤ８を入力し、ラッチ
回路１１の１６ビット構成の出力信号を入力端子Ｂに加
えて加算する。

【００２６】従って、フレーム間差分の値が小さい場合
は積算値も小さくなるが、フレーム間差分の値が大きく
なる程、積算値は急激に大きくなる。例えば、図３に示
すように、横軸を差分、縦軸を積算値出力として示すよ
うに、差分が小さい場合、例えば、最下位ビットＬＳＢ
（Ｄ１）のみの場合、削除されるから積算されることは
なく、積算値出力は０となり、ノイズによる影響を確実
に除去することができる。又差分が大きい場合、例え
ば、差分の最上位ビットＭＳＢ（Ｄ８）が“１”の場
合、１６ビットの上位３ビットが“１”となるから、積
算値出力は急激に大きくなる。従って、閾値Ｖｔｈを比
較的大きい値に設定することができるので、動きフィー
ルドと静止フィールドとの誤判定を防止することができ
る。

【００２７】図４は本発明の他の実施例の説明図であ
り、２０は図１に示す検出回路（ＤＥＴ）、２１は加算
回路、２２はＡＤ変換器（Ａ／Ｄ）、２３はラッチ回路
（ＦＦ）、２４は減算回路、２５はＤＡ変換器（Ｄ／
Ａ）、２６は演算増幅器（ＯＰＡ）、Ｒ１〜Ｒ３は抵抗
であり、検出回路２０を除く構成によりディジタルクラ
ンプ回路を構成している。

【００２８】このディジタルクランプ回路は、クランプ
位置のタイミング信号ＣＬＰによりＡＤ変換器２２によ
ってディジタル化された映像信号をラッチ回路２３にラ
ッチし、そのラッチ出力信号とクランプ値ＲＥＦとを減
算回路２４に加えて差分値を求め、クロック信号ＣＬＫ
のタイミングでＤＡ変換器２５によりアナログ信号に変
換し、加算回路２１に加えると、入力映像信号とＤＡ変
換器２５の出力信号とを加算した値を演算増幅器２６か
ら出力することができ、クランプ値ＲＥＦのレベルにク
ランプした映像信号をＡＤ変換器２２によりディジタル
信号に変換し、検出回路２０に入力することができる。
従って、検出回路２０には、ライン毎に直流補正を行っ
た映像信号を入力することになり、動きフィールドと静
止フィールドとの判定精度を向上することができる。

【００２９】図５は本発明の更に他の実施例の要部説明
図であり、３１〜３３は図１に示す検出回路（ＤＥＴ１
〜ＤＥＴ３）、３４はアンド回路（＆）を示し、輝度信
号Ｙと、色差信号Ｒ−Ｙ，Ｂ−Ｙについてそれぞれ静止
フィールドの検出を行い、各検出回路３１〜３３から同
時に静止フィールドの検出信号が得られた時に、アンド
回路３４から確実に静止フィールドを検出したことを示
す検出信号を出力することができる。

【００３０】即ち、ディジタルコンポーネント信号Ｙ，
Ｒ−Ｙ，Ｂ−Ｙ対応に静止フィールドの検出を行い、ア
ンド回路３４の出力信号が“１”の時に、入力された映
像信号は静止フィールドであり、この静止フィールドの
検出が５フィールド毎に行われると、テレシネ映像信号
と判定することができる。

【００３１】図６は本発明の更に他の実施例の差信号算
出回路の説明図であり、図１のフレームメモリ２と減算
回路３とに相当する部分を示し、４１，４２はセレクタ
（ＳＥＬ）、４３はアンド回路、４４は制御信号生成部
である。この実施例の差信号算出回路は、制御信号生成
部４４からの水平方向のイネーブル信号ＨＥＮと垂直方
向のイネーブル信号ＶＥＮとにより、間引き処理的に所
定のライン又は所定の画素について差分を求める場合を
示す。

【００３２】例えば、制御信号生成部４４からの水平方
向のイネーブル信号ＨＥＮと垂直方向のイネーブル信号
ＶＥＮとを連続的に“１”とすると、アンド回路４３か
らセレクタ４１，４２に連続的に“１”の信号が加えら
れ、セレクタ４１はフレームメモリ２から読出された映
像信号を選択して減算回路３に加え、又セレクタ４２は
入力された映像信号を選択して減算回路３に加えること
になり、この場合は、図１に示すフレームメモリ２と減
算回路３とによるフレーム間差分を求める構成と同一と
なる。

【００３３】又垂直方向のイネーブル信号ＶＥＮを１ラ
インおきに“１”とすると、アンド回路４３の出力信号
も１ラインおきに“１”となり、セレクタ４１，４２は
１ラインおきに映像信号を選択して減算回路３に加え、
映像信号を選択出力しない時は“０”を選択して減算回
路３に加えることになる。従って、減算回路３は、１ラ
インおきにフレーム間差分信号を出力することになる。
又水平方向のイネーブル信号ＨＥＮを１画素おきに
“１”とすると、１画素おきにフレーム間差分信号を出
力することになる。

【００３４】このように制御信号生成部４４からの水平
方向及び垂直方向のイネーブル信号ＨＥＮ，ＶＥＮを選
択制御して間引き処理的にフレーム間差分を算出するこ
とにより、動きフィールドの場合でも積算回路に於ける
積算値を小さくすることができる。従って、積算回路及
び比較回路に於ける処理ビット数を削減し、回路規模を
縮小することが可能となる。

【００３５】図７は本発明の更に他の実施例の要部説明
図であり、５０は図１に示す検出回路（ＤＥＴ）、５１
は周期検出回路、５２は周期保護回路、５３は非映像領
域検出部、５４はアンド回路（＆）である。テレシネ画
像は下方に示すように、一般的にはワイド画面であるこ
とにより、テレビ画面に合わせる為に上下に非映像領域
が形成される。そこで、非映像領域検出部５３によりこ
の非映像領域を検出する。この非映像領域は総てのフィ
ールドに於いて黒レベル等のほぼ一定の輝度信号を含む
ものであるから、入力された映像信号の輝度レベル検出
等により容易に検出することができる。

【００３６】又検出回路５０は、図１に示すように、静
止フィールドの検出信号を出力するものであり、周期検
出回路５１と周期保護回路５２とにより、５フィールド
毎の静止フィールドの検出信号であるか否かを判定し
て、テレシネ検出を行うものである。

【００３７】この周期検出回路５１と周期保護回路５２
とは、例えば、図８に示す構成を有するものであり、６
１〜６５はフリップフロップ、６６はアンド回路、７１
は微分回路、７２はカウンタ（ＣＮＴ）である。検出回
路５０からの検出信号は、周期検出回路５１に入力さ
れ、フリップフロップ６１〜６５によりフィールドパル
スＶＰに従ってシフトされる。この場合、５フィールド
分シフトされた時に、検出回路５０から静止フィールド
検出を示す“１”の検出信号が入力されると、アンド回
路６６の出力信号が“１”となり、周期保護回路５２に
加えられる。

【００３８】周期保護回路５２は、アンド回路６６の
“１”の出力信号の立上りでカウンタ７２のロード端子
ＬＤにロード信号を加えて、「６」をカウンタ７２にロ
ードする。微分回路７１はその立上りタイミングのロー
ド信号を出力する為のものである。カウンタ７２は、フ
ィールドパルスＶＰによってダウンカウントし、カウン
ト内容が「０」となると、“０”の信号を出力する。

【００３９】従って、周期検出回路５１から５フィール
ド毎に“１”の出力信号が周期保護回路５２に加えられ
ていると、カウンタ７２のカウント内容は「０」となら
ないので、“１”のテレシネ検出信号を出力することが
できるが、５フィールドを経過しても次の周期検出回路
５１からの“１”の信号が入力されないと、カウンタ７
２のカウント内容は「０」となる。従って、周期検出回
路５１と周期保護回路５２とにより、連続して５フィー
ルド毎に静止フィールドを検出した場合に、“１”のテ
レシネ検出信号を出力することができる。

【００４０】この周期保護回路５２からの５フィールド
毎の静止フィールドの検出信号と、非映像領域検出部５
３からの非映像領域の検出信号とをアンド回路５４に加
えることにより、テレシネ検出の精度を更に向上するこ
とができる。

【００４１】

【発明の効果】以上説明したように、本発明は、２−３
プルダウン方式により変換された映像信号を、５フィー
ルド毎の静止フィールドの検出信号を基に検出するもの
で、ノイズによる影響や色信号の漏れ込みによる影響を
除いて精度良くテレシネ検出を行うことができる利点が
ある。なお、本発明は、前述の各実施例をそれぞれ組合
せた構成とすることも可能であり、種々付加変更するこ
とができるものである。

【図面の簡単な説明】

【図１】本発明の一実施例の説明図である。

【図２】本発明の一実施例の積算回路の説明図である。

【図３】本発明の一実施例の積算回路の特性説明図であ
る。

【図４】本発明の他の実施例の説明図である。

【図５】本発明の更に他の実施例の要部説明図である。

【図６】本発明の更に他の実施例の差信号算出回路の説
明図である。

【図７】本発明の更に他の実施例の要部説明図である。

【図８】本発明の更に他の実施例の周期検出回路及び周
期保護回路の説明図である。

【図９】２−３プルダウン方式の説明図である。

【図１０】従来例の説明図である。

【図１１】従来例の動作説明図である。

【符号の説明】

１ くし形フィルタ回路 ２ フレームメモリ ３ 減算回路 ４ 絶対値回路（ＡＢＳ） ５ 積算回路 ６ 比較回路 ７ ラッチ回路 ８ ラインメモリ ９ 加算回路（ＡＤＤ） １０ 加算回路（ＡＤＤ） １１ ラッチ回路（ＦＦ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田原 哲也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 井上 勝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大谷地 憲二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力された映像信号のフレーム間差分信
   号の絶対値をフィールド毎に積算した積算値と閾値とを
   比較し、該積算値が閾値以下の時に静止フィールドと判
   定し、該静止フィールドを５フィールド毎に検出した時
   に、映画フィルムから２−３プルダウン方式により変換
   したテレシネ映像信号と判定するテレシネ検出回路に於
   いて、 前記フレーム間差分信号の下位ビットを廃棄して、前記
   フィールド毎に積算して前記積算値を求める積算回路を
   備えたことを特徴とするテレシネ検出回路。
2. 【請求項２】 前記積算回路は、前記フレーム間差分信
   号の下位ビットを廃棄し、且つ該フレーム間差分に対し
   て非直線特性の積算値を出力する加算回路を含む構成を
   備えたことを特徴とする請求項１記載のテレシネ検出回
   路。
3. 【請求項３】 入力された映像信号の輝度信号のフレー
   ム間差分信号の絶対値をフィールド毎に積算した積算値
   と閾値とを比較し、該積算値が閾値以下の時に静止フィ
   ールドと判定し、該静止フィールドを５フィールド毎に
   検出した時に、映画フィルムから２−３プルダウン方式
   により変換したテレシネ映像信号と判定するテレシネ検
   出回路に於いて、 前記輝度信号を加えるラインメモリと加算回路とを含
   み、前記輝度信号に漏れ込んだ色信号を除去するくし形
   フィルタ回路を備えたことを特徴とするテレシネ検出回
   路。
4. 【請求項４】 入力された映像信号のフレーム間差分信
   号の絶対値をフィールド毎に積算した積算値と閾値とを
   比較し、該積算値が閾値以下の時に静止フィールドと判
   定し、該静止フィールドを５フィールド毎に検出した時
   に、映画フィルムから２−３プルダウン方式により変換
   したテレシネ映像信号と判定するテレシネ検出回路に於
   いて、 前記映像信号を加えて、該映像信号のライン単位に直流
   補正を行うディジタルクランプ回路を備えたことを特徴
   とするテレシネ検出回路。
5. 【請求項５】 入力された映像信号のフレーム間差分信
   号の絶対値をフィールド毎に積算した積算値と閾値とを
   比較し、該積算値が閾値以下の時に静止フィールドと判
   定し、該静止フィールドを５フィールド毎に検出した時
   に、映画フィルムから２−３プルダウン方式により変換
   したテレシネ映像信号と判定するテレシネ検出回路に於
   いて、 前記映像信号の輝度信号と色信号とについて、それぞれ
   フレーム間差分信号の絶対値をフィールド毎に積算した
   積算値と閾値とを比較し、該積算値が閾値以下の時に静
   止フィールドと判定する検出回路と、 前記輝度信号と前記色信号とに対する前記検出回路の静
   止フィールドの検出信号を加えるアンド回路とを備えた
   ことを特徴とするテレシネ検出回路。
6. 【請求項６】 前記入力された映像信号の水平方向又は
   垂直方向の少なくとも何れか一方について選択した画素
   単位又はライン単位の前記フレーム間差分信号を求める
   差信号算出回路を備えたことを特徴とする請求項１乃至
   ５の何れか１項記載のテレシネ検出回路。
7. 【請求項７】 前記積算値が前記閾値以下の時に静止フ
   ィールドと判定した検出信号が５フィールド毎であるか
   否かを検出する周期検出回路と、該周期検出回路の検出
   信号が５フィールド毎に連続して出力されるか否かを検
   出する周期保護回路とを備えたことを特徴とする請求項
   １乃至６の何れか１項記載のテレシネ検出回路。
8. 【請求項８】 画面上の非映像領域を検出して、前記静
   止フィールドの検出信号とのアンド条件によりテレシネ
   検出を行う為の非映像領域検出部を備えたことを特徴と
   する請求項１乃至７の何れか１項記載のテレシネ検出回
   路。