JPH09121440A - 保護継電器 - Google Patents

Abstract

(57)【要約】 【課題】 変流器１３の２次電流波形を変換抵抗１４に
よって電圧波形に変換して取込み、アナログ回路１５に
おいて整流・平滑化した後、そのレベルをアナログ／デ
ジタル変換器１６でデジタル値に変換して、処理回路１
７において所定の閾値と比較するようにした過電流継電
器１１において、アナログ回路１５の異常に対するフェ
イルセーフを、処理回路１７の負担を増加することな
く、実現可能とする。 【解決手段】 アナログ回路１５と並列にアナログ回路
２１を設け、こうしてアナログ回路を二重化するととも
に、両者の出力の差が所定値以内であるか否かを増幅回
路２２およびウインドコンパレータ２３を用いて判定
し、前記所定値外となると、前記処理回路１７と補助リ
レー１８との間に介在したＮＡＮＤゲート２４によっ
て、処理回路１７からの出力を阻止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、短絡や過電圧に対
する過電流継電器として好適に用いられる保護継電器に
関する。

【０００２】

【従来の技術】図４は、典型的な従来技術の過電流継電
器１の電気的構成を示すブロック図である。この過電流
継電器１には、母線２に介在される変流器３の２次電流
が入力される。前記２次電流は、変換抵抗４において電
圧波形に変換された後、アナログ回路５に入力される。

【０００３】アナログ回路５は、ダイオードブリッジお
よびＲＣ積分回路などで実現され、入力電圧波形を全波
整流・平滑化して出力する。アナログ回路５の出力は、
アナログ／デジタル変換器６においてデジタル値に変換
された後、マイクロコンピュータなどで実現される処理
回路７に入力される。処理回路７は、入力された前記デ
ジタル値と予め定める閾値とを比較し、閾値以上となる
と補助リレー８のリレーコイル９を励磁し、リレースイ
ッチ１０を導通する。これによって、前記母線２に介在
されている図示しない遮断器が遮断する。

【０００４】

【発明が解決しようとする課題】上述の従来技術では、
アナログ回路５に異常が発生し、その出力が前記閾値以
上となると、処理回路７は誤出力を導出し、前記遮断器
が作動して停電となってしまうことになる。

【０００５】このような不具合に対する対策として、ア
ナログ回路５を二重化し、その出力をデジタル変換した
後、処理回路７で比較することが考えられる。しかしな
がらこのような構成では、処理回路７の本来の閾値判定
動作とともに、アナログ回路５の出力の比較動作が加わ
ることになり、判定に時間がかかり過ぎるとともに、ソ
フトウエアが複雑になるという問題がある。一方、過電
流発生時には、速やかに、たとえば５０ｍｓｅｃ以内に
遮断器を作動させたいという要望がある。

【０００６】本発明の目的は、アナログ回路の異常を速
やかに検知することができるとともに、誤出力を防止す
ることができる保護継電器を提供することである。

【０００７】

【課題を解決するための手段】本発明に係る保護継電器
は、入力波形を第１のアナログ回路で整流・平滑化し、
前記第１のアナログ回路の出力電圧をデジタル回路にお
いて、デジタル値に変換した後、予め定める第１の閾値
と比較し、該第１の閾値以上となると遮断器を遮断駆動
するようにした保護継電器において、前記第１のアナロ
グ回路と同様に構成され、かつ並列に設けられる第２の
アナログ回路と、第１のアナログ回路の出力電圧と第２
のアナログ回路の出力電圧とを比較し、両者の差が予め
定める第２の閾値以内であるか否かを判定する判定回路
と、前記判定回路の判定結果に応答し、前記差が前記第
２の閾値外であるときには、前記デジタル回路から遮断
器への遮断出力を阻止する阻止手段とを含むことを特徴
とする。

【０００８】上記の構成によれば、アナログ回路を二重
化するとともに、それらの出力の差からいずれか一方に
異常が発生しているか否かを判定する判定回路を、遮断
器を遮断駆動する既存のデジタル回路とは個別に設け、
前記デジタル回路と遮断器との間に介在した阻止手段を
その判定結果に対応して作動させる。

【０００９】したがって、デジタル回路のソフトウエア
の負担が増加することなく、速やかにアナログ回路の異
常を検知することができるとともに、デジタル回路から
の誤出力も確実に阻止することができる。

【００１０】

【発明の実施の形態】本発明の実施の一形態について、
図１〜図３に基づいて説明すれば以下のとおりである。

【００１１】図１は、本発明の実施の一形態の保護継電
器である過電流継電器１１の電気的構成を示すブロック
図である。この過電流継電器１１には、母線１２に介在
される変流器１３の２次電流が入力される。前記２次電
流は、変換抵抗１４において電圧波形に変換された後、
第１のアナログ回路であるアナログ回路１５に入力され
る。

【００１２】アナログ回路１５は、ダイオードブリッジ
およびＲＣ積分回路などから成り、図２（ａ）で示され
る入力電圧波形を、図２（ｂ）において参照符α１で示
されるように、全波整流・平滑化して出力する。前記ア
ナログ回路１５の出力電圧Ｖ１は、アナログ／デジタル
変換器１６において、たとえば２４０Ｈｚのサンプリン
グ周波数で、８ビットのデジタル値に変換された後、マ
イクロコンピュータなどで実現される処理回路１７に入
力される。

【００１３】したがって、たとえば母線１２を流れる交
流が６０Ｈｚであるときには、前記図２（ｂ）におい
て、参照符α１で示す波形に対して、△印で示すよう
に、図２（ａ）で示す電圧波形の一周期Ｔ当り、４つの
データがサンプリングされる。処理回路１７は、サンプ
リングされたデジタル値を予め定める期間、たとえば１
秒間に亘って、その平均値を求め、該平均値が予め定め
る第１の閾値である整定電流、たとえば２Ａに対応した
値以上となると、過電流状態であると判定する。

【００１４】処理回路１７は、前記出力電圧Ｖ１のデジ
タル値が前記整定電流に対応した値未満であるとき、す
なわち過電流状態でないときには、補助リレー１８のリ
レーコイル１９を消磁しており、これによってリレース
イッチ２０が遮断し、前記母線１２に介在される図示し
ない遮断器は導通状態となっている。これに対して、前
記出力電圧Ｖ１のデジタル値が前記整定電流に対応した
値以上、すなわち過電流状態となると、処理回路１７は
リレーコイル１９を励磁し、これによってリレースイッ
チ２０が導通して、母線１２に介在される遮断器が遮断
する。

【００１５】このように構成される既存の継電系統に対
して、本発明では、第２のアナログ回路であるアナログ
回路２１を設けて、アナログ回路が二重化されるととも
に、判定回路を構成する増幅回路２２およびウインドコ
ンパレータ２３ならびに阻止手段であるＮＡＮＤゲート
２４が設けられる。

【００１６】アナログ回路２１は、前記アナログ回路１
５と同様に構成され、たとえば前記図２（ｂ）において
参照符α２で示すような出力電圧Ｖ２を出力する。

【００１７】増幅回路２２は、差動増幅器２５と、入力
抵抗２６，２７と、帰還抵抗２８とを備えて構成されて
いる。前記各アナログ回路１５，２１からの出力電圧Ｖ
１，Ｖ２は、それぞれ入力抵抗２６，２７を介して、差
動増幅器２５の反転入力端子および非反転入力端子に入
力される。この差動増幅器２５の出力端子と、反転入力
端子との間には、帰還抵抗２８が介在されている。した
がって、差動増幅器２５は、抵抗２６〜２８で設定され
たゲインで前記出力電圧Ｖ１とＶ２との差に対応した出
力電圧ＶＳを出力する。

【００１８】前記出力電圧ＶＳは、ウインドコンパレー
タ２３を構成する一対の比較器３１，３２の反転入力端
子および非反転入力端子にそれぞれ入力される。比較器
３１の非反転入力端子には、予め定めるハイレベルの電
圧ＶＨが入力され、これに対して比較器３２の反転入力
端子には、予め定めるローレベルの電圧ＶＬが入力され
ている。比較器３１，３２からの出力は、出力抵抗３
３，３４を介して、前記ＮＡＮＤゲート２４の一方の入
力に与えられる。ＮＡＮＤゲート２４の他方の入力に
は、ライン２９を介して前記処理回路１７の出力が入力
され、またこのＮＡＮＤゲート２４の出力は、前記リレ
ーコイル１９の一方の入力に接続される。リレーコイル
１９の他方の入力は、ハイレベルの電源ライン３０に接
続されている。

【００１９】また、前記出力抵抗３３，３４と、ＮＡＮ
Ｄゲート２４の一方の入力との接続点３５は、プルアッ
プ抵抗３６を介してハイレベルＶＨの電源ライン３７に
接続されるとともに、発光ダイオード３８および抵抗３
９を介してハイレベルの電源ライン４０に接続されてい
る。

【００２０】したがって、図３（ａ）で示す増幅回路２
２の出力電圧ＶＳが、時刻ｔ１以前で示すように、前記
電圧ＶＬ以上ＶＨ以下であるとき、すなわち前記出力電
圧Ｖ１とＶ２との差が比較的小さいときには、比較器３
１，３２は、それぞれハイレベルの出力を導出する。こ
れによって、前記接続点３５は図３（ｂ）で示すように
ハイレベルとなって、処理回路１７からの出力がＮＡＮ
Ｄゲート２４を介して、そのまま反転されて出力される
ことになり、前記出力電圧Ｖ１が前記整定電流に対応し
た値以上であるときには、処理回路１７の出力はハイレ
ベルとなってリレーコイル１９は励磁され、母線１２の
遮断器は遮断する。

【００２１】これに対して、前記時刻ｔ１以降で示すよ
うに、出力電圧Ｖ１が出力電圧Ｖ２よりも高くなって、
出力電圧ＶＳが高くなり、前記電圧ＶＨより高くなる
と、比較器３１はローレベルの出力を導出する。これに
よって、接続点３５がローレベルとなり、処理回路１７
からの出力がＮＡＮＤゲート２４で阻止されるととも
に、発光ダイオード３８が点灯する。また同様に、前記
出力電圧Ｖ２が出力電圧Ｖ１より高くなると、前記出力
電圧ＶＳが低くなってゆき、前記電圧ＶＬ未満となる
と、比較器３２がローレベルの出力を導出し、ＮＡＮＤ
ゲート２４が処理回路１７の出力を遮断するとともに、
発光ダイオード３８が点灯する。

【００２２】このようにして、出力電圧Ｖ１とＶ２との
差が大きくなると、アナログ回路１５，２１のいずれか
に異常が発生しているものと判定されて、ＮＡＮＤゲー
ト２４を介する処理回路１７の出力が遮断されて誤出力
が防止されるとともに、発光ダイオード３８が点灯して
異常発生が報知される。

【００２３】なお、前記出力電圧ＶＳに対する比較器３
１，３２および接続点３５からの出力を表すと、表１の
ようになる。

【００２４】

【表１】

【００２５】このように、本発明に従う過電流継電器１
１では、アナログ回路１５，２１を用いてアナログ回路
を二重化し、処理回路１７から補助リレー１８への誤出
力を防止して信頼性を向上するとともに、その信頼性の
向上をアナログ／デジタル変換器１６および処理回路１
７から成るデジタル回路とは個別に設けた増幅回路２２
およびウインドコンパレータ２３によって実現するの
で、処理回路１７のソフトウエアの負担が増加すること
はなく、また速やかに異常発生を検知することができ
る。

【００２６】なお、本発明は、変流器１３の２次電流が
入力される過電流継電器に限らず、変成器から電圧波形
が入力される過電圧継電器に関しても実施することがで
きる。

【００２７】

【発明の効果】本発明に係る保護継電器は、以上のよう
に、入力波形を第１のアナログ回路で整流・平滑化し、
前記第１のアナログ回路の出力電圧をデジタル回路にお
いて、デジタル値に変換した後、予め定める第１の閾値
と比較し、該第１の閾値以上となると遮断器を遮断駆動
するようにした保護継電器において、第２のアナログ回
路を設けてアナログ回路を二重化し、かつデジタル回路
とは個別に設けた判定回路で２つのアナログ回路の異常
の有無を判定する。

【００２８】それゆえ、アナログ回路を二重化してフェ
イルセーフを実現し、信頼性を向上するにあたって、デ
ジタル回路での負担を増加することなく、速やかにアナ
ログ回路の異常を検知して、フェイルセーフ動作を行う
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の過電流継電器の電気的
構成を示すブロック図である。

【図２】前記過電流継電器におけるアナログ回路の動作
を説明するための波形図である。

【図３】前記過電流継電器におけるウインドコンパレー
タの動作を説明するための波形図である。

【図４】典型的な従来技術の過電流継電器の電気的構成
を示すブロック図である。

【符号の説明】

１１ 過電流継電器（保護継電器） １２ 母線 １３ 変流器 １４ 変換抵抗 １５ アナログ回路（第１のアナログ回路） １６ アナログ／デジタル変換器（デジタル回路） １７ 処理回路（デジタル回路） １８ 補助リレー ２１ アナログ回路（第２のアナログ回路） ２２ 増幅回路（判定回路） ２３ ウインドコンパレータ（判定回路） ２４ ＮＡＮＤゲート（阻止手段） ２５ 差動増幅器 ３１ 比較器 ３２ 比較器 ３８ 発光ダイオード

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力波形を第１のアナログ回路で整流・平
   滑化し、前記第１のアナログ回路の出力電圧をデジタル
   回路において、デジタル値に変換した後、予め定める第
   １の閾値と比較し、該第１の閾値以上となると遮断器を
   遮断駆動するようにした保護継電器において、 前記第１のアナログ回路と同様に構成され、かつ並列に
   設けられる第２のアナログ回路と、 第１のアナログ回路の出力電圧と第２のアナログ回路の
   出力電圧とを比較し、両者の差が予め定める第２の閾値
   以内であるか否かを判定する判定回路と、 前記判定回路の判定結果に応答し、前記差が前記第２の
   閾値外であるときには、前記デジタル回路から遮断器へ
   の遮断出力を阻止する阻止手段とを含むことを特徴とす
   る保護継電器。