JPH09129407A - 薄膜抵抗器 - Google Patents
薄膜抵抗器Info
- Publication number
- JPH09129407A JPH09129407A JP7281646A JP28164695A JPH09129407A JP H09129407 A JPH09129407 A JP H09129407A JP 7281646 A JP7281646 A JP 7281646A JP 28164695 A JP28164695 A JP 28164695A JP H09129407 A JPH09129407 A JP H09129407A
- Authority
- JP
- Japan
- Prior art keywords
- film resistor
- conductor pattern
- thin film
- resistor
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 誘電体基板上に形成される高周波回路の薄膜
抵抗器に関し、流し得る最大電流値が、膜抵抗の面積の
みによって決定されないで出来るだけ大きな放熱の良い
構造の薄膜抵抗器を実現することを目的とする。 【解決手段】 薄膜抵抗器の膜抵抗体に接して其の両側
に、高周波的には該抵抗器に影響を与えない電気長の例
えば使用する高周波信号の実効波長λｇの1/2 の電気長
の先端開放の回路となり、機械的には面積が大きく放熱
の良い導体パターン(1) を設けるように構成する。
抵抗器に関し、流し得る最大電流値が、膜抵抗の面積の
みによって決定されないで出来るだけ大きな放熱の良い
構造の薄膜抵抗器を実現することを目的とする。 【解決手段】 薄膜抵抗器の膜抵抗体に接して其の両側
に、高周波的には該抵抗器に影響を与えない電気長の例
えば使用する高周波信号の実効波長λｇの1/2 の電気長
の先端開放の回路となり、機械的には面積が大きく放熱
の良い導体パターン(1) を設けるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体基板上に形
成される高周波回路の薄膜抵抗器に関する。誘電体基板
上に形成される薄膜抵抗器は、其の形状が小形な上に其
の発生した熱が基板の誘電体のみに伝導放熱されるだけ
であるので、大型の能動デバイスの回路に使用される場
合には、其の膜抵抗体の発熱量が大きくなる。よって、
其の薄膜抵抗器に許容される熱となって消費される電力
に注意する必要がある。この様な事から少しでも許容さ
れる最大消費電力が高い薄膜抵抗器が必要とされてい
る。
成される高周波回路の薄膜抵抗器に関する。誘電体基板
上に形成される薄膜抵抗器は、其の形状が小形な上に其
の発生した熱が基板の誘電体のみに伝導放熱されるだけ
であるので、大型の能動デバイスの回路に使用される場
合には、其の膜抵抗体の発熱量が大きくなる。よって、
其の薄膜抵抗器に許容される熱となって消費される電力
に注意する必要がある。この様な事から少しでも許容さ
れる最大消費電力が高い薄膜抵抗器が必要とされてい
る。
【０００２】
【従来の技術】誘電体基板上に形成される薄膜抵抗器を
有する高周波回路の従来の構成例を、図７に示す。図
中、(10)は本発明の対象となる従来の薄膜抵抗器、(20)
は金などの導体パターンであり、高周波回路を形成す
る。(30)は高周波回路の入出力信号の直流カットのコン
デンサ、(40)は高周波回路の能動デバイスのＦＥＴ、(5
0)はアルミナ・セラミックなどの誘電体基板であり、其
の表面に導体パターン(20)を設け、其の裏面を接地面と
して薄膜の高周波回路が形成される。(60)は該ＦＥＴに
直流電源を与えるバイアス端子である。従来の薄膜抵抗
(10)は、図示の様に、高周波回路の二つの導体パターン
(20)の間に単に挿入される構造となっているだけで、其
の発熱に対する考慮は払われていない。
有する高周波回路の従来の構成例を、図７に示す。図
中、(10)は本発明の対象となる従来の薄膜抵抗器、(20)
は金などの導体パターンであり、高周波回路を形成す
る。(30)は高周波回路の入出力信号の直流カットのコン
デンサ、(40)は高周波回路の能動デバイスのＦＥＴ、(5
0)はアルミナ・セラミックなどの誘電体基板であり、其
の表面に導体パターン(20)を設け、其の裏面を接地面と
して薄膜の高周波回路が形成される。(60)は該ＦＥＴに
直流電源を与えるバイアス端子である。従来の薄膜抵抗
(10)は、図示の様に、高周波回路の二つの導体パターン
(20)の間に単に挿入される構造となっているだけで、其
の発熱に対する考慮は払われていない。
【０００３】
【発明が解決しようとする課題】従来の薄膜抵抗器10
は、高周波回路用の二つの導体パターン20の間に所定の
抵抗値をもつ抵抗器として薄膜により形成されている
が、其の膜抵抗10に大電流が流れた時に発生する熱は、
其の前後の導体パターン20および周囲の誘電体基板50の
みに伝導で放熱される構造となっている。そのため、薄
膜抵抗器10に流し得る最大電流の値は、膜抵抗の面積に
よって決定されていた。本発明の課題は、流し得る電流
の最大値が、膜抵抗の面積のみにより決定されず、出来
るだけ大きな面積を持つ放熱の良い構造の薄膜抵抗器を
実現することにある。
は、高周波回路用の二つの導体パターン20の間に所定の
抵抗値をもつ抵抗器として薄膜により形成されている
が、其の膜抵抗10に大電流が流れた時に発生する熱は、
其の前後の導体パターン20および周囲の誘電体基板50の
みに伝導で放熱される構造となっている。そのため、薄
膜抵抗器10に流し得る最大電流の値は、膜抵抗の面積に
よって決定されていた。本発明の課題は、流し得る電流
の最大値が、膜抵抗の面積のみにより決定されず、出来
るだけ大きな面積を持つ放熱の良い構造の薄膜抵抗器を
実現することにある。
【０００４】
【課題を解決するための手段】この課題を解決するため
の本発明の薄膜抵抗器の基本構成は、其の放熱性を高め
る為に、図１の原理的な構成図に示す如く、該薄膜抵抗
器の膜抵抗体の両側に接して、高周波的には該抵抗器に
影響を与えない電気長の例えば使用する高周波信号の実
効波長λg の２分の１の電気長の回路となり、機械的に
は面積が大きく放熱の良い導体パターン(1)を設ける構
造とする。
の本発明の薄膜抵抗器の基本構成は、其の放熱性を高め
る為に、図１の原理的な構成図に示す如く、該薄膜抵抗
器の膜抵抗体の両側に接して、高周波的には該抵抗器に
影響を与えない電気長の例えば使用する高周波信号の実
効波長λg の２分の１の電気長の回路となり、機械的に
は面積が大きく放熱の良い導体パターン(1)を設ける構
造とする。
【０００５】
【作用】本発明の構造では、薄膜抵抗器の膜抵抗体(10)
の両側に接して設けた所定の電気長を有する導体パター
ン(1) が、高周波的には該抵抗器(10)を見たインピーダ
ンスが理想的には無限大となり該抵抗器(10)に影響を与
えない回路となり、機械的には面積が大きくて該抵抗器
に発生した熱を充分に放射する構造であるので、薄膜抵
抗器(10)に許容できる最大消費電力を大きくすることが
可能となる。
の両側に接して設けた所定の電気長を有する導体パター
ン(1) が、高周波的には該抵抗器(10)を見たインピーダ
ンスが理想的には無限大となり該抵抗器(10)に影響を与
えない回路となり、機械的には面積が大きくて該抵抗器
に発生した熱を充分に放射する構造であるので、薄膜抵
抗器(10)に許容できる最大消費電力を大きくすることが
可能となる。
【０００６】
【実施例】図１の本発明の請求項１の薄膜抵抗器の原理
的な構成図は、そのまま本発明の請求項２に対応する第
１実施例の構成を示し、放熱用として膜抵抗体(10)の両
側に接して設けた各導体パターン(1) の電気長が、使用
する高周波信号の実効波長λg の２分の１に等しく其の
先端が高周波的にオープンとして動作するものであり、
各導体パターン(1) から該膜抵抗体(10)を見たインピー
ダンスは理論的に無限大となり該抵抗体(10)に悪影響を
与えない回路となる事は、既に説明した。
的な構成図は、そのまま本発明の請求項２に対応する第
１実施例の構成を示し、放熱用として膜抵抗体(10)の両
側に接して設けた各導体パターン(1) の電気長が、使用
する高周波信号の実効波長λg の２分の１に等しく其の
先端が高周波的にオープンとして動作するものであり、
各導体パターン(1) から該膜抵抗体(10)を見たインピー
ダンスは理論的に無限大となり該抵抗体(10)に悪影響を
与えない回路となる事は、既に説明した。
【０００７】図２は、図１の請求項２の構成よりも放熱
性を良くする事を目的とする請求項３に対応する第２実
施例の構成図であり、図１の電気長λg/2 の放熱用の各
導体パターン(1) の中央部の電気長λg/4 の点で、高周
波的にはショートとなる点を、ボンディングワイヤで誘
電体基板の表のアース回路に接続するか又は誘電体基板
の裏の接地面に導体的に通ずるスルーホールにより接地
したものである。
性を良くする事を目的とする請求項３に対応する第２実
施例の構成図であり、図１の電気長λg/2 の放熱用の各
導体パターン(1) の中央部の電気長λg/4 の点で、高周
波的にはショートとなる点を、ボンディングワイヤで誘
電体基板の表のアース回路に接続するか又は誘電体基板
の裏の接地面に導体的に通ずるスルーホールにより接地
したものである。
【０００８】図３は、請求項４に対応する第３実施例の
構成図であり、図１の該薄膜抵抗器の膜抵抗体(10)の両
側に接して設ける電気長λg/2 の導体パターン(1)を、
膜抵抗体(10)の両側に並列に複数個設けたもので、放熱
は其れだけ良くなる。
構成図であり、図１の該薄膜抵抗器の膜抵抗体(10)の両
側に接して設ける電気長λg/2 の導体パターン(1)を、
膜抵抗体(10)の両側に並列に複数個設けたもので、放熱
は其れだけ良くなる。
【０００９】図４は、請求項５に対応する第４実施例の
構成図であり、図２の放熱用の導体パターン(1) を、膜
抵抗体(10)の両側に並列に複数個設けたもので、放熱を
其れだけ良くしたものである。
構成図であり、図２の放熱用の導体パターン(1) を、膜
抵抗体(10)の両側に並列に複数個設けたもので、放熱を
其れだけ良くしたものである。
【００１０】図５は、請求項６に対応する第５実施例の
構成図であり、薄膜抵抗器の膜抵抗体(10)の両側に接し
て設ける電気長λg/2 の導体パターン(1)の形状を、先
端に行くほど開くラジアル形として、放熱を良くしたも
のである。
構成図であり、薄膜抵抗器の膜抵抗体(10)の両側に接し
て設ける電気長λg/2 の導体パターン(1)の形状を、先
端に行くほど開くラジアル形として、放熱を良くしたも
のである。
【００１１】図６は、請求項７に対応する第６実施例の
構成図であり、前記導体パターン(1)の電気長が実効波
長λｇの４分の１の点を誘電体基板裏の接地面に導通す
るスルーホールの内部に、シリコン等の熱伝導の良い絶
縁体を付着充填したものであり、膜抵抗体(10)に発生し
た熱は、効率良くスルーホールを通って、誘電体基板裏
の接地面に放熱される。
構成図であり、前記導体パターン(1)の電気長が実効波
長λｇの４分の１の点を誘電体基板裏の接地面に導通す
るスルーホールの内部に、シリコン等の熱伝導の良い絶
縁体を付着充填したものであり、膜抵抗体(10)に発生し
た熱は、効率良くスルーホールを通って、誘電体基板裏
の接地面に放熱される。
【００１２】この他、特に図示しないが、薄膜抵抗器の
膜抵抗体(10)に発生した熱の放熱を良くする為に、膜抵
抗体(10)自体を熱伝導性の良い絶縁体で覆って放熱面積
を大きくしたり、膜抵抗体(10)と其の前後の導体パター
ンとの接触面を凹凸にして接触面積を大きくし熱伝導に
よる放熱を良くする等の方法が考えられる。また、膜抵
抗体(10)自身を抵抗値は同じだが面積の大きな形状にす
るとか、膜抵抗体(10)の表面に凹凸を形成する等の方法
が考えられる。
膜抵抗体(10)に発生した熱の放熱を良くする為に、膜抵
抗体(10)自体を熱伝導性の良い絶縁体で覆って放熱面積
を大きくしたり、膜抵抗体(10)と其の前後の導体パター
ンとの接触面を凹凸にして接触面積を大きくし熱伝導に
よる放熱を良くする等の方法が考えられる。また、膜抵
抗体(10)自身を抵抗値は同じだが面積の大きな形状にす
るとか、膜抵抗体(10)の表面に凹凸を形成する等の方法
が考えられる。
【００１３】
【発明の効果】以上説明した如く、本発明によれば、膜
抵抗体で発生した熱は、所要の高周波信号の特性には影
響を与えずに放熱面積を広くした導体パターン、膜抵抗
体、熱伝導性の良い絶縁体で覆われたスルーホールを介
して放熱できるので、従来の膜抵抗の構成と比べて、よ
り多くの電流を流すことが出来る効果が得られる。
抵抗体で発生した熱は、所要の高周波信号の特性には影
響を与えずに放熱面積を広くした導体パターン、膜抵抗
体、熱伝導性の良い絶縁体で覆われたスルーホールを介
して放熱できるので、従来の膜抵抗の構成と比べて、よ
り多くの電流を流すことが出来る効果が得られる。
【図１】 本発明の請求項１の薄膜抵抗器の基本構成を
示し請求項２に対応する第１実施例の構成図、
示し請求項２に対応する第１実施例の構成図、
【図２】 本発明の請求項３に対応する第２実施例の構
成図
成図
【図３】 本発明の請求項４に対応する第３実施例の構
成図
成図
【図４】 本発明の請求項５に対応する第４実施例の構
成図
成図
【図５】 本発明の請求項６に対応する第５実施例の構
成図
成図
【図６】 本発明の請求項７に対応する第６実施例の構
成図
成図
【図７】 従来の薄膜抵抗器を用いた高周波回路の一例
を示す図
を示す図
(1)は放熱用として膜抵抗体(10)の側面に新たに付加し
た導体パターン、(10)は高周波回路の薄膜抵抗器、(20)
は金などの導体パターンであり高周波回路を形成する。
(30)は高周波回路の入出力信号の直流カットのコンデン
サ、(40)は高周波回路の能動デバイスのＦＥＴ、(50)は
アルミナ・セラミック等の誘電体基板であり其の表面に
導体パターンを設け其の裏面を接地面として高周波回路
が形成される。(60)はＦＥＴに直流電源を与えるバイア
ス端子である。
た導体パターン、(10)は高周波回路の薄膜抵抗器、(20)
は金などの導体パターンであり高周波回路を形成する。
(30)は高周波回路の入出力信号の直流カットのコンデン
サ、(40)は高周波回路の能動デバイスのＦＥＴ、(50)は
アルミナ・セラミック等の誘電体基板であり其の表面に
導体パターンを設け其の裏面を接地面として高周波回路
が形成される。(60)はＦＥＴに直流電源を与えるバイア
ス端子である。
Claims (7)
- 【請求項１】 誘電体基板上に形成される高周波回路の
薄膜抵抗器において、該薄膜抵抗器の膜抵抗体に接して
其の両側に、高周波的には該抵抗器に影響を与えない電
気長の回路となり機械的には面積が大きく放熱の良い導
体パターン(1)を設けたことを特徴とする薄膜抵抗器。 - 【請求項２】 前記請求項１における、膜抵抗体の両側
に設けた導体パターン(1) の電気長が、使用する高周波
信号の実効波長λｇの２分の１であることを特徴とする
薄膜抵抗器。 - 【請求項３】 前記請求項２における電気長が実効波長
λｇの２分の１である導体パターン(1) の中央部の実効
波長の４分の１の点を、接地したことを特徴とする薄膜
抵抗器。 - 【請求項４】 前記請求項２の導体パターン(1) を、膜
抵抗体の両側に並列に複数個設けたことを特徴とする薄
膜抵抗器。 - 【請求項５】 前記請求項３の導体パターン(1) を、膜
抵抗体の両側に並列に複数個設けたことを特徴とする薄
膜抵抗器。 - 【請求項６】 前記請求項２の電気長が実効波長の２分
の１である導体パターン(1) の形状が、先端に行くほど
開くラジアル形であることを特徴とする薄膜抵抗器。 - 【請求項７】 前記請求項３の導体パターン(1) の電気
長が実効波長λｇの４分の１の点を誘電体基板裏の接地
面に導通するスルーホールの内部を、熱伝導性の良い絶
縁体で充填したことを特徴とする薄膜抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281646A JPH09129407A (ja) | 1995-10-30 | 1995-10-30 | 薄膜抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281646A JPH09129407A (ja) | 1995-10-30 | 1995-10-30 | 薄膜抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129407A true JPH09129407A (ja) | 1997-05-16 |
Family
ID=17642009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7281646A Withdrawn JPH09129407A (ja) | 1995-10-30 | 1995-10-30 | 薄膜抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129407A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2010541235A (ja) * | 2007-09-27 | 2010-12-24 | ヴィシェイ デール エレクトロニクス インコーポレイテッド | 電力抵抗器とその製造方法 |
-
1995
- 1995-10-30 JP JP7281646A patent/JPH09129407A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2010541235A (ja) * | 2007-09-27 | 2010-12-24 | ヴィシェイ デール エレクトロニクス インコーポレイテッド | 電力抵抗器とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW567662B (en) | Electronic component and wireless communication system | |
| US6984887B2 (en) | Heatsink arrangement for semiconductor device | |
| EP0449435B1 (en) | Construction for cooling of a RF power transistor | |
| JP2002094054A5 (ja) | ||
| JPH0345563B2 (ja) | ||
| JP3635873B2 (ja) | ストリップライン給電装置 | |
| JPH09129407A (ja) | 薄膜抵抗器 | |
| JPH06338712A (ja) | 高周波集積回路 | |
| JPH04125903A (ja) | 高周波用終端抵抗器 | |
| CN116169135A (zh) | 具有奇模振荡稳定电路的晶体管 | |
| JP3015348B1 (ja) | 大電力分配・合成器 | |
| JPH0615310U (ja) | 高周波回路基板 | |
| JP2758321B2 (ja) | 回路基板 | |
| JPH07263901A (ja) | 高周波部品 | |
| JP2001244375A (ja) | 高周波回路基板 | |
| CN1441500A (zh) | 场效应晶体管器件 | |
| JP3199556B2 (ja) | 冷却型増幅器 | |
| JP5003214B2 (ja) | 高周波装置、及び高周波機器 | |
| JPS58116808A (ja) | 高周波電力増幅器 | |
| JP4162819B2 (ja) | 高周波回路装置 | |
| JP2000151306A (ja) | 半導体装置 | |
| JP3750834B2 (ja) | ストリップ線路 | |
| JPH04322502A (ja) | 分布定数型整合回路 | |
| JP3895205B2 (ja) | マイクロ波集積回路半導体素子及び高周波モジュール | |
| JPS6120401A (ja) | マイクロストリツプライン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |