JPH09129630A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH09129630A JPH09129630A JP8247614A JP24761496A JPH09129630A JP H09129630 A JPH09129630 A JP H09129630A JP 8247614 A JP8247614 A JP 8247614A JP 24761496 A JP24761496 A JP 24761496A JP H09129630 A JPH09129630 A JP H09129630A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- silicon dioxide
- silicon
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 集積回路の製造プロセスにおいて、フィール
ド酸化物およびツインタブの形成を高速かつ効率的にす
る。 【解決手段】 基板１１の表面上に化学的前駆物質から
二酸化シリコンのブランケット層１３を形成し、二酸化
シリコン層１３の上に材料層１５（窒化シリコン）を形
成し、二酸化シリコン層１３および材料層１５をパター
ン形成して基板の表面１７，１９を露出し、基板の表面
１７，１９を熱酸化し、少なくとも材料層１５１を除去
することにより、ツインタブを形成する。熱酸化におい
てフィールド酸化物を生成することも可能である。
ド酸化物およびツインタブの形成を高速かつ効率的にす
る。 【解決手段】 基板１１の表面上に化学的前駆物質から
二酸化シリコンのブランケット層１３を形成し、二酸化
シリコン層１３の上に材料層１５（窒化シリコン）を形
成し、二酸化シリコン層１３および材料層１５をパター
ン形成して基板の表面１７，１９を露出し、基板の表面
１７，１９を熱酸化し、少なくとも材料層１５１を除去
することにより、ツインタブを形成する。熱酸化におい
てフィールド酸化物を生成することも可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】現在の多くのＣＭＯＳ集積回路はツイン
タブプロセスによって形成される。一般に、ツインタブ
プロセスは、シリコン基板上にブランケット熱酸化物層
を形成することを含む。ブランケット酸化物は、例え
ば、シリコン表面を酸素または水蒸気環境に高温で数時
間さらすことによって形成される。次に、ブランケット
酸化物を窒化シリコン層によって被覆する。その後、窒
化シリコン層および酸化物層を両方ともパターン形成す
る。イオン注入を実行して一つのタブを形成する。その
後、シリコン表面の露出部分を熱酸化して厚い酸化物を
生成する。次に、パターン形成された窒化物層および酸
化物層を除去し、逆の導電型の第２のイオン注入を実行
する。第２イオン注入ステップは第２のタブを生成し、
その間、厚い酸化物が、既に形成されている第１のタブ
を保護する。その後、厚い酸化物を除去することによ
り、シリコン本体内に形成された逆の導電型のツイン
（二つの）タブを有する裸のシリコン表面を残す。
タブプロセスによって形成される。一般に、ツインタブ
プロセスは、シリコン基板上にブランケット熱酸化物層
を形成することを含む。ブランケット酸化物は、例え
ば、シリコン表面を酸素または水蒸気環境に高温で数時
間さらすことによって形成される。次に、ブランケット
酸化物を窒化シリコン層によって被覆する。その後、窒
化シリコン層および酸化物層を両方ともパターン形成す
る。イオン注入を実行して一つのタブを形成する。その
後、シリコン表面の露出部分を熱酸化して厚い酸化物を
生成する。次に、パターン形成された窒化物層および酸
化物層を除去し、逆の導電型の第２のイオン注入を実行
する。第２イオン注入ステップは第２のタブを生成し、
その間、厚い酸化物が、既に形成されている第１のタブ
を保護する。その後、厚い酸化物を除去することによ
り、シリコン本体内に形成された逆の導電型のツイン
（二つの）タブを有する裸のシリコン表面を残す。
【０００３】さらに、現在の多くの集積回路製造プロセ
スは、トランジスタ間に厚い酸化物領域を形成する。こ
のような厚い酸化物領域は「フィールド酸化物」と呼ば
れることが多い。フィールド酸化物は、「ＬＯＣＯＳ」
（シリコンの局所酸化(LocalOxidation Of Silicon)）
プロセスと呼ばれるプロセスによって形成されることが
多い。ＬＯＣＯＳプロセスでは、シリコンウェハの表面
を熱酸化して薄い二酸化シリコン層を形成する。この薄
い二酸化シリコン層を窒化シリコン層によって被覆す
る。その後、窒化シリコン層および二酸化シリコン層を
ともにパターン形成する。次に、ウェハを熱酸化環境に
さらす。シリコンウェハの露出部分はこの環境内で酸化
されることにより、フィールド酸化物が形成される。ウ
ェハにおいて、パターン形成された窒化シリコン／二酸
化シリコン層によって被覆された部分は酸化されない。
スは、トランジスタ間に厚い酸化物領域を形成する。こ
のような厚い酸化物領域は「フィールド酸化物」と呼ば
れることが多い。フィールド酸化物は、「ＬＯＣＯＳ」
（シリコンの局所酸化(LocalOxidation Of Silicon)）
プロセスと呼ばれるプロセスによって形成されることが
多い。ＬＯＣＯＳプロセスでは、シリコンウェハの表面
を熱酸化して薄い二酸化シリコン層を形成する。この薄
い二酸化シリコン層を窒化シリコン層によって被覆す
る。その後、窒化シリコン層および二酸化シリコン層を
ともにパターン形成する。次に、ウェハを熱酸化環境に
さらす。シリコンウェハの露出部分はこの環境内で酸化
されることにより、フィールド酸化物が形成される。ウ
ェハにおいて、パターン形成された窒化シリコン／二酸
化シリコン層によって被覆された部分は酸化されない。
【０００４】このプロセスの変形例では、ポリシリコン
の層を二酸化シリコン層と窒化シリコン層の間に形成す
るものがある。別の変形例では、フィールド酸化物は、
さらされるシリコン基板にエッチングしておいた溝に形
成されることもある。
の層を二酸化シリコン層と窒化シリコン層の間に形成す
るものがある。別の変形例では、フィールド酸化物は、
さらされるシリコン基板にエッチングしておいた溝に形
成されることもある。
【０００５】
【発明が解決しようとする課題】集積回路の開発者は、
フィールド酸化物およびツインタブ形成のさらに高速か
つ効率的な方法を探究し続けている。
フィールド酸化物およびツインタブ形成のさらに高速か
つ効率的な方法を探究し続けている。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明は、基板の表面上に化学的前駆物質から二酸
化シリコンのブランケット層を形成するステップと、二
酸化シリコン層の上に材料層を形成するステップと、二
酸化シリコン層および材料層をパターン形成して基板の
表面を露出するステップと、基板の表面を熱酸化するス
テップと、少なくとも材料層を除去するステップとから
なる。
め、本発明は、基板の表面上に化学的前駆物質から二酸
化シリコンのブランケット層を形成するステップと、二
酸化シリコン層の上に材料層を形成するステップと、二
酸化シリコン層および材料層をパターン形成して基板の
表面を露出するステップと、基板の表面を熱酸化するス
テップと、少なくとも材料層を除去するステップとから
なる。
【０００７】
【発明の実施の形態】図１において、参照符号１１は、
例えばシリコン、エピタキシャルシリコン、またはドー
プされたシリコンからなる基板を示す。一般に、基板と
いう用語は、その上に他の材料層を形成することが可能
な材料を指す。
例えばシリコン、エピタキシャルシリコン、またはドー
プされたシリコンからなる基板を示す。一般に、基板と
いう用語は、その上に他の材料層を形成することが可能
な材料を指す。
【０００８】参照符号１３は二酸化シリコンの層を示
し、その厚さは代表的には１００〜５００オングストロ
ームである。層１３は、シランまたはＴＥＯＳのような
化学的前駆物質を利用して、プラズマ強化化学蒸着プロ
セス（ＰＥＣＶＤ）によって形成される。他の周知の化
学的前駆物質、例えば、ＤＡＤＢＳ（ジアセトキシジ−
ｔ−ブトキシシラン）、ＴＭＯＳ（テトラメトキシシラ
ン）、あるいは、ＴＯＭＣＡＴＳ（テトラメチルシクロ
テトラシロキサンに対するAir Products and Chemical
s, Inc.の商標）も利用可能である。例えば、層１３
は、米国カリフォルニア州サンタクララのApplied Mate
rials社製のApplied Materials Precision 5000 Reacto
rのような単一のウェハ反応器内で形成される。温度、
ガス流量、および圧力の適当な値は当業者であれば決定
することができる。例えば、以下の表２に示すパラメー
タから好ましい結果が得られている。
し、その厚さは代表的には１００〜５００オングストロ
ームである。層１３は、シランまたはＴＥＯＳのような
化学的前駆物質を利用して、プラズマ強化化学蒸着プロ
セス（ＰＥＣＶＤ）によって形成される。他の周知の化
学的前駆物質、例えば、ＤＡＤＢＳ（ジアセトキシジ−
ｔ−ブトキシシラン）、ＴＭＯＳ（テトラメトキシシラ
ン）、あるいは、ＴＯＭＣＡＴＳ（テトラメチルシクロ
テトラシロキサンに対するAir Products and Chemical
s, Inc.の商標）も利用可能である。例えば、層１３
は、米国カリフォルニア州サンタクララのApplied Mate
rials社製のApplied Materials Precision 5000 Reacto
rのような単一のウェハ反応器内で形成される。温度、
ガス流量、および圧力の適当な値は当業者であれば決定
することができる。例えば、以下の表２に示すパラメー
タから好ましい結果が得られている。
【表２】 本発明のプロセスでは、層１３は、上記のウェハ装置を
利用して、各ウェハ上に個別に形成される。（Novellus
Inc.製の機器も利用可能である。）これに対して、層
１３の形成に利用されていた従来の技術では熱酸化が含
まれていた。熱酸化プロセスでは、約１００個のウェハ
のグループが「ボート」に装填され、酸化環境に入れら
れる。このプロセスは１〜２％の廃物を生じ、石英製ボ
ートに多大の投資が必要であり、熱酸化プロセスを実行
するたびごとにボート積載物（しばしば１００個のウェ
ハ）全体を危険にさらす。（炉あるいはガス配給の不調
などにより熱酸化プロセスに欠陥がある場合、ボート積
載物全体が廃物となる。）本発明のプロセスは、石英製
ボートへの投資は少なくて済み、生じる廃物は（これま
で実行した実験では）０．２５％であり、一つのウェハ
酸化装置において危険を冒すのは一度に１個のウェハの
みである。さらに、発明者が検討したところでは、本発
明のプロセスによって、ウェハ上での好ましくない粒子
の形成が減少する。
利用して、各ウェハ上に個別に形成される。（Novellus
Inc.製の機器も利用可能である。）これに対して、層
１３の形成に利用されていた従来の技術では熱酸化が含
まれていた。熱酸化プロセスでは、約１００個のウェハ
のグループが「ボート」に装填され、酸化環境に入れら
れる。このプロセスは１〜２％の廃物を生じ、石英製ボ
ートに多大の投資が必要であり、熱酸化プロセスを実行
するたびごとにボート積載物（しばしば１００個のウェ
ハ）全体を危険にさらす。（炉あるいはガス配給の不調
などにより熱酸化プロセスに欠陥がある場合、ボート積
載物全体が廃物となる。）本発明のプロセスは、石英製
ボートへの投資は少なくて済み、生じる廃物は（これま
で実行した実験では）０．２５％であり、一つのウェハ
酸化装置において危険を冒すのは一度に１個のウェハの
みである。さらに、発明者が検討したところでは、本発
明のプロセスによって、ウェハ上での好ましくない粒子
の形成が減少する。
【０００９】次に、図３において、厚さ１０００〜２０
００オングストロームの窒化シリコンの層１５を層１３
の上に形成する。層１５は、ＮＨ3およびシランを利用
したプラズマ強化化学蒸着プロセスによって形成され
る。温度、ガス流量および圧力について、代表的な蒸着
パラメータを表３に示す。
００オングストロームの窒化シリコンの層１５を層１３
の上に形成する。層１５は、ＮＨ3およびシランを利用
したプラズマ強化化学蒸着プロセスによって形成され
る。温度、ガス流量および圧力について、代表的な蒸着
パラメータを表３に示す。
【表３】
【００１０】図４において、層１５および１３をパター
ン形成し、層１５１および１３１を残す。基板１１の上
面の一部１７および１９がこのパターン形成プロセスに
よって露出される。
ン形成し、層１５１および１３１を残す。基板１１の上
面の一部１７および１９がこのパターン形成プロセスに
よって露出される。
【００１１】図５において、基板１１を熱酸化プロセス
にさらす。フィールド酸化物２１および２３が生成され
る。一般に、熱酸化プロセスは、９００〜１０００℃の
温度で基板を水蒸気にさらすことによって実行される。
にさらす。フィールド酸化物２１および２３が生成され
る。一般に、熱酸化プロセスは、９００〜１０００℃の
温度で基板を水蒸気にさらすことによって実行される。
【００１２】本発明のプロセスは、ツインタブ形成に適
したマスクを形成するために利用することも可能であ
る。図１〜図５を再解釈することにより、ＣＭＯＳツイ
ンタブ基板を形成する方法を理解する際の助けとするこ
とが可能である。図１において、参照符号１１は、上記
のように、シリコン基板を表す。図２において、ブラン
ケット酸化物層１３を、シラン、またはその他の上記の
化学的前駆物質のうちの一つから形成する。図３におい
て、ブランケット窒化シリコン層を二酸化シリコン層１
３の上に形成する。図４において、層１５および１３を
パターン形成することにより、マスク層１５１および１
３１を形成する。次に、イオン注入ステップを実行する
ことにより、基板１１のうちパターン層１５１および１
３１によってマスクされていない部分に第１導電型のタ
ブを形成する。次に、図５において、基板１１の露出部
分を熱酸化し、酸化物２１および２３を生成する。パタ
ーン形成層１５１および１３１を除去し、第２の導電型
の第２のイオン注入を実行することにより、既に形成さ
れている第１のタブとは逆の導電型の第２のタブを形成
する。図６は、同じ導電型のタブ２５および２６ならび
にこれらとは逆の導電型のタブ２７を有する基板１１を
示す。（酸化物２１および２３は除去されている。）
したマスクを形成するために利用することも可能であ
る。図１〜図５を再解釈することにより、ＣＭＯＳツイ
ンタブ基板を形成する方法を理解する際の助けとするこ
とが可能である。図１において、参照符号１１は、上記
のように、シリコン基板を表す。図２において、ブラン
ケット酸化物層１３を、シラン、またはその他の上記の
化学的前駆物質のうちの一つから形成する。図３におい
て、ブランケット窒化シリコン層を二酸化シリコン層１
３の上に形成する。図４において、層１５および１３を
パターン形成することにより、マスク層１５１および１
３１を形成する。次に、イオン注入ステップを実行する
ことにより、基板１１のうちパターン層１５１および１
３１によってマスクされていない部分に第１導電型のタ
ブを形成する。次に、図５において、基板１１の露出部
分を熱酸化し、酸化物２１および２３を生成する。パタ
ーン形成層１５１および１３１を除去し、第２の導電型
の第２のイオン注入を実行することにより、既に形成さ
れている第１のタブとは逆の導電型の第２のタブを形成
する。図６は、同じ導電型のタブ２５および２６ならび
にこれらとは逆の導電型のタブ２７を有する基板１１を
示す。（酸化物２１および２３は除去されている。）
【００１３】本発明のプロセスをタブおよびフィールド
酸化物のレベルに組み込むことにより、サイクル時間は
１４時間短縮される。
酸化物のレベルに組み込むことにより、サイクル時間は
１４時間短縮される。
【００１４】
【発明の効果】以上述べたごとく、本発明によれば、フ
ィールド酸化物およびツインタブの形成が従来技術に比
べて高速で効率的になる。
ィールド酸化物およびツインタブの形成が従来技術に比
べて高速で効率的になる。
【図１】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
【図２】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
【図３】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
【図４】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
【図５】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
【図６】本発明の実施例を理解する際に有用な、製造途
中の集積回路の断面図である。
中の集積回路の断面図である。
１１ 基板 １３ 二酸化シリコン層 １５ 窒化シリコン層 ２１ フィールド酸化物 ２３ フィールド酸化物 ２５ タブ ２６ タブ ２７ タブ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 チャールズ ウォルター ピアース アメリカ合衆国、18049 ペンシルバニア、 アレンタウン、サウス 12 ストリート 410
Claims (8)
- 【請求項１】 基板（１１）の表面上に化学的前駆物質
から二酸化シリコンのブランケット層（１３）を形成す
るステップと、 二酸化シリコン層の上に材料層（１５）を形成するステ
ップと、 二酸化シリコン層および材料層をパターン形成して基板
の表面（１７，１９）を露出するステップと、 基板の表面を熱酸化する熱酸化ステップと、 少なくとも材料層（１５１）を除去する除去ステップと
からなることを特徴とする集積回路の製造方法。 - 【請求項２】 前記材料層は窒化シリコンであることを
特徴とする請求項１の方法。 - 【請求項３】 前記化学的前駆物質は、シラン、ジアセ
トキシジ−ｔ−ブトキシシラン（ＤＡＤＢＳ）、テトラ
メトキシシランおよびＴＥＯＳからなる群から選択され
ることを特徴とする請求項１の方法。 - 【請求項４】 前記熱酸化ステップはフィールド酸化物
（２３，２１）を生成し、 前記除去ステップは前記基板の表面の一部を露出し、 前記基板の表面上にゲートを形成するステップをさらに
有することを特徴とする請求項１の方法。 - 【請求項５】 前記二酸化シリコンのブランケット層は
ＰＥＣＶＤによって形成されることを特徴とする請求項
１の方法。 - 【請求項６】 前記二酸化シリコンのブランケット層は
次の表１のパラメータを用いてApplied Materials 5000
反応器で形成されることを特徴とする請求項１の方法。 【表１】 - 【請求項７】 前記熱酸化ステップの前に第１のイオン
注入を実行するステップをさらに有することを特徴とす
る請求項１の方法。 - 【請求項８】 前記除去ステップの後に第２のイオン注
入を実行するステップをさらに有することを特徴とする
請求項７の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53188395A | 1995-09-20 | 1995-09-20 | |
| US531883 | 1995-09-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129630A true JPH09129630A (ja) | 1997-05-16 |
Family
ID=24119458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247614A Pending JPH09129630A (ja) | 1995-09-20 | 1996-09-19 | 集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0764980A1 (ja) |
| JP (1) | JPH09129630A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313789B (zh) * | 2023-02-21 | 2025-10-17 | 上海华虹宏力半导体制造有限公司 | 绝缘栅双极晶体管的形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920481A (en) * | 1974-06-03 | 1975-11-18 | Fairchild Camera Instr Co | Process for fabricating insulated gate field effect transistor structure |
| JPS51139263A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Method of selective oxidation of silicon substrate |
| JPS5745342A (en) * | 1980-09-02 | 1982-03-15 | Agency Of Ind Science & Technol | Gas adsorbent consisting of carbonaceous material coated on carrier |
| JPS5754342A (en) * | 1980-09-19 | 1982-03-31 | Toshiba Corp | Manufacture of semiconductor device |
| US5068124A (en) * | 1989-11-17 | 1991-11-26 | International Business Machines Corporation | Method for depositing high quality silicon dioxide by pecvd |
| EP0485086A1 (en) * | 1990-10-31 | 1992-05-13 | AT&T Corp. | Dielectric layers for integrated circuits |
| US5236862A (en) * | 1992-12-03 | 1993-08-17 | Motorola, Inc. | Method of forming oxide isolation |
| US5374586A (en) * | 1993-09-27 | 1994-12-20 | United Microelectronics Corporation | Multi-LOCOS (local oxidation of silicon) isolation process |
-
1996
- 1996-09-19 JP JP8247614A patent/JPH09129630A/ja active Pending
- 1996-09-19 EP EP96306831A patent/EP0764980A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0764980A1 (en) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8703005B2 (en) | Methods for removing dielectric materials | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| JP2001015612A5 (ja) | ||
| JP2903884B2 (ja) | 半導体装置の製法 | |
| KR970008354B1 (ko) | 선택적 식각방법 | |
| JP3544622B2 (ja) | 二重酸化膜の形成方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| JPH09129630A (ja) | 集積回路の製造方法 | |
| US6010949A (en) | Method for removing silicon nitride in the fabrication of semiconductor devices | |
| US5747357A (en) | Modified poly-buffered isolation | |
| WO2005013374A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR100248344B1 (ko) | 반도체 소자의 제조방법 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| KR100344841B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 형성 방법 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JP3194807B2 (ja) | 素子分離構造の形成方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| EP1166342A1 (en) | Etch and ash photoresist removal process | |
| JPH0817907A (ja) | 半導体装置の製造方法 | |
| JPS6257231A (ja) | 半導体装置の製造方法 | |
| JPH09213692A (ja) | シリコンの区域酸化による半導体集積回路の製造方法及び半導体集積回路の構造 |