JPH09129672A - 半導体パッケージのテープ自動結合構造 - Google Patents

半導体パッケージのテープ自動結合構造

Info

Publication number
JPH09129672A
JPH09129672A JP8003280A JP328096A JPH09129672A JP H09129672 A JPH09129672 A JP H09129672A JP 8003280 A JP8003280 A JP 8003280A JP 328096 A JP328096 A JP 328096A JP H09129672 A JPH09129672 A JP H09129672A
Authority
JP
Japan
Prior art keywords
tape
substrate
semiconductor package
insulating
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8003280A
Other languages
English (en)
Other versions
JP2753696B2 (ja
Inventor
Kosho Sen
興燮 錢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH09129672A publication Critical patent/JPH09129672A/ja
Application granted granted Critical
Publication of JP2753696B2 publication Critical patent/JP2753696B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】絶縁テープのアウトリードと基板上のパッドと
を電気的接続不良なく、電気的に連結し得る半導体パッ
ケージの自動結合構造を提供しようとするものである。 【解決手段】テープ自動結合（ＴＡＢ）用絶縁テープ下
面に複数のアウトリードを形成してそれらアウトリード
に絶縁コーティング部を被覆し、該絶縁コーティング部
の下面部位が破壊されながら前記各アウトリードが基板
上の各パッドに異方性接着剤により接着され、電気的連
結されるように半導体パッケージのテープ自動結合構造
が構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
のテープ自動結合（tape automated bonding：ＴＡＢと
略称す）構造に係るもので、詳しくは、ファインピッチ
（fine pitch）のアウトリードを基板上のパッドに結合
（ボンディング）するとき、結合不良の発生なく良好に
結合し得る半導体パッケージのテープ自動結合構造に関
するものである。
【０００２】
【従来の技術】従来、半導体チップのパッドと基板上の
導体パターンとを金属ワイヤーによりボンディングして
いたが、近来、高集積回路（large scale integrated
circuit：ＬＳＩ）を基板上のパッドにボンディング
する技術として、金属パターンの形成されたテープを用
い高集積回路を半導体基板上のパッドにボンディングす
るテープ自動結合技術が広用されている。即ち、半導体
チップが日増しに多機能化及び高性能化され、携帯用の
通信機器等に適用すべく多ピン（high pin）化され、フ
ァインピッチ化されて、パッド及びリードフレームのフ
ァインピッチ（fine pitch）に適合する半導体パッケー
ジのテープ自動結合構造が要求されている。
【０００３】そして、従来半導体パッケージのテープ自
動結合構造においては、図３に示したように、基板１上
に複数のボンディングパッド２が所定間隔を置いて夫々
形成され、テープ自動結合（ＴＡＢ）用絶縁テープ３下
面に複数のアウトリード５が所定間隔を置いて夫々接着
剤４により接着形成される。次いで、それら基板１上の
パッド２と絶縁テープ３下面のアウトリード５間には複
数の導電性ボール６が夫々掛合され、各アウトリード間
には該導電性ボール６とは異なる複数の導電性ボール６
ａが夫々挿合されるように、前記基板１上の各パッド２
上に前記絶縁テープ３の各アウトリード５が異方性接着
剤のＡＣＡ／ＡＣＦ（anisotropic conductive adhesiv
e/anisotropic conductive film）により所定温度及び
圧力下で夫々接着され、電気的連結されている。
【０００４】
【発明が解決しようとする課題】然るに、このような従
来半導体パッケージ自動結合構造においては、絶縁テー
プのアウトリードと半導体基板上のボンディングパッド
とを電気的に連結させる導電性ボール６以外の他の導電
性ボール６ａが該アウトリード側面に当接する場合があ
って、電気的の接続不良が発生する憂いがあるという不
都合な点があった。
【０００５】
【課題を解決するための手段】本発明の目的は、絶縁テ
ープのアウトリードと基板上のパッドとを電気的接続不
良なく、電気的連結し得る半導体パッケージの自動結合
構造を提供しようとするものである。そして、このよう
な本発明の目的は、テープ自動結合用絶縁テープ下面に
複数のアウトリードが所定間隔を置いて夫々接着剤によ
り接着され、それらアウトリードの周癖面及び底面にエ
ポキシ系の絶縁コーティング部が１０００Å厚さに被覆
され、基板上に複数のボンディングパッドが所定間隔を
置いて夫々形成され、該基板上の各ボンディングパッド
上に導電性ボールを包含した異方性接着剤により前記テ
ープ自動結合用絶縁テープ下面の各アウトリードがボン
ディング圧力にて該アウトリードの絶縁コーティング部
が破壊されながら電気的連結されるように半導体パッケ
ージの自動結合構造を構成することにより達成される。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。図１及び図２に示したように、
本発明に係る半導体パッケージのテープ自動結合構造に
おいては、テープ自動結合（ＴＡＢ）用絶縁テープ１３
下面に複数のアウトリード１５が所定間隔を有して夫々
接着剤１４により接着される。次いで、それらアウトリ
ード１５の周壁面及び底面にエポキシ系の絶縁コーティ
ング部７が１０００Åの厚さに夫々被覆される。次い
で、基板１０上に複数のボンディングパッド１２が所定
間隔を有して夫々形成され、該基板１０上の各パッド１
２上及び前記各アウトリード１５の側面間に夫々導電ボ
ール６と導電ボール６ａとが掛合されるように、前記絶
縁テープ１３下面の各アウトリード１５が該基板１０上
の各パッド１２上に異方性接着剤のＡＣＡ／ＡＣＦによ
り接着される。この場合、ボンディング圧力により前記
各アウトリード１５の各絶縁コーティング部７下面が夫
々破壊され、各アウトリード１５が各パッド１２に導電
性ボール６を介して電気的連結される。即ち、各アウト
リード１５底面部の絶縁コーティング部７下面はボンデ
ィング圧力により破壊され、それらアウトリード１５が
導電ボール６を介し基板１０上の各パッド１２に電気的
連結されるが、各アウトリード１５側面の絶縁コーティ
ング部７は破壊されずに、それらアウトリード１５側面
間の導電ボール６ａと絶縁される。
【０００７】
【発明の効果】以上説明したように、本発明に係る半導
体パッケージのテープ自動結合構造においては、半導体
チップをテープ自動結合用絶縁テープにより基板上のパ
ッドに接続不良の発生なく電気的連結し得るようになっ
ているため、ファインピッチ化される高集積度の半導体
パッケージに適用し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージのテープ自動結
合構造を示した縦断面図である。
【図２】本発明に係るテープ自動結合構造の基板上連結
状態を示した縦断面図である。
【図３】従来半導体パッケージのテープ自動結合構造及
び基板上連結状態を示した縦断面図である。
【符号の説明】
１、１０：基板 ２、１２：パッド ３、１３：絶縁テープ ４、１４：接着剤 ５、１５：アウトリード ６、６ａ：導電性ボール ７：絶縁コーティング部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体パッケージのテープ自動結合構造で
    あって、 テープ自動結合（ＴＡＢ）用絶縁テープ下面に複数のア
    ウトリードが所定間隔を有して夫々接着され、それらア
    ウトリードの周壁面及び底面に絶縁コーティング部が被
    覆され、基板上に複数のパッドが所定間隔を有して夫々
    形成され、該基板の各パッド上に導電性ボールを包含し
    た異方性接着剤（ＡＣＡ／ＣＦＣ）により前記絶縁テー
    プ下面の各アウトリードが前記導電性ボールの接続不良
    無く、電気連結されるように構成された半導体パッケー
    ジのテープ自動結合構造。
  2. 【請求項２】前記絶縁コーティング部は、エポキシ系の
    物質にて形成される請求項１記載の半導体パッケージの
    テープ自動結合構造。
  3. 【請求項３】前記絶縁コーティング部は、１０００Åの
    厚さに形成される請求項１記載の半導体パッケージのテ
    ープ自動結合構造。
  4. 【請求項４】前記絶縁コーティング部は、ボンディング
    するときの所定ボンディング圧力により該絶縁コーティ
    ング部の下面が破壊され、前記各アウトリードと前記基
    板上の各パッドとが前記導電性ボールを介して電気的連
    結される請求項１記載の半導体パッケージのテープ自動
    結合構造。
JP8003280A 1995-10-19 1996-01-11 半導体パッケージのテープ自動結合構造 Expired - Lifetime JP2753696B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950036165A KR0157905B1 (ko) 1995-10-19 1995-10-19 반도체 장치
KR95P36165 1995-10-19

Publications (2)

Publication Number Publication Date
JPH09129672A true JPH09129672A (ja) 1997-05-16
JP2753696B2 JP2753696B2 (ja) 1998-05-20

Family

ID=19430678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8003280A Expired - Lifetime JP2753696B2 (ja) 1995-10-19 1996-01-11 半導体パッケージのテープ自動結合構造

Country Status (4)

Country Link
US (1) US5923080A (ja)
JP (1) JP2753696B2 (ja)
KR (1) KR0157905B1 (ja)
CN (1) CN1071493C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688528B2 (en) * 1997-07-15 2004-02-10 Silverbrook Research Pty Ltd Compact display assembly
DE19801312A1 (de) 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
JP5110744B2 (ja) * 2000-12-21 2012-12-26 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 発光装置及びその製造方法
US6551859B1 (en) 2001-02-22 2003-04-22 National Semiconductor Corporation Chip scale and land grid array semiconductor packages
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
KR101148099B1 (ko) 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR20130091521A (ko) * 2012-02-08 2013-08-19 삼성디스플레이 주식회사 이방성 도전층을 포함하는 미세 전자 소자 및 미세 전자 소자 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463448A (ja) * 1990-07-02 1992-02-28 Sharp Corp 液晶表示装置
JPH06224252A (ja) * 1993-01-21 1994-08-12 Seiko Epson Corp テープ配線基板の構造及びテープ配線基板の接続構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731282A (en) * 1983-10-14 1988-03-15 Hitachi Chemical Co., Ltd. Anisotropic-electroconductive adhesive film
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5051813A (en) * 1989-12-19 1991-09-24 Lsi Logic Corporation Plastic-packaged semiconductor device having lead support and alignment structure
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
JPH0637241A (ja) * 1992-07-17 1994-02-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0463448A (ja) * 1990-07-02 1992-02-28 Sharp Corp 液晶表示装置
JPH06224252A (ja) * 1993-01-21 1994-08-12 Seiko Epson Corp テープ配線基板の構造及びテープ配線基板の接続構造

Also Published As

Publication number Publication date
JP2753696B2 (ja) 1998-05-20
US5923080A (en) 1999-07-13
CN1150334A (zh) 1997-05-21
KR970025350A (ko) 1997-05-30
KR0157905B1 (ko) 1998-12-01
CN1071493C (zh) 2001-09-19

Similar Documents

Publication Publication Date Title
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5841191A (en) Ball grid array package employing raised metal contact rings
KR20010072583A (ko) 적층화 집적 회로 패키지
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
US5731636A (en) Semiconductor bonding package
JP2753696B2 (ja) 半導体パッケージのテープ自動結合構造
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
KR100345075B1 (ko) 칩 사이즈 패키지
JPH0394460A (ja) 半導体装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2001118951A (ja) 半導体装置
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JPH0462457B2 (ja)
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
JPS58125859A (ja) 半導体装置
JPH0645763A (ja) 印刷配線板
JPS5848932A (ja) 半導体装置の製法
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
JPS62199022A (ja) 半導体装置の実装具
JPH11232929A (ja) 異方性導電樹脂およびこの異方性導電樹脂を有する半導体装置
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980120

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 16

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term