JPH09130224A - 集積回路出力回路 - Google Patents
集積回路出力回路Info
- Publication number
- JPH09130224A JPH09130224A JP7279997A JP27999795A JPH09130224A JP H09130224 A JPH09130224 A JP H09130224A JP 7279997 A JP7279997 A JP 7279997A JP 27999795 A JP27999795 A JP 27999795A JP H09130224 A JPH09130224 A JP H09130224A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- bias voltage
- signal
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】半導体素子の駆動能力が負荷条件に比べて過大
であると、出力波形の立上がり／立下がり傾斜が急峻に
なり、ノイズやクロストーク発生の原因となる。 【解決手段】 のこぎり波発生回路１２１は入力端子１
０ａからの信号に同期したのこぎり波５を発生し、波形
整形回路１２２はのこぎり波５を出力バッファ回路２０
ａの出力信号４の波形のスレッシュホールドを横切るタ
イミングでカットして台形波６に整形する。積分回路１
２３は台形波６を一定電圧の直流信号７に変換してサン
プル／ホールド回路１２６を通して比較器１２５に入力
する。比較器１２５は積分回路１２３からの直流信号７
を基準電圧発生器１２４からの基準電圧８と比較し、比
較器１２５の出力はバイアス電圧依存抵抗１１ａ，１１
ｂ，…，１１ｎにバイアス電圧９として供給される。
であると、出力波形の立上がり／立下がり傾斜が急峻に
なり、ノイズやクロストーク発生の原因となる。 【解決手段】 のこぎり波発生回路１２１は入力端子１
０ａからの信号に同期したのこぎり波５を発生し、波形
整形回路１２２はのこぎり波５を出力バッファ回路２０
ａの出力信号４の波形のスレッシュホールドを横切るタ
イミングでカットして台形波６に整形する。積分回路１
２３は台形波６を一定電圧の直流信号７に変換してサン
プル／ホールド回路１２６を通して比較器１２５に入力
する。比較器１２５は積分回路１２３からの直流信号７
を基準電圧発生器１２４からの基準電圧８と比較し、比
較器１２５の出力はバイアス電圧依存抵抗１１ａ，１１
ｂ，…，１１ｎにバイアス電圧９として供給される。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路出力回路に
関し、特に高速動作を要求される集積回路出力回路に関
する。
関し、特に高速動作を要求される集積回路出力回路に関
する。
【０００２】
【従来の技術】図３は従来の集積回路出力回路の一例を
示すブロック図である。
示すブロック図である。
【０００３】図３を参照すると、この従来例の集積回路
出力回路は、集積回路の設計時にその物理的条件や利便
性の都合により決定された複数ｎ個の最小単位の出力回
路（ＯＴ）２００ａ，２００ｂ，…，２００ｎを入力端
子（ＴＩ）と出力端子（ＴＯ）との間に並列に接続する
ことによって所望の能力を有する集積回路出力回路を構
成している。
出力回路は、集積回路の設計時にその物理的条件や利便
性の都合により決定された複数ｎ個の最小単位の出力回
路（ＯＴ）２００ａ，２００ｂ，…，２００ｎを入力端
子（ＴＩ）と出力端子（ＴＯ）との間に並列に接続する
ことによって所望の能力を有する集積回路出力回路を構
成している。
【０００４】したがって、この集積回路の設計後に、実
使用時の負荷条件によって集積回路出力回路の能力を変
更する機能、つまり実使用時の負荷条件を出力回路の駆
動能力にフィードバックする機能を有していなかった。
使用時の負荷条件によって集積回路出力回路の能力を変
更する機能、つまり実使用時の負荷条件を出力回路の駆
動能力にフィードバックする機能を有していなかった。
【０００５】
【発明が解決しようとする課題】この従来の集積回路出
力回路は、集積回路の設計後に実使用時の負荷条件を出
力回路の駆動能力にフィードバックする機能を有してい
なかったので、出力回路で使用している半導体素子の大
きさは一般にその回路で駆動させるべき最大負荷を想定
して決定していた。
力回路は、集積回路の設計後に実使用時の負荷条件を出
力回路の駆動能力にフィードバックする機能を有してい
なかったので、出力回路で使用している半導体素子の大
きさは一般にその回路で駆動させるべき最大負荷を想定
して決定していた。
【０００６】このように、半導体素子の駆動能力が負荷
条件に比べて過大であると、出力波形の立上がり／立下
がり傾斜が急峻になるので、ノイズやクロストーク発生
の原因となるという問題点があった。
条件に比べて過大であると、出力波形の立上がり／立下
がり傾斜が急峻になるので、ノイズやクロストーク発生
の原因となるという問題点があった。
【０００７】また、集積回路出力回路の出力信号が高速
化されると信号振幅は狭くなる傾向があり、一方、ノイ
ズやクロストークなどの発生を抑えるために信号振幅は
小さくなってきている。
化されると信号振幅は狭くなる傾向があり、一方、ノイ
ズやクロストークなどの発生を抑えるために信号振幅は
小さくなってきている。
【０００８】このため、特にバス構成になっている駆動
回路では、集積回路外の伝送路の実現に物理的な線長を
最小限にするなどの制約が多くなって、集積回路全体の
実装を困難にしているという問題点があった。
回路では、集積回路外の伝送路の実現に物理的な線長を
最小限にするなどの制約が多くなって、集積回路全体の
実装を困難にしているという問題点があった。
【０００９】本発明の目的は、同一伝送系内の少なくと
も１つの出力回路の出力を監視して出力回路の半導体素
子の駆動能力を実際の負荷に応じて最適化することによ
りノイズ源を低減させた集積回路出力回路を提供するこ
とにある。
も１つの出力回路の出力を監視して出力回路の半導体素
子の駆動能力を実際の負荷に応じて最適化することによ
りノイズ源を低減させた集積回路出力回路を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明によれば、複数組
の入力端子と出力端子との間に出力バッファと直列に接
続されたバイアス電圧依存抵抗と、前記出力バッファの
出力の伝送信号の立上がり／立下がりの遷移時間に比例
する一定の電位を有する信号に変換するためのバイアス
電圧を発生するバイアス電圧発生器と、このバイアス電
圧発生器からの前記バイアス電圧によって前記バイアス
電圧依存抵抗を制御する制御手段とを備えることを特徴
とする集積回路出力回路が得られる。
の入力端子と出力端子との間に出力バッファと直列に接
続されたバイアス電圧依存抵抗と、前記出力バッファの
出力の伝送信号の立上がり／立下がりの遷移時間に比例
する一定の電位を有する信号に変換するためのバイアス
電圧を発生するバイアス電圧発生器と、このバイアス電
圧発生器からの前記バイアス電圧によって前記バイアス
電圧依存抵抗を制御する制御手段とを備えることを特徴
とする集積回路出力回路が得られる。
【００１１】また、前記バイアス電圧発生器は前記複数
組の中の任意の１組の前記入力端子と出力端子との間に
接続された１個のみであることを特徴とする集積回路出
力回路が得られる。
組の中の任意の１組の前記入力端子と出力端子との間に
接続された１個のみであることを特徴とする集積回路出
力回路が得られる。
【００１２】さらに、前記バイアス電圧発生器は前記入
力端子から入力された信号に同期したのこぎり波を発生
するのこぎり波発生回路と、前記のこぎり波を前記出力
バッファの出力の前記伝送信号により整形して台形波を
出力する波形整形回路と、前記台形波を一定電圧の直流
信号に変換する積分回路と、基準電圧を発生する基準電
圧発生器と、前記基準電圧とサンプル／ホールドされた
前記直流信号とを比較しその差分によりバイアス電圧を
調整して前記バイアス電圧依存抵抗に供給する比較器と
を備えることを特徴とする集積回路出力回路が得られ
る。
力端子から入力された信号に同期したのこぎり波を発生
するのこぎり波発生回路と、前記のこぎり波を前記出力
バッファの出力の前記伝送信号により整形して台形波を
出力する波形整形回路と、前記台形波を一定電圧の直流
信号に変換する積分回路と、基準電圧を発生する基準電
圧発生器と、前記基準電圧とサンプル／ホールドされた
前記直流信号とを比較しその差分によりバイアス電圧を
調整して前記バイアス電圧依存抵抗に供給する比較器と
を備えることを特徴とする集積回路出力回路が得られ
る。
【００１３】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１４】図１は本発明の集積回路出力回路の一実施
形態を示すブロック図である。
形態を示すブロック図である。
【００１５】図１を参照すると、本実施形態の集積回路
出力回路は、ｎ個の入力端子１０ａ，１０ｂ，…，１０
ｎとｎ個の出力端子３０ａ，３０ｂ，…，３０ｎとの間
にそれぞれ挿入接続されたｎ個の出力バッファ回路２０
ａ，２０ｂ，…，２０ｎと、ｎ個の入力端子１０ａ，１
０ｂ，…，１０ｎとｎ個の出力バッファ回路２０ａ，２
０ｂ，…，２０ｎとの間に挿入接続された１個の出力制
御回路１とから構成されている。
出力回路は、ｎ個の入力端子１０ａ，１０ｂ，…，１０
ｎとｎ個の出力端子３０ａ，３０ｂ，…，３０ｎとの間
にそれぞれ挿入接続されたｎ個の出力バッファ回路２０
ａ，２０ｂ，…，２０ｎと、ｎ個の入力端子１０ａ，１
０ｂ，…，１０ｎとｎ個の出力バッファ回路２０ａ，２
０ｂ，…，２０ｎとの間に挿入接続された１個の出力制
御回路１とから構成されている。
【００１６】そして、出力制御回路１は、ｎ個の入力端
子１０ａ，１０ｂ，…，１０ｎとｎ個の出力バッファ回
路２０ａ，２０ｂ，…，２０ｎとの間にそれぞれ挿入接
続されたｎ個のバイアス電圧依存抵抗１１ａ，１１ｂ，
…，１１ｎと、入力端子１０ａと出力端子３０ａとの間
に挿入接続されたバイアス電圧発生器１２とから構成さ
れている。
子１０ａ，１０ｂ，…，１０ｎとｎ個の出力バッファ回
路２０ａ，２０ｂ，…，２０ｎとの間にそれぞれ挿入接
続されたｎ個のバイアス電圧依存抵抗１１ａ，１１ｂ，
…，１１ｎと、入力端子１０ａと出力端子３０ａとの間
に挿入接続されたバイアス電圧発生器１２とから構成さ
れている。
【００１７】バイアス電圧発生器１２は、入力端子１０
ａから入力された信号に同期したのこぎり波５を発生す
るのこぎり波発生回路１２１と、のこぎり波５を出力バ
ッファ回路２０ａの出力信号４により整形して台形波６
を出力する波形整形回路１２２と、台形波６を一定電圧
の直流信号７に変換する積分回路１２３と、基準電圧８
を発生する基準電圧発生器１２４と、サンプル／ホール
ド信号１３によってサンプル／ホールド回路１２６を通
して選択された直流信号７と基準電圧８とを比較してバ
イアス電圧９をバイアス電圧依存抵抗１１ａ，１１ｂ，
…，１１ｎに供給する比較器１２５とから構成されてい
る。
ａから入力された信号に同期したのこぎり波５を発生す
るのこぎり波発生回路１２１と、のこぎり波５を出力バ
ッファ回路２０ａの出力信号４により整形して台形波６
を出力する波形整形回路１２２と、台形波６を一定電圧
の直流信号７に変換する積分回路１２３と、基準電圧８
を発生する基準電圧発生器１２４と、サンプル／ホール
ド信号１３によってサンプル／ホールド回路１２６を通
して選択された直流信号７と基準電圧８とを比較してバ
イアス電圧９をバイアス電圧依存抵抗１１ａ，１１ｂ，
…，１１ｎに供給する比較器１２５とから構成されてい
る。
【００１８】続いて、本実施形態の集積回路出力回路の
動作について説明する。
動作について説明する。
【００１９】のこぎり波発生回路１２１は入力端子１０
ａから入力された信号に同期したのこぎり波５を発生し
て波形整形回路１２２に入力する。
ａから入力された信号に同期したのこぎり波５を発生し
て波形整形回路１２２に入力する。
【００２０】波形整形回路１２２はのこぎり波発生回路
１２１からののこぎり波５を出力バッファ回路２０ａの
出力信号４の波形のスレッシュホールドを横切るタイミ
ングでカットして、のこぎり波５を整形して得た台形波
６を積分回路１２３に入力する。
１２１からののこぎり波５を出力バッファ回路２０ａの
出力信号４の波形のスレッシュホールドを横切るタイミ
ングでカットして、のこぎり波５を整形して得た台形波
６を積分回路１２３に入力する。
【００２１】積分回路１２３は台形波６を一定電圧の直
流信号７に変換してサンプル／ホールド回路１２６を通
して比較器１２５に入力する。
流信号７に変換してサンプル／ホールド回路１２６を通
して比較器１２５に入力する。
【００２２】比較器１２５はサンプル／ホールド回路１
２６を経由した積分回路１２３からの直流信号７を基準
電圧発生器１２４からの基準電圧８と比較し、さらに比
較器１２５の出力はバイアス電圧依存抵抗１１ａ，１１
ｂ，…，１１ｎにバイアス電圧９として供給される。
２６を経由した積分回路１２３からの直流信号７を基準
電圧発生器１２４からの基準電圧８と比較し、さらに比
較器１２５の出力はバイアス電圧依存抵抗１１ａ，１１
ｂ，…，１１ｎにバイアス電圧９として供給される。
【００２３】なお、サンプル／ホールド回路１２６は比
較器１２５の出力を新データ入力の演算結果とするかま
たは現状維持をするかをサンプル／ホールド信号１３に
より選択する。
較器１２５の出力を新データ入力の演算結果とするかま
たは現状維持をするかをサンプル／ホールド信号１３に
より選択する。
【００２４】次に、図２を併用して本実施形態の動作に
ついて説明する。図２は図１における各主要点の波形の
一例を示す波形図である。
ついて説明する。図２は図１における各主要点の波形の
一例を示す波形図である。
【００２５】図２において、波形２１は本実施形態にお
ける標準の出力波形を示し、波形２２は波形２１よりも
立上がり／立下がりの遷移時間が短い波形を示し、波形
２３は波形２１よりも立上がり／立下がりの遷移時間が
長い波形を示している。また、波形２４，２５および２
６は図１におけるのこぎり波５の波形を示し、さらに、
波形２７，２８および２９は図１における台形波６の波
形を示している。
ける標準の出力波形を示し、波形２２は波形２１よりも
立上がり／立下がりの遷移時間が短い波形を示し、波形
２３は波形２１よりも立上がり／立下がりの遷移時間が
長い波形を示している。また、波形２４，２５および２
６は図１におけるのこぎり波５の波形を示し、さらに、
波形２７，２８および２９は図１における台形波６の波
形を示している。
【００２６】ここで、波形２１の標準波が入力端子１０
ａから入力されたときには、この波形の論理レベルのス
レッシュホールド電圧をＶｔｈとすると、このスレッシ
ュホールド電圧Ｖｔｈを横切る時点Ｔ１，Ｔ２，Ｔ３，
Ｔ４で波形整形回路１２２により整形されて波形２７の
台形波６が出力される。そして、この台形波６は積分回
路１２３により積分されて基準直流電圧Ｖｃ２７が出力
される。
ａから入力されたときには、この波形の論理レベルのス
レッシュホールド電圧をＶｔｈとすると、このスレッシ
ュホールド電圧Ｖｔｈを横切る時点Ｔ１，Ｔ２，Ｔ３，
Ｔ４で波形整形回路１２２により整形されて波形２７の
台形波６が出力される。そして、この台形波６は積分回
路１２３により積分されて基準直流電圧Ｖｃ２７が出力
される。
【００２７】なお、波形２２の波が入力端子１０ａから
入力されたときには、同様に波形２８の台形波および直
流電圧Ｖｃ２８が出力され、波形２３の波が入力端子１
０ａから入力されたときには、同様に波形２９の台形波
および直流電圧Ｖｃ２９が出力される。
入力されたときには、同様に波形２８の台形波および直
流電圧Ｖｃ２８が出力され、波形２３の波が入力端子１
０ａから入力されたときには、同様に波形２９の台形波
および直流電圧Ｖｃ２９が出力される。
【００２８】基準電圧発生器１２４は波形２１の標準波
により生ぜしめられる基準直流電圧Ｖｃ２７を基準電圧
８として定常的に出力し、比較器１２５はこの基準電圧
８と積分回路１２３の出力直流信号７との差分を検出
し、この差分によってバイアス電圧依存抵抗１１ａ，１
１ｂ，…，１１ｎに供給するバイアス電圧を上昇または
下降させる。
により生ぜしめられる基準直流電圧Ｖｃ２７を基準電圧
８として定常的に出力し、比較器１２５はこの基準電圧
８と積分回路１２３の出力直流信号７との差分を検出
し、この差分によってバイアス電圧依存抵抗１１ａ，１
１ｂ，…，１１ｎに供給するバイアス電圧を上昇または
下降させる。
【００２９】一般に、出力バッファ回路の駆動能力は集
積回路出力回路の利得とすることができ、この利得は入
力抵抗に反比例する。
積回路出力回路の利得とすることができ、この利得は入
力抵抗に反比例する。
【００３０】したがって本実施形態では、バイアス電圧
依存抵抗１１ａ，１１ｂ，…，１１ｎは、波形２２の波
が回路入力として入力されたときは抵抗値が大きくなる
ように、また波形２３の波が回路入力として入力された
ときは抵抗値が小さくなるように、比較器１２５の出力
レベルを設定することによって出力波形の立上がり／立
下がりの遷移時間を一定値に保つ制御が可能である。
依存抵抗１１ａ，１１ｂ，…，１１ｎは、波形２２の波
が回路入力として入力されたときは抵抗値が大きくなる
ように、また波形２３の波が回路入力として入力された
ときは抵抗値が小さくなるように、比較器１２５の出力
レベルを設定することによって出力波形の立上がり／立
下がりの遷移時間を一定値に保つ制御が可能である。
【００３１】また、通常、同一チップ内にあるすべての
回路を構成する各素子の製造誤差はほぼ同一と考えられ
るので、本実施形態の集積回路出力回路におけるよう
に、出力制御回路１内のバイアス電圧発生器１２は、同
一能力で同一の外部条件で使用するｎ個の出力バッファ
回路３０ａ，３０ｂ，…，３０ｎに対して１個だけを設
置すれば良い。
回路を構成する各素子の製造誤差はほぼ同一と考えられ
るので、本実施形態の集積回路出力回路におけるよう
に、出力制御回路１内のバイアス電圧発生器１２は、同
一能力で同一の外部条件で使用するｎ個の出力バッファ
回路３０ａ，３０ｂ，…，３０ｎに対して１個だけを設
置すれば良い。
【００３２】
【発明の効果】以上説明したように本発明は、複数組の
入力端子と出力端子との間に出力バッファと直列に接続
されたバイアス電圧依存抵抗と、出力バッファの出力の
伝送信号の立上がり／立下がりの遷移時間に比例する一
定の電位を有する信号に変換するためのバイアス電圧を
発生するバイアス電圧発生器と、このバイアス電圧発生
器からのバイアス電圧によってバイアス電圧依存抵抗を
制御する制御手段とを備えることにより、また、上記バ
イアス電圧発生器は複数組の中の任意の１組の入力端子
と出力端子との間に接続された１個のみとし、さらに、
上記バイアス電圧発生器は入力端子から入力された信号
に同期したのこぎり波を発生するのこぎり波発生回路と
とのこぎり波を出力バッファの出力の伝送信号により整
形して台形波を出力する波形整形回路と、台形波を一定
電圧の直流信号に変換する積分回路と、基準電圧を発生
する基準電圧発生器と、基準電圧とサンプル／ホールド
された直流信号とを比較しその差分によりバイアス電圧
を調整してバイアス電圧依存抵抗に供給する比較器とを
備えることにより、出力バッファの出力波形の状態をフ
ィードバックして自動的に所望の出力波形を得ることが
できるので、外部の負荷条件によって出力波形の立上が
り／立下がりの遷移時間を制御してクロストークなどの
ノイズ発生の要因を抑えることができるという効果を有
する。
入力端子と出力端子との間に出力バッファと直列に接続
されたバイアス電圧依存抵抗と、出力バッファの出力の
伝送信号の立上がり／立下がりの遷移時間に比例する一
定の電位を有する信号に変換するためのバイアス電圧を
発生するバイアス電圧発生器と、このバイアス電圧発生
器からのバイアス電圧によってバイアス電圧依存抵抗を
制御する制御手段とを備えることにより、また、上記バ
イアス電圧発生器は複数組の中の任意の１組の入力端子
と出力端子との間に接続された１個のみとし、さらに、
上記バイアス電圧発生器は入力端子から入力された信号
に同期したのこぎり波を発生するのこぎり波発生回路と
とのこぎり波を出力バッファの出力の伝送信号により整
形して台形波を出力する波形整形回路と、台形波を一定
電圧の直流信号に変換する積分回路と、基準電圧を発生
する基準電圧発生器と、基準電圧とサンプル／ホールド
された直流信号とを比較しその差分によりバイアス電圧
を調整してバイアス電圧依存抵抗に供給する比較器とを
備えることにより、出力バッファの出力波形の状態をフ
ィードバックして自動的に所望の出力波形を得ることが
できるので、外部の負荷条件によって出力波形の立上が
り／立下がりの遷移時間を制御してクロストークなどの
ノイズ発生の要因を抑えることができるという効果を有
する。
【図１】本発明の集積回路出力回路の一実施形態を示す
ブロック図である。
ブロック図である。
【図２】図１における各主要点の波形の一例を示す波形
図である。
図である。
【図３】従来の集積回路出力回路の一例を示すブロック
図である。
図である。
【符号の説明】 １ 出力制御回路 ４ 出力信号 ５ のこぎり波 ６ 台形波 ７ 直流信号 ８ 基準電圧 ９ バイアス電圧 １０ａ，１０ｂ，…，１０ｎ 入力端子 １１ａ，１１ｂ，…，１１ｎ バイアス電圧依存抵抗 １２ バイアス電圧発生器 １３ サンプル／ホールド信号 ２０ａ，２０ｂ，…，２０ｎ 出力バッファ回路 ２１，…，２９ 波形 ３０ａ，３０ｂ，…，３０ｎ 出力端子 １２１ のこぎり波発生回路 １２２ 波形整形回路 １２３ 積分回路 １２４ 基準電圧発生器 １２５ 比較器 １２６ サンプル／ホールド回路 ２００ａ，２００ｂ，…，２００ｎ 出力回路（Ｏ
Ｔ） Ｔ１，…，Ｔ４ 時点 ＴＩ 入力端子 ＴＯ 出力端子 Ｖｃ２７，…，Ｖｃ２９ 直流電圧 Ｖｔｈ スレッシュホールド電圧
Ｔ） Ｔ１，…，Ｔ４ 時点 ＴＩ 入力端子 ＴＯ 出力端子 Ｖｃ２７，…，Ｖｃ２９ 直流電圧 Ｖｔｈ スレッシュホールド電圧
Claims (3)
- 【請求項１】 複数組の入力端子と出力端子との間に出
力バッファと直列に接続されたバイアス電圧依存抵抗
と、前記出力バッファの出力の伝送信号の立上がり／立
下がりの遷移時間に比例する一定の電位を有する信号に
変換するためのバイアス電圧を発生するバイアス電圧発
生器と、このバイアス電圧発生器からの前記バイアス電
圧によって前記バイアス電圧依存抵抗を制御する制御手
段とを備えることを特徴とする集積回路出力回路。 - 【請求項２】 前記バイアス電圧発生器は前記複数組の
中の任意の１組の前記入力端子と出力端子との間に接続
された１個のみであることを特徴とする請求項１記載の
集積回路出力回路。 - 【請求項３】 前記バイアス電圧発生器は前記入力端子
から入力された信号に同期したのこぎり波を発生するの
こぎり波発生回路と、前記のこぎり波を前記出力バッフ
ァの出力の前記伝送信号により整形して台形波を出力す
る波形整形回路と、前記台形波を一定電圧の直流信号に
変換する積分回路と、基準電圧を発生する基準電圧発生
器と、前記基準電圧とサンプル／ホールドされた前記直
流信号とを比較しその差分によりバイアス電圧を調整し
て前記バイアス電圧依存抵抗に供給する比較器とを備え
ることを特徴とする請求項１または２記載の集積回路出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279997A JPH09130224A (ja) | 1995-10-27 | 1995-10-27 | 集積回路出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279997A JPH09130224A (ja) | 1995-10-27 | 1995-10-27 | 集積回路出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130224A true JPH09130224A (ja) | 1997-05-16 |
Family
ID=17618875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279997A Pending JPH09130224A (ja) | 1995-10-27 | 1995-10-27 | 集積回路出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130224A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03210815A (ja) * | 1990-01-12 | 1991-09-13 | Nec Corp | Ｃｍｏｓ型出力回路 |
| JPH05102829A (ja) * | 1991-10-08 | 1993-04-23 | Nec Ic Microcomput Syst Ltd | Ｃｍｏｓ出力回路 |
| JPH06268505A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 半導体集積回路 |
| JPH0766702A (ja) * | 1993-08-25 | 1995-03-10 | Oki Micro Design Miyazaki:Kk | 出力バッファ回路 |
| JPH07202671A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路 |
| JPH08335830A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 駆動電流調整機能付きバッファ回路 |
-
1995
- 1995-10-27 JP JP7279997A patent/JPH09130224A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03210815A (ja) * | 1990-01-12 | 1991-09-13 | Nec Corp | Ｃｍｏｓ型出力回路 |
| JPH05102829A (ja) * | 1991-10-08 | 1993-04-23 | Nec Ic Microcomput Syst Ltd | Ｃｍｏｓ出力回路 |
| JPH06268505A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 半導体集積回路 |
| JPH0766702A (ja) * | 1993-08-25 | 1995-03-10 | Oki Micro Design Miyazaki:Kk | 出力バッファ回路 |
| JPH07202671A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路 |
| JPH08335830A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 駆動電流調整機能付きバッファ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163178A (en) | Impedance controlled output driver | |
| JP3031419B2 (ja) | 半導体集積回路 | |
| US8378651B2 (en) | LDO with distributed output device | |
| CN110022062A (zh) | 调节器和操作调节器的方法 | |
| EP0451870B1 (en) | Reference voltage generating circuit | |
| US6847198B2 (en) | Frequency sensing voltage regulator | |
| EP0513928A1 (en) | Constant voltage circuit | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| JPH08136621A (ja) | 電源電圧供給装置 | |
| CN114300935B (zh) | 激光器的驱动系统、激光装置、驱动方法 | |
| JPH09130224A (ja) | 集積回路出力回路 | |
| KR19990017292A (ko) | 가변 비정수배 분주회로 | |
| JPH0828625B2 (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
| EP0463641B1 (en) | A clock signal supply system | |
| WO1991003878A2 (en) | Voltage coupling circuit for digital-to-time converter | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US6552516B2 (en) | Regulator system for controlling output voltage and method of controlling the same | |
| US20050104633A1 (en) | Transmitter output stage for a two-wire bus | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JPH05291914A (ja) | Ｍｏｓドライバー段の作動特性最適化装置 | |
| JPH06132807A (ja) | 出力バッファ能力制御回路 | |
| US4504928A (en) | Current ramp generator | |
| JPH07170726A (ja) | 電源電圧制御方法および装置 | |
| JP2814647B2 (ja) | ドライバ出力回路 | |
| CN121366543A (zh) | 驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990302 |