JPH09130291A - デュアルモード携帯電話端末のクロック分配方式 - Google Patents

デュアルモード携帯電話端末のクロック分配方式

Info

Publication number
JPH09130291A
JPH09130291A JP7282885A JP28288595A JPH09130291A JP H09130291 A JPH09130291 A JP H09130291A JP 7282885 A JP7282885 A JP 7282885A JP 28288595 A JP28288595 A JP 28288595A JP H09130291 A JPH09130291 A JP H09130291A
Authority
JP
Japan
Prior art keywords
frequency
reference clock
clock
phs
pdc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7282885A
Other languages
English (en)
Inventor
Masaru Kokubo
優 小久保
Mitsutaka Hikita
光孝 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7282885A priority Critical patent/JPH09130291A/ja
Publication of JPH09130291A publication Critical patent/JPH09130291A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】1つのTCXOにて異なる通信方式の基準クロ
ックを生成する。 【解決手段】2つ以上の通信方式に対応できるデュアル
モード携帯電話端末において、端末内の基準クロックを
生成する基準信号発生回路にそれぞれの方式が最低限必
要とするクロック周波数の最小公倍数、または、その整
数倍の基準クロック周波数を用い、所望の分周数を有す
る分周器により各通信方式に対応した基準クロックを生
成し、分配する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は通信用携帯電話機に
かかり、特に、PHS(Parsonal Handy Phone System)
やPDC(Parsonal Digital Cellular)などの異なる通
信方式の両方にて通話可能な携帯通信端末に関する。
【0002】
【従来の技術】従来異なる通信方式での通信を1台の携
帯端末で行えるようにした端末は存在していないので、
PHSとPDCの通信手段を両立できる技術は存在して
いない。しかし、一般的に用いられる方法として、図4
に示すような端末内に電圧制御温度補償水晶発振器(VCT
CXO)を設置し、その出力信号を端末内の各ブロックの基
準信号として供給する方式が挙げられる。ここで、VCTC
XOが用いられる理由は基地局からの周波数の偏差を極小
にする帰還手段の実現を容易にするためであるので、基
地局との周波数偏差の仕様によっては温度補償が必要な
い場合は電圧制御水晶発振器(VCXO)を用いる場合も
ある。
【0003】図4に示すようにPHSとPDCのような
異なる通信方式を持つ端末を実現する場合、従来の技術
の延長線から容易に実現する方式として2つのVCTCXOを
用意して、それぞれの通信方式に合わせた最適な周波数
にて発振させ、それらを独立に分周することにより、P
HSまたはPDCの各回路ブロックにて必要な基準クロ
ックを生成する方法が考えられる。従来用いられている
VCTCXOの代表的な周波数としてはPDCが12.6MH
z,PHSが19.2MHzであることが多い。
【0004】
【発明が解決しようとする課題】各回路ブロックにて必
要な基準クロックを生成する方法として、2つのVCTCXO
またはそれに準ずる2つの基準発振器を用いた場合、VC
TCXOの大きさおよび消費電流が携帯電話の通話時間や大
きさに対して問題となる。通常使われている携帯端末で
のVCTCXOの大きさは約1cm2 程度であり、消費電流は約
5mA程度であり、これが2つ用いられることは、通信
携帯端末の大きさや通話時間に対して大きな不利益をも
たらす。
【0005】本発明は、従来の延長線にてPHSとPD
Cの両方の通信方式をサポートするデュアルモード携帯
電話端末を製作した場合、2つのVCTCXOを必要とする問
題点に対して、1つのTCXOにて実現できるクロック
分配方法を提供するものである。
【0006】
【課題を解決するための手段】PDCおよびPHSの基
準クロックとして必要な周波数成分は、PDCの変復調
器に用いられる42kHz,周波数シンセサイザに用い
られる25kHz,PHSの変復調器に必要な192k
Hz,周波数シンセサイザに必要な300kHzの4種
類である。
【0007】これらをカウンタ等のジッタ発生の小さい
方式でそれぞれの回路ブロックにて必要なクロックを供
給する。
【0008】まず、上述した各クロック周波数をカウン
タのような整数の分周数を有する分周器にて生成すると
して、最少の発振周波数(以上4つの周波数成分の最小
公倍数)を求めると、33.6MHz である。この発振
周波数を800分周すればPDCの変復調器に用いられ
る42kHzが発生でき、また、1344分周すること
により,PDCの周波数シンセサイザに用いられる25
kHzが得られる。
【0009】一方、PHSの変復調器に必要な192k
Hzは上記発振周波数を175分周することにより得ら
れ、周波数シンセサイザに必要な300kHzは112
分周することにより、同様に生成可能となる。
【0010】デュアルモード通信電話端末の場合、同時
には1つの通信方式しか使われることがないので、本方
式のように2つの通信方式に共通の周波数を持つ発振器
を用いて基準クロックを生成しても問題とはならない。
【0011】次に、PHSとPDCに必要な共通の発振
周波数を生成する方法として、以下の3つの方法が考え
られる。(1)33.6MHzのVCTCXO,(2)11.2MH
zのVCTCXOの出力に3倍周波に共振点を有する共振器を
接続して、33.6MHz の周波数成分を得る方法,
(3)11.2MHz のVCTCXOの出力をPLLを用いてた
21逓倍回路を接続し、その出力信号をスーパーヘテロ
ダイン受信回路の中間周波数として用い、その中間周波
数を7分周することにより、上記PHSとPDCに必要
な共通の発振周波数を得る。
【0012】本方式のクロック分配方法を用いれば、2
つの方式に共通な周波数にて発振する基準信号を一旦生
成してから、それぞれの通信方式に必要な基準クロック
を発生させることができるので、デュアルモード携帯電
話端末のように複数種の基準クロックを容易に生成する
ことができる。
【0013】
【発明の実施の形態】デュアルモード携帯電話端末の基
準クロック分配方式の実施例を図1から図3を用いて説
明する。
【0014】デュアルモード携帯電話端末は1つの携帯
電話端末内に2つまたはそれ以上の通信方式に対応でき
る送受信回路を内蔵している端末である。ここでは、日
本で行われているPDCとPHSの2つの通信方式に対
応できるデュアルモード携帯電話端末を例にとって基準
クロックの分配方式について説明する。ただし、この分
配方式は日本以外の各国で行われているGSMやIN5
4などの各方式においても同様に適用可能である。
【0015】図1に本発明の一実施例のデュアルモード
携帯電話端末のブロック図を示す。この装置はアンテナ
から受信した信号(PHS−RX)をPHSシンセサイザ
4Aの出力信号を用いて第1のPHS受信用中間周波数
に変換する第1のミキサ回路5A,該第1のミキサ回路
5Aの出力をPHSシンセサイザ4Bの出力信号を用い
て第2のPHS受信用中間周波数に変換する第2のミキ
サ回路5B,該第2のミキサ回路5Bの出力をPHSの
通信方式にて定められている復号則にしたがって復調し
受信データの再生信号線12(PHS RX−DAT
A)とPHS送信データ信号線13(PHS TX−D
ATA)をPHSの通信方式にて定められている符号則
にしたがって符合するPHS変復調器6,該PHS変復
調器6の出力をPHSシンセサイザ4Bの出力信号を用
いて第1のPHS送信用中間周波数に変換する第3のミ
キサ回路5C,該第3のミキサ回路5Cの出力をPHS
シンセサイザ4Aの出力信号を用いてアンテナから送信
されるPHS送信信号用周波数(PHS−TX)に変換
する第4のミキサ回路5Dから構成されるPHS用送受
信回路とを有している。
【0016】また、同様にアンテナから受信した信号
(PDC−RX)をPDCシンセサイザ4Cの出力信号
を用いて第1のPDC受信用中間周波数に変換する第5
のミキサ回路5E,該第5のミキサ回路5Eの出力をP
DCシンセサイザ4Dの出力信号を用いて第2のPDC
受信用中間周波数に変換する第6のミキサ回路5F,該
第6のミキサ回路5Fの出力をPDCの通信方式にて定
められている復号則にしたがって復調し、受信データの
再生信号線14(PDC RX−DATA)とPDC送
信データ信号線15(PDC TX−DATA)をPD
Cの通信方式にて定められている符号則にしたがって符
合するPDC変復調器7,該PDC変復調器7の出力を
PDCシンセサイザ4Dの出力信号を用いて第1のPD
C送信用中間周波数に変換する第7のミキサ回路5G,
該第7のミキサ回路5Gの出力をPDCシンセサイザ4
Cの出力信号を用いてアンテナから送信されるPDC送
信信号用周波数(PDC−TX)に変換する第8のミキ
サ回路5Hから構成されるPDC用送受信回路と、デュ
アルモード携帯電話端末の基準クロックを発生する温度
補償電圧制御水晶発振器(VCTCXO)1と該VCTCXO1 の出
力信号をPHSシンセサイザ4A,PHSシンセサイザ
4B,PDCシンセサイザ4C,PDCシンセサイザ4
D,PHS変復調器6,PDC変復調器7のそれぞれの
動作基準クロックを供給するためのクロック分配回路2
を有している。
【0017】ここで、図1に示す第1の実施例では、ク
ロック分配回路2は分周器3A〜3Dにより構成されて
いるが、図2に示す第2の実施例では、VCTCXO1 とクロ
ック分配器2との間にインダクタンスとキャパシタンス
にて構成される逓倍器(共振回路)16が挿入される。
一方、図3に示す第3の実施例では、VCTCXO1 の出力は
PHSシンセサイザ4Bに入力されており、該PHSシ
ンセサイザ4Bの出力の一部を分岐してクロック分配器
2内の新たな分周器3Eに入力され、該分周器3Eの出
力が他の分周器3A〜3Dに入力されている。
【0018】次に、クロック分配方式について説明す
る。図1に示す第1の実施例では、PDCおよびPHS
の基準クロックとして必要な周波数成分をVCTCXO1 を用
いて発生する。PDCおよびPHSの基準クロックとし
て必要な周波数成分は、PDC変復調器7に用いられる4
2kHz,PDC周波数シンセサイザ4C,4Dに用い
られる25kHz,PHS変復調器6に必要な192k
Hz,PHS周波数シンセサイザ4A,4Bに必要な3
00kHzの4種類である。これらをカウンタ等のジッ
タ発生の小さい方式でそれぞれの回路ブロックにて必要
なクロックを供給する。
【0019】まず、上述した4つのクロック周波数をカ
ウンタのような低ジッタを実現するために整数の分周数
を有する分周器にて生成する。したがって、最少の発振
周波数(以上4つの周波数成分の最小公倍数)を求める
と、33.6MHz である。該発振周波数を800分周
すればPDC変復調器7に用いられる42kHzが発生
でき、また、1344分周することによりPDC周波数
シンセサイザ4A,4Bに用いられる25kHzが得ら
れる。
【0020】一方、PHS変復調器6に必要な192k
Hzは上記発振周波数を175分周することにより得ら
れ、PHS周波数シンセサイザ4C,4Dに必要な30
0kHzは112分周することにより、同様に生成可能
となる。
【0021】デュアルモード通信電話端末の場合でも、
同時には1つの通信方式しか使われないので、本方式の
ように2つの通信方式に共通の周波数を持つ発振器を用
いて基準クロックを生成しても問題とはならない。
【0022】以上の点をまとめると、VCTCXO1の発振周
波数を33.6MHzとして、クロック分配回路2の4
つの分周器3A〜3Dのそれぞれの分周数を次のように
定めれば良い。
【0023】 (1) 分周器3A: 112 (2) 分周器3B: 175 (3) 分周器3C: 800 (4) 分周器3D:1344 また、この場合、各分周器(3−1〜3−4)の出力は、
上記(1)から(4)の分周数の整数分の1となる値とし、
該PHSまたはPDCシンセサイザ4A〜4Dおよび変
復調器(6,7)の内部にてさらに所望の値まで分周する
構成としても問題ない。
【0024】次に、クロック分配方式の他の実施例とし
て、図2に示す方法を説明する。
【0025】図2に示す第2の実施例の第1の実施例に
対する変更は、VCTCXO1 の発振周波数として上記33.
6MHzよりも低い、例えば、3分の1の11.2MH
zを用いた点にある。これは高い発振周波数のVCTCXO1
は消費電力が大きく、しかも、温度補償特性を得ること
が困難な場合があるためである。
【0026】図2に示す第2の実施例はVCTCXO1 の出力
にここでは3倍周波に共振点を有する逓倍器16を接続
して、33.6MHz の周波数成分を得る方法を用いて
いる。該逓倍器16は、簡単なキャパシタンスやインダ
クタンスにより構成可能である。ここで、VCTCXO1 の発
振周波数を必要な発振周波数の3分の1とした理由は、
現段階のVCTCXOの一般的な部品入手可能周波数が約10
MHz程度であるからで、今後の技術の進歩や適用箇所
の条件により3分の1以外の周波数を選択することは整
数にて除算が可能な条件を満足していれば何の問題も生
じない。
【0027】最後に、クロック分配方式のもう1つ他の
実施例として、図3に示す方法を説明する。
【0028】図3に示す第3の実施例は、デュアルモー
ド携帯電話端末に必要な基準クロックをPDCまたはP
HSの第1の中間周波数を発生するためのシンセサイザ
4B,4Dと共用する方式である。この第3の実施例で
は、PHSシンセサイザ4Bを上記基準クロックを発生
させるために共用する方法を示しているが、もちろん、
PDCシンセサイザ4Dを共用する構成も適用可能であ
る。
【0029】また、以下の説明に使用する周波数値や分
周数値はこの実施例の説明のための数値であって、実際
の適用にあたっては本発明の趣旨を変更しない範囲で変
更してもかまわない。
【0030】VCTCXO1の発振周波数は第3の実施例でも
第2の実施例と同様に11.2MHzを選択した。VCTCX
O1 の出力はPHSシンセサイザ4Bに入力される。P
HSシンセサイザ4Bでは入力されたVCTCXO1の出力周
波数11.2MHzを21逓倍するように構成される。
21逓倍する方法としては、通常よく用いられているPL
Lを用いた周波数シンセサイザを用いれば容易に実現で
きる。PHSシンセサイザ4Bの出力はこの実施例では
235.2MHz となる。該PHSシンセサイザ4Bの
出力は、PHS受信用ミキサ回路5Cに供給され、第2
の受信用中間周波数を生成するために利用されるととも
に、該PHSシンセサイザ4bの出力はクロック分配回
路2の第5の分周器3Eに入力され、他の分周器3A〜
3Dに必要な周波数33.6MHz を生成する。この実
施例での分周器3Eの分周数は7となる。
【0031】以上3つの本発明に関する実施例を説明し
たが、本発明は図1から図3に示したスーパーヘテロダ
イン構成だけでなく、中間周波数を1段としたいわゆる
ヘテロダイン方式についても適用可能である。また、本
発明に用いている4つのシンセサイザは互いに時分割に
て共用しても問題はない。
【0032】
【発明の効果】本発明を用いることにより、基準周波数
信号としてのVCTCXOを1つのみ用いる方式でも、PHS
やPDCなどの基準周波数が異なる方式を複数内蔵した
デュアルモード携帯通信端末が実現可能となり、その経
済性および小型化に効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図。
【図2】本発明の第2の実施例を示すブロック図。
【図3】本発明の第3の実施例を示すブロック図。
【図4】従来例を示すブロック図。
【符号の説明】
1…VCTCXVO 、2…クロック分配回路、3A〜3E…分
周器、4A〜4D…PHSシンセサイザ、5A〜5H…
ミキサ回路、6…PHS変復調器、7…PDC変復調器、
8…信号線(PHS−RX)、9…信号線(PHS−T
X)、10…信号線(PDC−RX)、11…信号線(P
DC−TX)、12…信号線(PHS RX−DAT
A)、13…信号線(PHS X−DATA)、14…信
号線(PDCRX−DATA)、15…信号線(PDC
TX−DATA)、16…逓倍器。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】2つ以上の通信方式に対応できるデュアル
    モード携帯電話端末において、端末内の基準クロックを
    生成する基準信号発生回路にそれぞれの方式が最低限必
    要とするクロック周波数の最小公倍数、または、その整
    数倍の基準クロック周波数を用い、所望の分周数を有す
    る分周器により各通信方式に対応した基準クロックを生
    成し、分配することを特徴とするクロック分配方式。
  2. 【請求項2】請求項1において、通信方式はPDC(Par
    sonal Digital Cellular)、および、PHS(Parsonal
    Handy Phone System)であり、基準クロックとして3
    3.6MHzまたは、その整数倍の周波数を用いること
    を特徴としたクロック分配方式。
  3. 【請求項3】請求項2において、基準クロッまたはその
    整数倍の周波数を生成する手段として、上記基準クロッ
    クより低い発振周波数の発振器を用いて、その出力に3
    3.6MHzまたはその整数倍の周波数に共振点を有する
    共振回路を接続した回路を用いたことを特徴とするクロ
    ック分配方式。
  4. 【請求項4】請求項2において、基準クロックまたはそ
    の整数倍の周波数を生成する手段として、上記基準クロ
    ックより低い発振周波数の発振器を用いて、その出力に
    33.6MHzまたはその整数倍の周波数を発振するPLL
    (Phase Locked Loop)による逓倍回路を用い、その周波
    数をスーパーヘテロダイン受信回路の中間周波数として
    利用し、上記PLL回路の出力を所望の分周数にて分周
    する分周器が接続され、上記33.6MHz またはその
    整数倍の周波数である基準クロックを生成することを特
    徴とするクロック分配方式。
  5. 【請求項5】請求項1から4において、基準クロックは
    電圧制御水晶発振器または温度補償電圧制御水晶発振器
    を用いたことを特徴とするクロック分配方式。
JP7282885A 1995-10-31 1995-10-31 デュアルモード携帯電話端末のクロック分配方式 Pending JPH09130291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7282885A JPH09130291A (ja) 1995-10-31 1995-10-31 デュアルモード携帯電話端末のクロック分配方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7282885A JPH09130291A (ja) 1995-10-31 1995-10-31 デュアルモード携帯電話端末のクロック分配方式

Publications (1)

Publication Number Publication Date
JPH09130291A true JPH09130291A (ja) 1997-05-16

Family

ID=17658358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7282885A Pending JPH09130291A (ja) 1995-10-31 1995-10-31 デュアルモード携帯電話端末のクロック分配方式

Country Status (1)

Country Link
JP (1) JPH09130291A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004504A1 (en) * 1997-07-15 1999-01-28 Kabushiki Kaisha Toshiba Radio communication equipment
KR100253502B1 (ko) * 1997-06-03 2000-04-15 김영환 디씨에스 및 피씨에스 겸용 단말기
JP2002077103A (ja) * 2000-09-05 2002-03-15 Hitachi Kokusai Electric Inc Cdma基地局装置
JP2003515264A (ja) * 1999-10-19 2003-04-22 クゥアルコム・インコーポレイテッド 効率的な発振器同期を有する多モード通信システム
JP2004526343A (ja) * 2000-12-07 2004-08-26 モトローラ・インコーポレイテッド 共通基準発振器を用いたマルチモード無線通信装置
JP2007129490A (ja) * 2005-11-02 2007-05-24 National Institute Of Information & Communication Technology ディジタル放送対応型ソフトウェア無線機及び、画像信号処理装置
US7885626B2 (en) 1999-11-15 2011-02-08 Renesas Technology Corp. Mobile communication apparatus
US10097320B2 (en) 2013-10-09 2018-10-09 Ntt Docomo, Inc. User terminal, radio base station and radio communication method
CN112838863A (zh) * 2020-12-28 2021-05-25 安徽四创电子股份有限公司 一种直接频率合成变频器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253502B1 (ko) * 1997-06-03 2000-04-15 김영환 디씨에스 및 피씨에스 겸용 단말기
WO1999004504A1 (en) * 1997-07-15 1999-01-28 Kabushiki Kaisha Toshiba Radio communication equipment
US6393299B1 (en) 1997-07-15 2002-05-21 Kabushiki Kaisha Toshiba Radio communication equipment
JP2003515264A (ja) * 1999-10-19 2003-04-22 クゥアルコム・インコーポレイテッド 効率的な発振器同期を有する多モード通信システム
US7885626B2 (en) 1999-11-15 2011-02-08 Renesas Technology Corp. Mobile communication apparatus
US8107912B2 (en) 1999-11-15 2012-01-31 Renesas Electronics Corporation Mobile communication apparatus
JP2002077103A (ja) * 2000-09-05 2002-03-15 Hitachi Kokusai Electric Inc Cdma基地局装置
JP2004526343A (ja) * 2000-12-07 2004-08-26 モトローラ・インコーポレイテッド 共通基準発振器を用いたマルチモード無線通信装置
JP2007129490A (ja) * 2005-11-02 2007-05-24 National Institute Of Information & Communication Technology ディジタル放送対応型ソフトウェア無線機及び、画像信号処理装置
US10097320B2 (en) 2013-10-09 2018-10-09 Ntt Docomo, Inc. User terminal, radio base station and radio communication method
CN112838863A (zh) * 2020-12-28 2021-05-25 安徽四创电子股份有限公司 一种直接频率合成变频器

Similar Documents

Publication Publication Date Title
EP0729238B1 (en) Transmitter and transceiver
JP3311794B2 (ja) デジタル無線電話機において異なる周波数の信号を発生する方法
JPH04361433A (ja) 無線電話機における周波数源回路
US20050030211A1 (en) Sigma-delta converter arrangement
JPH09130291A (ja) デュアルモード携帯電話端末のクロック分配方式
US5727019A (en) Digital modem
US4249138A (en) Citizens band transceiver frequency synthesizer with single offset and reference oscillator
JPH1188219A (ja) 受信機および送受信機
KR101757445B1 (ko) 주파수 합성 장치 및 이의 주파수 합성 방법
JPH09261019A (ja) 同期回路
JP2005051428A (ja) 周波数シンセサイザおよび通信装置
JP3383619B2 (ja) 移相器及びそれを用いた復調器
US6870428B2 (en) Mobile radio communications device having a PLL that phase locks with two crystal oscillators
EP0755113A2 (en) Radio receiver and frequency generator
JP3479283B2 (ja) 周波数シンセサイザ
JP2000244360A (ja) 複数周波数帯域移動無線装置
JP3441049B2 (ja) 高周波モジュール
JP2752850B2 (ja) 受信機
JPH0799448A (ja) Pll周波数シンセサイザ回路
JPH11355161A (ja) 通信装置のクロック制御回路
JPH1041833A (ja) 送信機及び通信機
KR100281111B1 (ko) 신호발생회로
JP2796969B2 (ja) 移動無線装置
GB2302625A (en) Multi-frequency single transistor oscillator and analog and digital down-conversion receiver with frequency error toleration
JPH1132359A (ja) ページャ