JPH09139660A - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路Info
- Publication number
- JPH09139660A JPH09139660A JP7298346A JP29834695A JPH09139660A JP H09139660 A JPH09139660 A JP H09139660A JP 7298346 A JP7298346 A JP 7298346A JP 29834695 A JP29834695 A JP 29834695A JP H09139660 A JPH09139660 A JP H09139660A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor switch
- voltage
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 直列接続式の半導体スイッチ回路において、
ゲート信号の時間バラツキにより発生する過電圧を抑制
するためスナバコンデンサの容量を増やすと、その充放
電に伴う損失が大きくなるという問題があった。 【解決手段】 ゲートドライブ回路７ａ、７ｂとＩＧＢ
Ｔ１ａ、１ｂのゲート端子との間に可変式ゲート抵抗６
ａ、６ｂを挿入する。そして、その抵抗値をゲート信号
の時間バラツキに応じて調整することにより、上記時間
バラツキに基づくＩＧＢＴ１ａ、１ｂの動作時間のバラ
ツキを抑制する。 【効果】 スナバコンデンサの容量を増大することな
く、ＩＧＢＴ１ａ、１ｂにかかる過電圧が抑制される。
ゲート信号の時間バラツキにより発生する過電圧を抑制
するためスナバコンデンサの容量を増やすと、その充放
電に伴う損失が大きくなるという問題があった。 【解決手段】 ゲートドライブ回路７ａ、７ｂとＩＧＢ
Ｔ１ａ、１ｂのゲート端子との間に可変式ゲート抵抗６
ａ、６ｂを挿入する。そして、その抵抗値をゲート信号
の時間バラツキに応じて調整することにより、上記時間
バラツキに基づくＩＧＢＴ１ａ、１ｂの動作時間のバラ
ツキを抑制する。 【効果】 スナバコンデンサの容量を増大することな
く、ＩＧＢＴ１ａ、１ｂにかかる過電圧が抑制される。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧駆動型半導
体スイッチ素子（以下、単に素子という）を直列接続し
て使用する半導体スイッチ回路に係り、例えば、ＩＧＢ
Ｔ素子のターンオン、ターンオフの時間バラツキによる
電圧アンバランスを抑制して直列接続された素子を有効
に利用する半導体スイッチ回路に関するものである。
体スイッチ素子（以下、単に素子という）を直列接続し
て使用する半導体スイッチ回路に係り、例えば、ＩＧＢ
Ｔ素子のターンオン、ターンオフの時間バラツキによる
電圧アンバランスを抑制して直列接続された素子を有効
に利用する半導体スイッチ回路に関するものである。
【０００２】
【従来の技術】従来、装置の電源電圧が素子の使用可能
電圧より高い場合には、素子を直列接続して使用する。
この時、直列接続された素子のスイッチングに時間バラ
ツキがあると、先にターンオフする素子や後にターンオ
ンする素子に過電圧が加わり素子が破壊する可能性があ
る。例えば、特開昭６０−２１００２６号公報には、ス
ナバコンデンサにより、各素子のスイッチング時の電圧
分担を均一化する技術が開示されている。
電圧より高い場合には、素子を直列接続して使用する。
この時、直列接続された素子のスイッチングに時間バラ
ツキがあると、先にターンオフする素子や後にターンオ
ンする素子に過電圧が加わり素子が破壊する可能性があ
る。例えば、特開昭６０−２１００２６号公報には、ス
ナバコンデンサにより、各素子のスイッチング時の電圧
分担を均一化する技術が開示されている。
【０００３】図７は上記スナバコンデンサを使用した従
来の直列接続式の半導体スイッチ回路を示す図である。
図において、１ａ、１ｂは主回路端子（コレクタ、エミ
ッタ）が互いに直列に接続されたＩＧＢＴ、２ａ、２ｂ
は、スナバダイオード、３ａ、３ｂはスナバコンデン
サ、４ａ、４ｂはスナバ抵抗、５ａ、５ｂは分圧抵抗、
１６ａ、１６ｂはゲート抵抗、７ａ、７ｂはＩＧＢＴ１
ａ、１ｂのゲート端子にゲート信号を供給するゲートド
ライブ回路である。そして、両ゲートドライブ回路７
ａ、７ｂは、共通のスイッチング制御信号によって動作
する。
来の直列接続式の半導体スイッチ回路を示す図である。
図において、１ａ、１ｂは主回路端子（コレクタ、エミ
ッタ）が互いに直列に接続されたＩＧＢＴ、２ａ、２ｂ
は、スナバダイオード、３ａ、３ｂはスナバコンデン
サ、４ａ、４ｂはスナバ抵抗、５ａ、５ｂは分圧抵抗、
１６ａ、１６ｂはゲート抵抗、７ａ、７ｂはＩＧＢＴ１
ａ、１ｂのゲート端子にゲート信号を供給するゲートド
ライブ回路である。そして、両ゲートドライブ回路７
ａ、７ｂは、共通のスイッチング制御信号によって動作
する。
【０００４】次に、図８により、ターンオンおよびター
ンオフの動作について説明する。図８において、Ｖａは
ＩＧＢＴ１ａのコレクタ・エミッタ間電圧、ＶｂはＩＧ
ＢＴ１ｂのコレクタ・エミッタ間電圧である。オン動作
が開始されるまでは、両ＩＧＢＴ１ａ、１ｂのコレクタ
・エミッタ間電圧Ｖａ、Ｖｂは分圧抵抗５により互いに
ほぼ等しい値となっている。ここで、ゲートドライブ回
路からのターンオンのゲート信号が供給されてオン動作
に入るが、実際の回路においては、ゲートドライブ回路
７ａ、７ｂに同時にスイッチング制御信号が入力されて
も、ゲートドライブ回路７ａ、７ｂを構成する部品精度
のバラツキによって出力信号、即ち、ＩＧＢＴ１ａ、１
ｂのゲート端子に供給されるゲート信号には若干の時間
差が生じる。
ンオフの動作について説明する。図８において、Ｖａは
ＩＧＢＴ１ａのコレクタ・エミッタ間電圧、ＶｂはＩＧ
ＢＴ１ｂのコレクタ・エミッタ間電圧である。オン動作
が開始されるまでは、両ＩＧＢＴ１ａ、１ｂのコレクタ
・エミッタ間電圧Ｖａ、Ｖｂは分圧抵抗５により互いに
ほぼ等しい値となっている。ここで、ゲートドライブ回
路からのターンオンのゲート信号が供給されてオン動作
に入るが、実際の回路においては、ゲートドライブ回路
７ａ、７ｂに同時にスイッチング制御信号が入力されて
も、ゲートドライブ回路７ａ、７ｂを構成する部品精度
のバラツキによって出力信号、即ち、ＩＧＢＴ１ａ、１
ｂのゲート端子に供給されるゲート信号には若干の時間
差が生じる。
【０００５】ここでは、例えば、ゲートドライブ回路７
ａから信号が出力されるタイミングがゲートドライブ回
路７ｂから信号が出力されるタイミングより早い場合を
想定する。この場合、図８に示すように、先ず、ＩＧＢ
Ｔ１ａが時刻ｔ＝ｔ1でターンオン動作を開始してコレ
クタ・エミッタ間電圧Ｖａが下がり始める。そして、次
に時刻ｔ＝ｔ2でＩＧＢＴ１ｂがターンオン動作を開始
するまでのΔＴ１の期間では、コレクタ・エミッタ間電
圧Ｖａが下がった分、コレクタ・エミッタ間電圧Ｖｂは
逆に上昇して過電圧が発生する。この時、スナバコンデ
ンサ３ｂによってＩＧＢＴ１ｂの電圧上昇は若干抑制さ
れる。遅れて、時刻ｔ＝ｔ2でＩＧＢＴ１ｂがターンオ
ン動作を開始すると、コレクタ・エミッタ間電圧Ｖｂも
下がり始め、コレクタ・エミッタ間電圧Ｖａが零になる
のに遅れてコレクタ・エミッタ間電圧Ｖｂも零となって
ターンオン動作が終了する。
ａから信号が出力されるタイミングがゲートドライブ回
路７ｂから信号が出力されるタイミングより早い場合を
想定する。この場合、図８に示すように、先ず、ＩＧＢ
Ｔ１ａが時刻ｔ＝ｔ1でターンオン動作を開始してコレ
クタ・エミッタ間電圧Ｖａが下がり始める。そして、次
に時刻ｔ＝ｔ2でＩＧＢＴ１ｂがターンオン動作を開始
するまでのΔＴ１の期間では、コレクタ・エミッタ間電
圧Ｖａが下がった分、コレクタ・エミッタ間電圧Ｖｂは
逆に上昇して過電圧が発生する。この時、スナバコンデ
ンサ３ｂによってＩＧＢＴ１ｂの電圧上昇は若干抑制さ
れる。遅れて、時刻ｔ＝ｔ2でＩＧＢＴ１ｂがターンオ
ン動作を開始すると、コレクタ・エミッタ間電圧Ｖｂも
下がり始め、コレクタ・エミッタ間電圧Ｖａが零になる
のに遅れてコレクタ・エミッタ間電圧Ｖｂも零となって
ターンオン動作が終了する。
【０００６】ターンオフ動作においては、ターンオン動
作とは逆に、早くターンオフするＩＧＢＴ１ａに過電圧
が発生する。
作とは逆に、早くターンオフするＩＧＢＴ１ａに過電圧
が発生する。
【０００７】
【発明が解決しようとする課題】以上のように、直列に
接続された素子に供給されるゲート信号に時間差がある
ため、いずれかの素子に過電圧が発生するが、この過電
圧を抑制するため、従来はスナバコンデンサの容量を増
大したり、別途、分圧コンデンサを設けたりしていた。
この結果、これらコンデンサの充放電に伴う損失が大き
くなるという問題があった。
接続された素子に供給されるゲート信号に時間差がある
ため、いずれかの素子に過電圧が発生するが、この過電
圧を抑制するため、従来はスナバコンデンサの容量を増
大したり、別途、分圧コンデンサを設けたりしていた。
この結果、これらコンデンサの充放電に伴う損失が大き
くなるという問題があった。
【０００８】また、他の対策として、上記過電圧を考慮
して直列接続する素子数を多くすることが考えられる
が、素子の利用率が低下し、装置が大形化して価格が上
昇する。
して直列接続する素子数を多くすることが考えられる
が、素子の利用率が低下し、装置が大形化して価格が上
昇する。
【０００９】この発明は、上記のような問題点を解消す
るためになされたもので、損失が少なくしかも素子の利
用率も良好な半導体スイッチ回路を得ることを目的とす
る。
るためになされたもので、損失が少なくしかも素子の利
用率も良好な半導体スイッチ回路を得ることを目的とす
る。
【００１０】
【課題を解決するための手段】請求項１に係る半導体ス
イッチ回路は、ゲートドライブ回路と各半導体スイッチ
素子のゲート端子との間に可変式の抵抗素子を挿入し、
上記各半導体スイッチ素子に供給されるゲート信号の時
間バラツキに応じて上記各抵抗素子の抵抗値を調整する
ことにより、上記ゲート信号の時間バラツキに基づく上
記半導体スイッチ素子の動作時間のバラツキを抑制する
ようにしたものである。
イッチ回路は、ゲートドライブ回路と各半導体スイッチ
素子のゲート端子との間に可変式の抵抗素子を挿入し、
上記各半導体スイッチ素子に供給されるゲート信号の時
間バラツキに応じて上記各抵抗素子の抵抗値を調整する
ことにより、上記ゲート信号の時間バラツキに基づく上
記半導体スイッチ素子の動作時間のバラツキを抑制する
ようにしたものである。
【００１１】また、請求項２に係る半導体スイッチ回路
は、各半導体スイッチ素子の主回路端子間の電圧を検出
する電圧検出回路、およびこの検出電圧が所定の設定値
を越えたとき当該電圧検出回路に係る半導体スイッチ素
子のゲート端子にターンオン信号を供給するゲート電圧
制御回路を備えたものである。
は、各半導体スイッチ素子の主回路端子間の電圧を検出
する電圧検出回路、およびこの検出電圧が所定の設定値
を越えたとき当該電圧検出回路に係る半導体スイッチ素
子のゲート端子にターンオン信号を供給するゲート電圧
制御回路を備えたものである。
【００１２】また、請求項３に係る半導体スイッチ回路
は、各半導体スイッチ素子の陽極端子とゲート端子との
間に定電圧素子を挿入し、上記定電圧素子に印加される
電圧が所定値を越えたとき当該定電圧素子を介してゲー
ト端子に印加される電圧により当該半導体スイッチ素子
をオン動作させるようにしたものである。
は、各半導体スイッチ素子の陽極端子とゲート端子との
間に定電圧素子を挿入し、上記定電圧素子に印加される
電圧が所定値を越えたとき当該定電圧素子を介してゲー
ト端子に印加される電圧により当該半導体スイッチ素子
をオン動作させるようにしたものである。
【００１３】
実施の形態１．図１はこの発明の実施の形態１による半
導体スイッチ回路を示す図である。図において、１〜
５、７は従来の図７の場合と同様であるが、ここでは、
従来の固定抵抗式のゲート抵抗１６に替わって、可変式
の可変式ゲート抵抗６ａ、６ｂを備えている。そして、
従来と同様に、ゲートドライブ回路７ａから出力される
ゲート信号の方がゲートドライブ回路７ｂから出力され
るゲート信号より早いものとすると、上記可変式ゲート
抵抗６ａの抵抗値を可変式ゲート抵抗６ｂの抵抗値より
若干大きめに設定する。
導体スイッチ回路を示す図である。図において、１〜
５、７は従来の図７の場合と同様であるが、ここでは、
従来の固定抵抗式のゲート抵抗１６に替わって、可変式
の可変式ゲート抵抗６ａ、６ｂを備えている。そして、
従来と同様に、ゲートドライブ回路７ａから出力される
ゲート信号の方がゲートドライブ回路７ｂから出力され
るゲート信号より早いものとすると、上記可変式ゲート
抵抗６ａの抵抗値を可変式ゲート抵抗６ｂの抵抗値より
若干大きめに設定する。
【００１４】図２は、可変式ゲート抵抗６ａ、６ｂの抵
抗値を以上のように設定した場合のターンオン、ターン
オフの動作を示すタイミングチャートである。ゲートド
ライブ回路７ａからのターンオンのゲート信号が出力さ
れるタイミングは従来と同じであっても、可変式ゲート
抵抗６ａの抵抗値が従来より大き目に設定されているの
で、ＩＧＢＴ１ａのゲート・エミッタ間へのキャリア注
入がその分遅れ、図２に示すように、ターンオン動作を
開始する時刻は、従来の時刻ｔ＝ｔ1から時刻ｔ＝ｔ3ま
で遅れる。この結果、ＩＧＢＴ１ｂがターンオン動作を
開始する時刻ｔ＝ｔ2までの時間差は従来のΔＴ１から
ΔＴ２にまでに抑制されることになり、これに伴いコレ
クタ・エミッタ間電圧Ｖｂの過電圧が小さく抑えられ
る。
抗値を以上のように設定した場合のターンオン、ターン
オフの動作を示すタイミングチャートである。ゲートド
ライブ回路７ａからのターンオンのゲート信号が出力さ
れるタイミングは従来と同じであっても、可変式ゲート
抵抗６ａの抵抗値が従来より大き目に設定されているの
で、ＩＧＢＴ１ａのゲート・エミッタ間へのキャリア注
入がその分遅れ、図２に示すように、ターンオン動作を
開始する時刻は、従来の時刻ｔ＝ｔ1から時刻ｔ＝ｔ3ま
で遅れる。この結果、ＩＧＢＴ１ｂがターンオン動作を
開始する時刻ｔ＝ｔ2までの時間差は従来のΔＴ１から
ΔＴ２にまでに抑制されることになり、これに伴いコレ
クタ・エミッタ間電圧Ｖｂの過電圧が小さく抑えられ
る。
【００１５】そして、遅れてＩＧＢＴ１ｂが時刻ｔ＝ｔ
2でターンオン動作を開始すると、コレクタ・エミッタ
間電圧Ｖｂの減少速度に比べてコレクタ・エミッタ間電
圧Ｖａの減少速度は、可変式ゲート抵抗６ａの抵抗値を
可変式ゲート抵抗６ｂの抵抗値より大きく設定した分、
遅くなり、両コレクタ・エミッタ間電圧Ｖａ、Ｖｂはほ
ぼ同時に零となってターンオン動作が終了する。
2でターンオン動作を開始すると、コレクタ・エミッタ
間電圧Ｖｂの減少速度に比べてコレクタ・エミッタ間電
圧Ｖａの減少速度は、可変式ゲート抵抗６ａの抵抗値を
可変式ゲート抵抗６ｂの抵抗値より大きく設定した分、
遅くなり、両コレクタ・エミッタ間電圧Ｖａ、Ｖｂはほ
ぼ同時に零となってターンオン動作が終了する。
【００１６】なお、ターンオフ動作においては、ターン
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合も、可変式ゲート抵抗６
ａの抵抗値が大きい分、ＩＧＢＴ１ａの動作が遅れるの
で、結果として両ＩＧＢＴ１ａ、１ｂの動作時間差が小
さくなり過電圧が抑制されることになる。
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合も、可変式ゲート抵抗６
ａの抵抗値が大きい分、ＩＧＢＴ１ａの動作が遅れるの
で、結果として両ＩＧＢＴ１ａ、１ｂの動作時間差が小
さくなり過電圧が抑制されることになる。
【００１７】以上のように、この実施の形態１では、可
変式ゲート抵抗を可変式とし、素子に供給されるゲート
信号の時間バラツキに応じて可変式ゲート抵抗６の抵抗
値を調整することにより、ゲート信号の時間バラツキに
基づく素子の動作時間のバラツキを抑制するようにした
ので、スナバコンデンサの容量を増やすことなく、従っ
て、損失を増大させることなく、素子の過電圧を抑える
ことができる。
変式ゲート抵抗を可変式とし、素子に供給されるゲート
信号の時間バラツキに応じて可変式ゲート抵抗６の抵抗
値を調整することにより、ゲート信号の時間バラツキに
基づく素子の動作時間のバラツキを抑制するようにした
ので、スナバコンデンサの容量を増やすことなく、従っ
て、損失を増大させることなく、素子の過電圧を抑える
ことができる。
【００１８】実施の形態２．図３はこの発明の実施の形
態２による半導体スイッチ回路を示す図である。図にお
いて、１〜５、７、１６は従来の図７の場合と同様で、
個々の説明は省略する。１００ａ、１００ｂはＩＧＢＴ
１ａ、１ｂのコレクタ・エミッタ間電圧を検出する電圧
検出回路で、抵抗８と９とからなっている。１０１ａ、
１０１ｂは過電圧判定回路で、基準電圧入力１０（電圧
Ｖｓｅｔ相当）を備えたコンパレータ１１からなってい
る。１０２ａ、１０２ｂはゲート電圧制御回路で、トラ
ンジスタ１２、抵抗１３、１４からなっている。１５
ａ、１５ｂはゲートドライブ回路７ａ、７ｂに入力され
るターンオン信号電位線である。
態２による半導体スイッチ回路を示す図である。図にお
いて、１〜５、７、１６は従来の図７の場合と同様で、
個々の説明は省略する。１００ａ、１００ｂはＩＧＢＴ
１ａ、１ｂのコレクタ・エミッタ間電圧を検出する電圧
検出回路で、抵抗８と９とからなっている。１０１ａ、
１０１ｂは過電圧判定回路で、基準電圧入力１０（電圧
Ｖｓｅｔ相当）を備えたコンパレータ１１からなってい
る。１０２ａ、１０２ｂはゲート電圧制御回路で、トラ
ンジスタ１２、抵抗１３、１４からなっている。１５
ａ、１５ｂはゲートドライブ回路７ａ、７ｂに入力され
るターンオン信号電位線である。
【００１９】次にターンオン、ターンオフの動作を図４
を参照して説明する。なお、この場合も、ゲートドライ
ブ回路７ａから出力されるゲート信号の方がゲートドラ
イブ回路７ｂから出力されるゲート信号より早いものと
する。先ず、時刻ｔ＝ｔ1でＩＧＢＴ１ａがターンオン
動作を開始してコレクタ・エミッタ間電圧Ｖａが下がり
始めると、この下がった分ＩＧＢＴ１ｂのコレクタ・エ
ミッタ間電圧Ｖｂが上昇する。そして、この上昇したコ
レクタ・エミッタ間電圧Ｖｂが基準電圧入力１０で設定
された電圧Ｖｓｅｔ相当値を越えると、過電圧判定回路
１０１ｂのコンパレータ１１が動作して“Ｌ”レベルの
信号を出力し、ゲート電圧制御回路１０２ｂのトランジ
スタ１２がオンする。
を参照して説明する。なお、この場合も、ゲートドライ
ブ回路７ａから出力されるゲート信号の方がゲートドラ
イブ回路７ｂから出力されるゲート信号より早いものと
する。先ず、時刻ｔ＝ｔ1でＩＧＢＴ１ａがターンオン
動作を開始してコレクタ・エミッタ間電圧Ｖａが下がり
始めると、この下がった分ＩＧＢＴ１ｂのコレクタ・エ
ミッタ間電圧Ｖｂが上昇する。そして、この上昇したコ
レクタ・エミッタ間電圧Ｖｂが基準電圧入力１０で設定
された電圧Ｖｓｅｔ相当値を越えると、過電圧判定回路
１０１ｂのコンパレータ１１が動作して“Ｌ”レベルの
信号を出力し、ゲート電圧制御回路１０２ｂのトランジ
スタ１２がオンする。
【００２０】この結果、ＩＧＢＴ１ｂのゲート端子がタ
ーンオン信号電位線１５ｂとつながり、ＩＧＢＴ１ｂが
オン動作する。但し、ゲートドライブ回路７ｂからのタ
ーンオン信号は未だ供給されていないので、上記オン動
作は直ぐに解除する方向となるが、コレクタ・エミッタ
間電圧Ｖａは下降を続けており、オン動作が解除される
とコレクタ・エミッタ間電圧Ｖｂは瞬時に電圧Ｖｓｅｔ
を越え再びゲート電圧制御回路１０２ｂが動作すること
になる。即ち、ＩＧＢＴ１ｂのコレクタ・エミッタ間電
圧Ｖｂは、図４に示すように、電圧Ｖｓｅｔでクランプ
される現象となる。
ーンオン信号電位線１５ｂとつながり、ＩＧＢＴ１ｂが
オン動作する。但し、ゲートドライブ回路７ｂからのタ
ーンオン信号は未だ供給されていないので、上記オン動
作は直ぐに解除する方向となるが、コレクタ・エミッタ
間電圧Ｖａは下降を続けており、オン動作が解除される
とコレクタ・エミッタ間電圧Ｖｂは瞬時に電圧Ｖｓｅｔ
を越え再びゲート電圧制御回路１０２ｂが動作すること
になる。即ち、ＩＧＢＴ１ｂのコレクタ・エミッタ間電
圧Ｖｂは、図４に示すように、電圧Ｖｓｅｔでクランプ
される現象となる。
【００２１】そして、このクランプ状態は、ＩＧＢＴ１
ｂに従来通りの過電圧が生じ、これが、ゲートドライブ
回路７ｂからの本来のゲート信号により時刻ｔ＝ｔ2で
開始されるＩＧＢＴ１ｂのターンオン動作とともに下降
して電圧Ｖｓｅｔに至る時に相当する時刻まで継続す
る。その後は、コレクタ・エミッタ間電圧Ｖａ、Ｖｂが
共に下降し、コレクタ・エミッタ間電圧Ｖａが零になる
のに遅れてコレクタ・エミッタ間電圧Ｖｂも零となって
ターンオン動作が終了する。
ｂに従来通りの過電圧が生じ、これが、ゲートドライブ
回路７ｂからの本来のゲート信号により時刻ｔ＝ｔ2で
開始されるＩＧＢＴ１ｂのターンオン動作とともに下降
して電圧Ｖｓｅｔに至る時に相当する時刻まで継続す
る。その後は、コレクタ・エミッタ間電圧Ｖａ、Ｖｂが
共に下降し、コレクタ・エミッタ間電圧Ｖａが零になる
のに遅れてコレクタ・エミッタ間電圧Ｖｂも零となって
ターンオン動作が終了する。
【００２２】なお、ターンオフ動作においては、ターン
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合は、過電圧判定回路１０
１ａ、ゲート電圧制御回路１０２ａが動作してコレクタ
・エミッタ間電圧Ｖａが電圧Ｖｓｅｔにクランプされ過
電圧が抑制される。
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合は、過電圧判定回路１０
１ａ、ゲート電圧制御回路１０２ａが動作してコレクタ
・エミッタ間電圧Ｖａが電圧Ｖｓｅｔにクランプされ過
電圧が抑制される。
【００２３】以上のように、この実施の形態２では、電
圧検出回路、過電圧判定回路およびゲート電圧制御回路
を備えたので、スナバコンデンサの容量を増やすことな
く、従って、損失を増大させることなく、素子の過電圧
を一定値以下に確実に抑制することができる。
圧検出回路、過電圧判定回路およびゲート電圧制御回路
を備えたので、スナバコンデンサの容量を増やすことな
く、従って、損失を増大させることなく、素子の過電圧
を一定値以下に確実に抑制することができる。
【００２４】実施の形態３．図５はこの発明の実施の形
態３による半導体スイッチ回路を示す図である。先の実
施の形態２とほぼ同一であり、詳細な説明は省略する
が、ここでは、過電圧判定回路１０１ａ、１０１ｂをト
ランジスタ１７で構成している。そして、コレクタ・エ
ミッタ間電圧Ｖａ、Ｖｂが図４の電圧Ｖｓｅｔを越えた
とき、このトランジスタ１７がオンとなるよう、電圧検
出回路１００ａ、１００ｂの抵抗８、９による分圧比が
設定されている。トランジスタ１７のオン動作と同時に
ゲート電圧制御回路１０２のトランジスタ１２がオンし
てコレクタ・エミッタ間電圧Ｖａ、Ｖｂを電圧Ｖｓｅｔ
にクランプする動作は、実施の形態２で説明した場合と
全く同様である。従って、この実施の形態３において
も、形態２の場合と同様の効果が得られる。
態３による半導体スイッチ回路を示す図である。先の実
施の形態２とほぼ同一であり、詳細な説明は省略する
が、ここでは、過電圧判定回路１０１ａ、１０１ｂをト
ランジスタ１７で構成している。そして、コレクタ・エ
ミッタ間電圧Ｖａ、Ｖｂが図４の電圧Ｖｓｅｔを越えた
とき、このトランジスタ１７がオンとなるよう、電圧検
出回路１００ａ、１００ｂの抵抗８、９による分圧比が
設定されている。トランジスタ１７のオン動作と同時に
ゲート電圧制御回路１０２のトランジスタ１２がオンし
てコレクタ・エミッタ間電圧Ｖａ、Ｖｂを電圧Ｖｓｅｔ
にクランプする動作は、実施の形態２で説明した場合と
全く同様である。従って、この実施の形態３において
も、形態２の場合と同様の効果が得られる。
【００２５】実施の形態４．図６はこの発明の実施の形
態４による半導体スイッチ回路を示す図である。図にお
いて、１〜５、７、１６は従来の図７の場合と同様で、
個々の説明は省略する。１８ａ、１８ｂはＩＧＢＴ１
ａ、１ｂのコレクタ端子とゲート端子との間に挿入され
た定電圧素子としてのツェナーダイオードである。
態４による半導体スイッチ回路を示す図である。図にお
いて、１〜５、７、１６は従来の図７の場合と同様で、
個々の説明は省略する。１８ａ、１８ｂはＩＧＢＴ１
ａ、１ｂのコレクタ端子とゲート端子との間に挿入され
た定電圧素子としてのツェナーダイオードである。
【００２６】次に、先の図４を参照してターンオン、タ
ーンオフの動作を説明する。先ず、時刻ｔ＝ｔ1でＩＧ
ＢＴ１ａがターンオン動作を開始してコレクタ・エミッ
タ間電圧Ｖａが下がり始めると、この下がった分ＩＧＢ
Ｔ１ｂのコレクタ・エミッタ間電圧Ｖｂが上昇する。そ
して、この上昇したコレクタ・エミッタ間電圧Ｖｂがツ
ェナーダイオード１８ｂのツェナー電圧を越えるとＩＧ
ＢＴ１ｂがオン動作する。しかし、ゲートドライブ回路
７ｂからのターンオン信号は未だ供給されていないの
で、上記オン動作は直ぐに解除する方向となるが、コレ
クタ・エミッタ間電圧Ｖａは下降を続けており、オン動
作が解除されるとコレクタ・エミッタ間電圧Ｖｂは瞬時
に電圧Ｖｓｅｔを越えツェナーダイオード１８ｂが再び
動作することになる。即ち、ＩＧＢＴ１ｂのコレクタ・
エミッタ間電圧Ｖｂは、図４に示すように、電圧Ｖｓｅ
ｔでクランプされる。
ーンオフの動作を説明する。先ず、時刻ｔ＝ｔ1でＩＧ
ＢＴ１ａがターンオン動作を開始してコレクタ・エミッ
タ間電圧Ｖａが下がり始めると、この下がった分ＩＧＢ
Ｔ１ｂのコレクタ・エミッタ間電圧Ｖｂが上昇する。そ
して、この上昇したコレクタ・エミッタ間電圧Ｖｂがツ
ェナーダイオード１８ｂのツェナー電圧を越えるとＩＧ
ＢＴ１ｂがオン動作する。しかし、ゲートドライブ回路
７ｂからのターンオン信号は未だ供給されていないの
で、上記オン動作は直ぐに解除する方向となるが、コレ
クタ・エミッタ間電圧Ｖａは下降を続けており、オン動
作が解除されるとコレクタ・エミッタ間電圧Ｖｂは瞬時
に電圧Ｖｓｅｔを越えツェナーダイオード１８ｂが再び
動作することになる。即ち、ＩＧＢＴ１ｂのコレクタ・
エミッタ間電圧Ｖｂは、図４に示すように、電圧Ｖｓｅ
ｔでクランプされる。
【００２７】なお、ターンオフ動作においては、ターン
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合は、ツェナーダイオード
１８ａが動作してコレクタ・エミッタ間電圧Ｖａが電圧
Ｖｓｅｔにクランプされ過電圧が抑制される。
オン動作とは逆に、早くターンオフするＩＧＢＴ１ａに
過電圧が発生するが、この場合は、ツェナーダイオード
１８ａが動作してコレクタ・エミッタ間電圧Ｖａが電圧
Ｖｓｅｔにクランプされ過電圧が抑制される。
【００２８】従って、ツェナーダイオード１８ａ、１８
ｂのツェナー電圧を適当に選定することにより、簡単な
構成で、実施の形態２の場合と同等の効果を奏する。
ｂのツェナー電圧を適当に選定することにより、簡単な
構成で、実施の形態２の場合と同等の効果を奏する。
【００２９】なお、上記各形態では、半導体スイッチ素
子としてＩＧＢＴの場合について説明したが、これに限
られるものではなく、この発明は他の種類の電圧駆動型
の半導体スイッチに同様に適用することができ同等の効
果を奏する。また、その直列数も２個に限られるもので
はないのは勿論である。
子としてＩＧＢＴの場合について説明したが、これに限
られるものではなく、この発明は他の種類の電圧駆動型
の半導体スイッチに同様に適用することができ同等の効
果を奏する。また、その直列数も２個に限られるもので
はないのは勿論である。
【図１】 この発明の実施の形態１による半導体スイッ
チ回路を示す図である。
チ回路を示す図である。
【図２】 図１の回路のターンオン、ターンオフ動作時
の電圧波形を示すタイミングチャートである。
の電圧波形を示すタイミングチャートである。
【図３】 この発明の実施の形態２による半導体スイッ
チ回路を示す図である。
チ回路を示す図である。
【図４】 図３の回路のターンオン、ターンオフ動作時
の電圧波形を示すタイミングチャートである。
の電圧波形を示すタイミングチャートである。
【図５】 この発明の実施の形態３による半導体スイッ
チ回路を示す図である。
チ回路を示す図である。
【図６】 この発明の実施の形態４による半導体スイッ
チ回路を示す図である。
チ回路を示す図である。
【図７】 従来の半導体スイッチ回路を示す図である。
【図８】 図７の回路のターンオン、ターンオフ動作時
の電圧波形を示すタイミングチャートである。
の電圧波形を示すタイミングチャートである。
１ａ，１ｂ ＩＧＢＴ、６ａ，６ｂ 可変式ゲート抵
抗、７ａ，７ｂ ゲートドライブ回路、１８ａ，１８ｂ
ツェナーダイオード、１００ａ，１００ｂ 電圧検出
回路、１０１ａ，１０１ｂ 過電圧判定回路、１０２
ａ，１０２ｂ ゲート電圧制御回路。
抗、７ａ，７ｂ ゲートドライブ回路、１８ａ，１８ｂ
ツェナーダイオード、１００ａ，１００ｂ 電圧検出
回路、１０１ａ，１０１ｂ 過電圧判定回路、１０２
ａ，１０２ｂ ゲート電圧制御回路。
Claims (3)
- 【請求項１】 主回路端子が互いに直列に接続された複
数個の電圧駆動型の半導体スイッチ素子、および上記各
半導体スイッチ素子のゲート端子にゲート信号を供給す
るゲートドライブ回路を備えた半導体スイッチ回路にお
いて、 上記ゲートドライブ回路と各半導体スイッチ素子のゲー
ト端子との間に可変式の抵抗素子を挿入し、上記各半導
体スイッチ素子に供給されるゲート信号の時間バラツキ
に応じて上記各抵抗素子の抵抗値を調整することによ
り、上記ゲート信号の時間バラツキに基づく上記半導体
スイッチ素子の動作時間のバラツキを抑制するようにし
たことを特徴とする半導体スイッチ回路。 - 【請求項２】 主回路端子が互いに直列に接続された複
数個の電圧駆動型の半導体スイッチ素子、および上記各
半導体スイッチ素子のゲート端子にゲート信号を供給す
るゲートドライブ回路を備えた半導体スイッチ回路にお
いて、 上記各半導体スイッチ素子の主回路端子間の電圧を検出
する電圧検出回路、およびこの検出電圧が所定の設定値
を越えたとき当該電圧検出回路に係る半導体スイッチ素
子のゲート端子にターンオン信号を供給するゲート電圧
制御回路を備えたことを特徴とする半導体スイッチ回
路。 - 【請求項３】 主回路端子が互いに直列に接続された複
数個の電圧駆動型の半導体スイッチ素子、および上記各
半導体スイッチ素子のゲート端子にゲート信号を供給す
るゲートドライブ回路を備えた半導体スイッチ回路にお
いて、 上記各半導体スイッチ素子の陽極端子とゲート端子との
間に定電圧素子を挿入し、上記定電圧素子に印加される
電圧が所定値を越えたとき当該定電圧素子を介してゲー
ト端子に印加される電圧により当該半導体スイッチ素子
をオン動作させるようにしたことを特徴とする半導体ス
イッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298346A JPH09139660A (ja) | 1995-11-16 | 1995-11-16 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298346A JPH09139660A (ja) | 1995-11-16 | 1995-11-16 | 半導体スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139660A true JPH09139660A (ja) | 1997-05-27 |
Family
ID=17858494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298346A Pending JPH09139660A (ja) | 1995-11-16 | 1995-11-16 | 半導体スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373731B1 (en) | 2000-02-28 | 2002-04-16 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533315A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Serial connection circuit for self-arc-extinguishing semiconductor element |
| JPS62115916A (ja) * | 1985-11-14 | 1987-05-27 | Fuji Electric Co Ltd | Ｇｔｏサイリスタの過電圧破損防止回路 |
| JPH0225107A (ja) * | 1988-07-13 | 1990-01-26 | Fuji Electric Co Ltd | 半導体スイッチ素子の過電圧抑制回路 |
| JPH0465866A (ja) * | 1990-07-06 | 1992-03-02 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0470209A (ja) * | 1990-07-11 | 1992-03-05 | Hitachi Ltd | スイッチング素子駆動方法及びその装置 |
| JPH05304451A (ja) * | 1992-04-24 | 1993-11-16 | Pulse Denshi Gijutsu Kk | 直流高圧固体スイッチ装置 |
| JPH05328735A (ja) * | 1992-05-22 | 1993-12-10 | Fuji Electric Co Ltd | モジュール化ｉｇｂｔのゲート駆動方法 |
| JPH06244694A (ja) * | 1993-02-16 | 1994-09-02 | Yokogawa Electric Corp | 半導体スイッチ装置 |
-
1995
- 1995-11-16 JP JP7298346A patent/JPH09139660A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533315A (en) * | 1978-08-30 | 1980-03-08 | Toshiba Corp | Serial connection circuit for self-arc-extinguishing semiconductor element |
| JPS62115916A (ja) * | 1985-11-14 | 1987-05-27 | Fuji Electric Co Ltd | Ｇｔｏサイリスタの過電圧破損防止回路 |
| JPH0225107A (ja) * | 1988-07-13 | 1990-01-26 | Fuji Electric Co Ltd | 半導体スイッチ素子の過電圧抑制回路 |
| JPH0465866A (ja) * | 1990-07-06 | 1992-03-02 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0470209A (ja) * | 1990-07-11 | 1992-03-05 | Hitachi Ltd | スイッチング素子駆動方法及びその装置 |
| JPH05304451A (ja) * | 1992-04-24 | 1993-11-16 | Pulse Denshi Gijutsu Kk | 直流高圧固体スイッチ装置 |
| JPH05328735A (ja) * | 1992-05-22 | 1993-12-10 | Fuji Electric Co Ltd | モジュール化ｉｇｂｔのゲート駆動方法 |
| JPH06244694A (ja) * | 1993-02-16 | 1994-09-02 | Yokogawa Electric Corp | 半導体スイッチ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373731B1 (en) | 2000-02-28 | 2002-04-16 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching element |
| EP1128539A3 (en) * | 2000-02-28 | 2003-07-23 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0978942B1 (en) | Gate circuit | |
| US6242968B1 (en) | Semiconductor power converting apparatus | |
| GB2151377A (en) | Load voltage control switching circuits | |
| JPH11224131A (ja) | ボルテージ・レギュレータ | |
| US20100219877A1 (en) | Power converter | |
| JP2908948B2 (ja) | パワーデバイスの制御回路及び半導体集積回路装置 | |
| US8144443B2 (en) | Discharging control apparatus of switching device for inverter | |
| CA1141821A (en) | Device for protection in the case of d.c. supply-voltage drop | |
| JP3791400B2 (ja) | 半導体装置 | |
| SE515457C2 (sv) | Metod och anordning vid effektransistor | |
| JP3772534B2 (ja) | 半導体電力変換器 | |
| JP2000324799A (ja) | 半導体電力変換器 | |
| GB2121247A (en) | Capacitive voltage dropper | |
| JPH11234103A (ja) | パワートランジスタにおけるスイッチング動作の制御方法および装置 | |
| JP2858164B2 (ja) | 電源装置 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| US5508652A (en) | Transistor switching circuit | |
| JPH02262826A (ja) | 静電誘導形自己消弧素子の過電流検出方法および装置、それを用いた駆動回路とインバータ装置 | |
| US20040008456A1 (en) | Power supply cut-off device for a power rectifier | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| KR100354726B1 (ko) | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 | |
| JP2001231247A (ja) | ゲート駆動方法 | |
| US11539349B1 (en) | Integrated circuit and power module | |
| KR930005979B1 (ko) | 시프트 레지스터 | |
| JP2005027429A (ja) | インバータ装置 |