JPH0225107A - 半導体スイッチ素子の過電圧抑制回路 - Google Patents
半導体スイッチ素子の過電圧抑制回路Info
- Publication number
- JPH0225107A JPH0225107A JP63174787A JP17478788A JPH0225107A JP H0225107 A JPH0225107 A JP H0225107A JP 63174787 A JP63174787 A JP 63174787A JP 17478788 A JP17478788 A JP 17478788A JP H0225107 A JPH0225107 A JP H0225107A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- drain
- capacitor
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、スイッチング動作をする半導体スイ・２チ
素子がターンオフする際に生じる過電圧を抑制する回路
に関する。
素子がターンオフする際に生じる過電圧を抑制する回路
に関する。
〔従来の技術］
インバータのような電力変換装置は、半導体スイッチ素
子として例えばＭＯＳ Ｆ ＥＴをブリッジ接続して構
成し、これらのＭＯＳＦＥＴを順次オン・オフ動作させ
ることにより、直流電力を交流電力に変換している。
子として例えばＭＯＳ Ｆ ＥＴをブリッジ接続して構
成し、これらのＭＯＳＦＥＴを順次オン・オフ動作させ
ることにより、直流電力を交流電力に変換している。
このインバータと、直流電力を供給する直流電源とを接
続している導線には配線インダクタンスが存在しており
、この配線インダクタンスに蓄えられていたエネルギー
が、ＭＯＳＦＥＴがオフする際に電圧変化速度が大なる
高電圧、いわゆるサージ電圧となってこのＭＯＳＦＥＴ
に印加され、これを破壊するおそれがある。
続している導線には配線インダクタンスが存在しており
、この配線インダクタンスに蓄えられていたエネルギー
が、ＭＯＳＦＥＴがオフする際に電圧変化速度が大なる
高電圧、いわゆるサージ電圧となってこのＭＯＳＦＥＴ
に印加され、これを破壊するおそれがある。
そこでこのＭＯＳＦＥＴのドレインとソースとの間に、
一般にスナバと称しているサージ吸収回路を並列に接続
することで、当該ＭＯ３ＦＥＴに印加されるサージ電圧
を緩和し、このＭＯＳＦＥＴが破損しないようにしてい
る。
一般にスナバと称しているサージ吸収回路を並列に接続
することで、当該ＭＯ３ＦＥＴに印加されるサージ電圧
を緩和し、このＭＯＳＦＥＴが破損しないようにしてい
る。
第４図は半導体スイッチ素子に付属するスナバの第１の
従来例を示した回路図であって、半導体スイッチ素子と
してのＭＯ５ＦＥＴＩのドレインとソースの間に、スナ
バ抵抗とスナバコンデンサとで構成しているＲＣスナバ
２１を並列に接続したものである。
従来例を示した回路図であって、半導体スイッチ素子と
してのＭＯ５ＦＥＴＩのドレインとソースの間に、スナ
バ抵抗とスナバコンデンサとで構成しているＲＣスナバ
２１を並列に接続したものである。
第５図は半導体スイッチ素子に付属するスナバの第２の
従来例を示した回路図であって、半導体スイッチ素子と
してのＭＯ３ＦＥＴＩのドレインとソースの間に、スナ
バ抵抗とスナバコンデンサおよびスナバダイオードで構
成しているＲＣＤスナバ２２を並列に接続したものであ
る。
従来例を示した回路図であって、半導体スイッチ素子と
してのＭＯ３ＦＥＴＩのドレインとソースの間に、スナ
バ抵抗とスナバコンデンサおよびスナバダイオードで構
成しているＲＣＤスナバ２２を並列に接続したものであ
る。
第６図は半導体スインチ素子に付属するスナバの第３の
従来例を示した回路図であって、複数の（この第６図で
は２個の）半導体スイッチ素子としてのＭＯ３ＦＥＴＩ
を直列接続した回路を一括して、これにスナバ抵抗とス
ナバコンデンサならびにスナバダイオードで構成した一
括スナバ２３を並列に接続したものである。
従来例を示した回路図であって、複数の（この第６図で
は２個の）半導体スイッチ素子としてのＭＯ３ＦＥＴＩ
を直列接続した回路を一括して、これにスナバ抵抗とス
ナバコンデンサならびにスナバダイオードで構成した一
括スナバ２３を並列に接続したものである。
これらの各種スナバ２１．２２．２３はいずれもＭＯ３
ＦＥＴＩがオフする際に放出される配線インダクタンス
蓄積エネルギーをスナバコンデンサに吸収し、次にＭＯ
Ｓ Ｆ ＥＴがオンする際にスナバコンデンサに蓄積し
たエネルギーをスナバ抵抗で消費することにより、当該
ＭＯ３ＦＥ７１に印加されるサージ電圧を抑制する。
ＦＥＴＩがオフする際に放出される配線インダクタンス
蓄積エネルギーをスナバコンデンサに吸収し、次にＭＯ
Ｓ Ｆ ＥＴがオンする際にスナバコンデンサに蓄積し
たエネルギーをスナバ抵抗で消費することにより、当該
ＭＯ３ＦＥ７１に印加されるサージ電圧を抑制する。
電力変換装置、たとえばインバータの容量が大きく、そ
の構造寸法が大形になるに従って、これに使用するスナ
バも大容量で大形のものが必要になってくる。ところで
、このように装置が大形になると、スナバを半導体スイ
ッチ素子たとえばＭＯＳＦＥＴにごく接近した位置に設
置することが困難になり、そのためにＭＯＳＦＥＴとス
ナバとを接続する導線の配線インダクタンス値を十分に
小さくすることができなくなる。
の構造寸法が大形になるに従って、これに使用するスナ
バも大容量で大形のものが必要になってくる。ところで
、このように装置が大形になると、スナバを半導体スイ
ッチ素子たとえばＭＯＳＦＥＴにごく接近した位置に設
置することが困難になり、そのためにＭＯＳＦＥＴとス
ナバとを接続する導線の配線インダクタンス値を十分に
小さくすることができなくなる。
このスナバ配線に存在するインダクタンスがスナバの効
果を減少させることになって、ＭＯＳＦＥＴがターンオ
フする際に生じるサージ電圧を十分に抑制することがで
きなくなるので、スナバ容量を増大させる必要があり、
これが装置を大形化させ、かつ当該スナバでの損失を増
加させるなどの不具合を生じていた。
果を減少させることになって、ＭＯＳＦＥＴがターンオ
フする際に生じるサージ電圧を十分に抑制することがで
きなくなるので、スナバ容量を増大させる必要があり、
これが装置を大形化させ、かつ当該スナバでの損失を増
加させるなどの不具合を生じていた。
そこでこの発明の目的は、半導体スイッチ素子がターン
オフする際に、電源回路やスナバ回路の配線インダクタ
ンスに起因して発生するサージ電圧を効果的に抑制する
ことにある。
オフする際に、電源回路やスナバ回路の配線インダクタ
ンスに起因して発生するサージ電圧を効果的に抑制する
ことにある。
上記の目的を達成するために、この発明の過電圧抑制回
路は、スイッチング動作をするＭＯＳＦＥＴのドレイン
とゲートの間に、あるいはスイッチング動作をするバイ
ポーラトランジスタのコレクタとヘースの間に、定電圧
ダイオードとコンデンサとの直列回路を並列に接続する
ものとする。
路は、スイッチング動作をするＭＯＳＦＥＴのドレイン
とゲートの間に、あるいはスイッチング動作をするバイ
ポーラトランジスタのコレクタとヘースの間に、定電圧
ダイオードとコンデンサとの直列回路を並列に接続する
ものとする。
〔作用］
ＭＯＳＦＥＴを例にするならば、このＭＯＳＦＥＴがタ
ーンオフするときに、当二亥ＭＯ３ＦＥＴのドレイン・
ゲート間電圧ＶＩＩＧが並列接続している定電圧ダイオ
ードのゼナー電圧ＶＺＤを抑えると、この定電圧ダイオ
ードに直列しているコンデンサに電流が流れてゲート・
ソース間電圧■。が上昇し、このＭＯＳＦＥＴのオフ動
作が緩やかになって過電圧を抑制することになる。この
ような動作は、バイポーラトランジスタの場合も同様で
ある。
ーンオフするときに、当二亥ＭＯ３ＦＥＴのドレイン・
ゲート間電圧ＶＩＩＧが並列接続している定電圧ダイオ
ードのゼナー電圧ＶＺＤを抑えると、この定電圧ダイオ
ードに直列しているコンデンサに電流が流れてゲート・
ソース間電圧■。が上昇し、このＭＯＳＦＥＴのオフ動
作が緩やかになって過電圧を抑制することになる。この
ような動作は、バイポーラトランジスタの場合も同様で
ある。
第１図は本発明の第１実施例をあられした回路図である
。
。
この第１図において、半導体スイッチ素子としてのＭＯ
５ＦＥＴＩのドレインとソースとの間に、直流電源８と
負荷７との直列回路を直列に接続し、かつこのＭＯ３Ｆ
ＥＴＩのゲートとソースとの間に抵抗４を介してゲート
駆動回路６を接続する。
５ＦＥＴＩのドレインとソースとの間に、直流電源８と
負荷７との直列回路を直列に接続し、かつこのＭＯ３Ｆ
ＥＴＩのゲートとソースとの間に抵抗４を介してゲート
駆動回路６を接続する。
なお符号５も抵抗である。
本発明においては、上述のような回路構成において、ゲ
ート駆動回路６の出力電圧■、をオンオフさせることで
ＭＯ３ＦＥＴＩに流れるドレイン電流１ａを断続させる
のであるが、このＭＯ３ＦＥＴＩのオフ動作の際に生し
るサージ電圧を抑制するために、定電圧ダイオード２と
コンデンサ３との直列回路を、このＭＯ３ＦＥＴＩのト
レインとゲートの間に並列に接続している。この定電圧
ダイオード２とコンデンサ３との直列回路により、ＭＯ
３ＦＥＴＩがオフする時のドレイン・ゲ−ト間電圧ＶＩ
ＩＧが定電圧ダイオード２のゼナー電圧Ｖ２１１を抑え
ると、コンデンサ３にＩＸなる電流が流れてこのＭＯＳ
ＦＥＴＩのゲート・ソース間電圧ＶＣＳが上界するため
、当該ＭＯ３ＦＥＴＩのオフ動作が緩やかになり、過電
圧が抑制されることになる。
ート駆動回路６の出力電圧■、をオンオフさせることで
ＭＯ３ＦＥＴＩに流れるドレイン電流１ａを断続させる
のであるが、このＭＯ３ＦＥＴＩのオフ動作の際に生し
るサージ電圧を抑制するために、定電圧ダイオード２と
コンデンサ３との直列回路を、このＭＯ３ＦＥＴＩのト
レインとゲートの間に並列に接続している。この定電圧
ダイオード２とコンデンサ３との直列回路により、ＭＯ
３ＦＥＴＩがオフする時のドレイン・ゲ−ト間電圧ＶＩ
ＩＧが定電圧ダイオード２のゼナー電圧Ｖ２１１を抑え
ると、コンデンサ３にＩＸなる電流が流れてこのＭＯＳ
ＦＥＴＩのゲート・ソース間電圧ＶＣＳが上界するため
、当該ＭＯ３ＦＥＴＩのオフ動作が緩やかになり、過電
圧が抑制されることになる。
なお、定電圧ダイオード２のゼナー電圧ｖ２゜は電源電
圧よりも高く、しかもＭＯＳＦＥＴＩのドレイン・ゲー
ト間に許容される電圧よりも低い値に選定しておくこと
は勿論である。なぜならば、この第１図に示す実施例で
の動作モードでは、ＭＯＳＦＥＴＩのゲート・ソース間
電圧Ｖ。は、ドレイン・ソース間電圧Ｖ、にくらべて無
視できる程度に小さな値であることから、ドレイン・ソ
ース間電圧■。、はドレイン・ゲート間電圧Ｖ□と略等
しいと考えてよいからである。
圧よりも高く、しかもＭＯＳＦＥＴＩのドレイン・ゲー
ト間に許容される電圧よりも低い値に選定しておくこと
は勿論である。なぜならば、この第１図に示す実施例で
の動作モードでは、ＭＯＳＦＥＴＩのゲート・ソース間
電圧Ｖ。は、ドレイン・ソース間電圧Ｖ、にくらべて無
視できる程度に小さな値であることから、ドレイン・ソ
ース間電圧■。、はドレイン・ゲート間電圧Ｖ□と略等
しいと考えてよいからである。
第２図は第１図に示す第１実施例回路の動作をあられし
た動作波形図であって、（イ）はドレイン・ゲート間電
圧ＶＩＩＧの変化、（ロ）はドレイン電流■。の変化、
（ハ）はコンデンサ３に流れる電流！８の変化、（ニ）
はゲート・ソース間電圧ＶＳＳの変化、（ホ）はゲート
駆動回路６の出力電圧Ｖ、の変化を、それぞれがあられ
している。
た動作波形図であって、（イ）はドレイン・ゲート間電
圧ＶＩＩＧの変化、（ロ）はドレイン電流■。の変化、
（ハ）はコンデンサ３に流れる電流！８の変化、（ニ）
はゲート・ソース間電圧ＶＳＳの変化、（ホ）はゲート
駆動回路６の出力電圧Ｖ、の変化を、それぞれがあられ
している。
この第２図において、時刻Ｔ、にＭＯＳＦＥＴＩにオフ
信号（すなわちゲート駆動回路６の出力電圧■、を零に
する。・・・第２図（ホ）参照）を与えると、ゲート・
ソース間電圧■。３は、このＭＯＳＦＥＴＩのゲート・
ソース間接合静電容量と抵抗４と５の抵抗値とで定まる
時定数に従って低下し始める（第２図（ニ）参照）と共
に、ドレイン・ソース間電圧ＶＳＳが上昇を開始する（
すなわち当該ＭＯＳＦＥＴはオフし始める。・・・第２
図（イ）参照）。
信号（すなわちゲート駆動回路６の出力電圧■、を零に
する。・・・第２図（ホ）参照）を与えると、ゲート・
ソース間電圧■。３は、このＭＯＳＦＥＴＩのゲート・
ソース間接合静電容量と抵抗４と５の抵抗値とで定まる
時定数に従って低下し始める（第２図（ニ）参照）と共
に、ドレイン・ソース間電圧ＶＳＳが上昇を開始する（
すなわち当該ＭＯＳＦＥＴはオフし始める。・・・第２
図（イ）参照）。
次いでＴＩなる時刻にこのドレイン・ソース間電圧ＶＳ
Ｓの値がゲート・ソース間電圧ＶＳＳとゼナー電圧ｖ２
゜との合計値を越えると、定電圧ダイオード２を介して
コンデンサ３に充電電流１Ｋが流れはじめるので、この
電流■８によりゲート・ソース間電圧Ｖ。の下降速度が
緩和され、そのためドレイン・ソース間電圧Ｖ、の上昇
速度も緩やかなものとなり、サージ電圧が抑制され、配
線インダクタンスに蓄えられていたエネルギーは、この
ＭＯＳＦＥＴＩの内部で消費され、Ｔオなる時刻にオフ
動作が完了（すなわちドレイン電流１．が零）となる。
Ｓの値がゲート・ソース間電圧ＶＳＳとゼナー電圧ｖ２
゜との合計値を越えると、定電圧ダイオード２を介して
コンデンサ３に充電電流１Ｋが流れはじめるので、この
電流■８によりゲート・ソース間電圧Ｖ。の下降速度が
緩和され、そのためドレイン・ソース間電圧Ｖ、の上昇
速度も緩やかなものとなり、サージ電圧が抑制され、配
線インダクタンスに蓄えられていたエネルギーは、この
ＭＯＳＦＥＴＩの内部で消費され、Ｔオなる時刻にオフ
動作が完了（すなわちドレイン電流１．が零）となる。
第３図は本発明の第２実施例をあられした回路図である
が、この第３図に示す第２実施例回路は、前述の第１図
に示す第１実施例回路におけるＭＯＳＦＥＴＩをバイポ
ーラトランジスタ １１に置換し、ゲート駆動回路６を
ベース駆動回路１６に置換したものであって、それ以外
の定電圧ダイオード２、コンデンサ３、抵抗４と５、負
荷７および直流電源８は第１図のものと同しであり、か
つこれらの動作も第１図の場合と同様であるから、この
第３図の動作説明は省略する。
が、この第３図に示す第２実施例回路は、前述の第１図
に示す第１実施例回路におけるＭＯＳＦＥＴＩをバイポ
ーラトランジスタ １１に置換し、ゲート駆動回路６を
ベース駆動回路１６に置換したものであって、それ以外
の定電圧ダイオード２、コンデンサ３、抵抗４と５、負
荷７および直流電源８は第１図のものと同しであり、か
つこれらの動作も第１図の場合と同様であるから、この
第３図の動作説明は省略する。
なお第１図と第３図に示した実施例回路において、半導
体スイッチ素子としてのＭＯＳＦＥＴＩ、あるいはバイ
ポーラトランジスタ１１には、第４図、第５図または第
６図に示すスナバを付属させても、本発明の趣旨をｔｌ
うことがないのは勿論である。
体スイッチ素子としてのＭＯＳＦＥＴＩ、あるいはバイ
ポーラトランジスタ１１には、第４図、第５図または第
６図に示すスナバを付属させても、本発明の趣旨をｔｌ
うことがないのは勿論である。
（発明の効果〕
この発明によれば、半導体スイッチ素子としてのＭＯＳ
ＦＥＴのドレインとゲートの間に、あるいはバイポーラ
トランジスタのコレクタとベースの間に、定電圧ダイオ
ードとコンデンサとの直列回路を並列に接続することに
より、この半導体スイッチ素子がオフするさいのサージ
電圧が所定値を越えると、オフさせるためのゲート電圧
あるいはベース電圧の下降速度を緩和させ、配線インダ
クタンスに蓄積していたエネルギーをこの半導体スイッ
チ素子の内部で消費させることになるので、当該半導体
スイッチ素子に印加されるサージ電圧を抑制することが
できる。
ＦＥＴのドレインとゲートの間に、あるいはバイポーラ
トランジスタのコレクタとベースの間に、定電圧ダイオ
ードとコンデンサとの直列回路を並列に接続することに
より、この半導体スイッチ素子がオフするさいのサージ
電圧が所定値を越えると、オフさせるためのゲート電圧
あるいはベース電圧の下降速度を緩和させ、配線インダ
クタンスに蓄積していたエネルギーをこの半導体スイッ
チ素子の内部で消費させることになるので、当該半導体
スイッチ素子に印加されるサージ電圧を抑制することが
できる。
第１図は本発明の第１実施例をあられした回路図、第２
図は第１図に示す第１実施例回路の動作をあられした動
作波形図、第３図は本発明の第２実施例をあられした回
路図であり、第４図と第５図および第６図はそれぞれ半
導体スイッチ素子に付属するスナバの第１従来例と第２
従来例および第３従来例を示した回路図である。 １・・・ＭＯＳＦＥＴ、２・・・定電圧ダイオード、３
・・・コンデンサ、４，５・・・抵抗、６・・・ゲート
駆動回路、７・・・負荷、８・・・直流電源、１１・・
・バイポーラトランジスタ、１６・・・ベース駆動回路
、２１・・・ＲＣスナバ、２２・・・ＲＣＤスナバ、２
３・・・−括スナバ。 ぢ 図
図は第１図に示す第１実施例回路の動作をあられした動
作波形図、第３図は本発明の第２実施例をあられした回
路図であり、第４図と第５図および第６図はそれぞれ半
導体スイッチ素子に付属するスナバの第１従来例と第２
従来例および第３従来例を示した回路図である。 １・・・ＭＯＳＦＥＴ、２・・・定電圧ダイオード、３
・・・コンデンサ、４，５・・・抵抗、６・・・ゲート
駆動回路、７・・・負荷、８・・・直流電源、１１・・
・バイポーラトランジスタ、１６・・・ベース駆動回路
、２１・・・ＲＣスナバ、２２・・・ＲＣＤスナバ、２
３・・・−括スナバ。 ぢ 図
Claims (1)
- 【特許請求の範囲】 １）スイッチング動作をする金属酸化半導体電界効果ト
ランジスタ（ＭＯＳＦＥＴ）のドレインとゲートの間に
、定電圧ダイオードとコンデンサとの直列回路を並列に
接続することを特徴とする半導体スイッチ素子の過電圧
抑制回路。 ２）スイッチング動作をするバイポーラトランジスタの
コレクタとベースの間に、定電圧ダイオードとコンデン
サとの直列回路を並列に接続することを特徴とする半導
体スイッチ素子の過電圧抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174787A JPH0225107A (ja) | 1988-07-13 | 1988-07-13 | 半導体スイッチ素子の過電圧抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174787A JPH0225107A (ja) | 1988-07-13 | 1988-07-13 | 半導体スイッチ素子の過電圧抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225107A true JPH0225107A (ja) | 1990-01-26 |
Family
ID=15984663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174787A Pending JPH0225107A (ja) | 1988-07-13 | 1988-07-13 | 半導体スイッチ素子の過電圧抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225107A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870572A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | スイッチング電源回路 |
| JPH0983326A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
| JPH09139660A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体スイッチ回路 |
| JPH10285950A (ja) * | 1997-04-03 | 1998-10-23 | Fuji Electric Co Ltd | ３レベル電力変換装置の主回路 |
| US6414370B1 (en) | 1995-05-22 | 2002-07-02 | Hitachi, Ltd. | Semiconductor circuit preventing electromagnetic noise |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| WO2004030212A1 (en) * | 2002-09-30 | 2004-04-08 | Dmb Technology Co., Ltd. | Circuit for driving gate of power mosfet |
| JP2006324839A (ja) * | 2005-05-18 | 2006-11-30 | Fuji Electric Holdings Co Ltd | 複合型半導体装置 |
| JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路 |
| JP2007295543A (ja) * | 2006-03-27 | 2007-11-08 | Toyota Central Res & Dev Lab Inc | スイッチング回路 |
| JP2008060468A (ja) * | 2006-09-01 | 2008-03-13 | Denso Corp | 半導体装置 |
| JP2008067140A (ja) * | 2006-09-08 | 2008-03-21 | Toyota Central R&D Labs Inc | スイッチング回路 |
| JP2011222413A (ja) * | 2010-04-13 | 2011-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 遮断装置 |
| US8179169B2 (en) | 2006-03-22 | 2012-05-15 | Denso Corporation | Driving circuit with variable resistor for transistor |
| JP2013201590A (ja) * | 2012-03-24 | 2013-10-03 | Toshiba Corp | Ｆｅｔ駆動回路およびｆｅｔモジュール |
| WO2017216974A1 (ja) * | 2016-06-17 | 2017-12-21 | 日産自動車株式会社 | 駆動装置 |
-
1988
- 1988-07-13 JP JP63174787A patent/JPH0225107A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870572A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | スイッチング電源回路 |
| US6414370B1 (en) | 1995-05-22 | 2002-07-02 | Hitachi, Ltd. | Semiconductor circuit preventing electromagnetic noise |
| JPH0983326A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体回路およびその駆動方法並びに半導体素子 |
| JPH09139660A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | 半導体スイッチ回路 |
| JPH10285950A (ja) * | 1997-04-03 | 1998-10-23 | Fuji Electric Co Ltd | ３レベル電力変換装置の主回路 |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| WO2004030212A1 (en) * | 2002-09-30 | 2004-04-08 | Dmb Technology Co., Ltd. | Circuit for driving gate of power mosfet |
| JP2006324839A (ja) * | 2005-05-18 | 2006-11-30 | Fuji Electric Holdings Co Ltd | 複合型半導体装置 |
| US8519748B2 (en) | 2006-03-22 | 2013-08-27 | Denso Corporation | Driving circuit for driving transistor based on control current |
| JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路 |
| US8179169B2 (en) | 2006-03-22 | 2012-05-15 | Denso Corporation | Driving circuit with variable resistor for transistor |
| JP2007295543A (ja) * | 2006-03-27 | 2007-11-08 | Toyota Central Res & Dev Lab Inc | スイッチング回路 |
| US7893458B2 (en) * | 2006-09-01 | 2011-02-22 | Denso Corporation | Semiconductor device having lateral MOS transistor and zener diode |
| JP2008060468A (ja) * | 2006-09-01 | 2008-03-13 | Denso Corp | 半導体装置 |
| JP2008067140A (ja) * | 2006-09-08 | 2008-03-21 | Toyota Central R&D Labs Inc | スイッチング回路 |
| JP2011222413A (ja) * | 2010-04-13 | 2011-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 遮断装置 |
| JP2013201590A (ja) * | 2012-03-24 | 2013-10-03 | Toshiba Corp | Ｆｅｔ駆動回路およびｆｅｔモジュール |
| WO2017216974A1 (ja) * | 2016-06-17 | 2017-12-21 | 日産自動車株式会社 | 駆動装置 |
| KR20190007024A (ko) * | 2016-06-17 | 2019-01-21 | 닛산 지도우샤 가부시키가이샤 | 구동 장치 |
| CN109314509A (zh) * | 2016-06-17 | 2019-02-05 | 日产自动车株式会社 | 驱动装置 |
| US10476495B2 (en) | 2016-06-17 | 2019-11-12 | Nissan Motor Co., Ltd. | Drive device |
| CN109314509B (zh) * | 2016-06-17 | 2020-03-10 | 日产自动车株式会社 | 驱动装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0225107A (ja) | 半導体スイッチ素子の過電圧抑制回路 | |
| CN104604134B (zh) | 半导体装置 | |
| JP6819256B2 (ja) | 駆動回路及び該回路を含んでなる半導体モジュール | |
| JP6402591B2 (ja) | 半導体装置 | |
| US5936387A (en) | Gate drive circuit for power converters that reduces surge voltages | |
| EP0599455A2 (en) | Power transistor overcurrent protection circuit | |
| US6212084B1 (en) | Active rectifier | |
| KR20110123169A (ko) | 스위칭 게이트 드라이브 | |
| JPH0325056B2 (ja) | ||
| JPH10248237A (ja) | 電力変換装置 | |
| JP2021145432A (ja) | 半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システム | |
| JP5254386B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| CN113595536A (zh) | 一种igbt有源过流保护装置及保护方法 | |
| JPH02278915A (ja) | 電力用ｍｏｓｆｅｔの保護回路 | |
| CN111527684B (zh) | 驱动电路内置型功率模块 | |
| JP7132099B2 (ja) | 電力変換装置 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| JP7053291B2 (ja) | 電力変換装置 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| CN218102981U (zh) | 变换电路 | |
| JP2000083370A (ja) | 電力変換器におけるゲート駆動回路 | |
| TWI675524B (zh) | 主動式緩衝電路 | |
| US11699945B2 (en) | Drive circuit and switching power supply device | |
| JPH10209832A (ja) | 半導体スイッチ回路 |