JPH09141929A

JPH09141929A - 記録ヘッド

Info

Publication number: JPH09141929A
Application number: JP30757495A
Authority: JP
Inventors: Toshihiko Otsubo; 俊彦大坪; Mitsuru Amimoto; 満網本; Shigeo Yamagata; 茂雄山形; Takahiro Watabe; 高廣渡部; Naohisa Nagata; 直久永田; Hiroshi Tanioka; 宏谷岡; Yoshio Komaki; 由夫小巻; Hideyuki Tanaami; 英之田名網; Shigemi Kumagai; 茂美熊谷; Shigeo Hatake; 茂雄畠
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-11-27
Filing date: 1995-11-27
Publication date: 1997-06-03
Anticipated expiration: 2015-11-27
Also published as: JP3359207B2

Abstract

(57)【要約】【課題】駆動ＩＣで発生した熱が発光素子アレーチッ
プに伝わり易く、発光素子アレーチップの発光光量など
に悪影響を与える。【解決手段】列状に配列された複数の発光素子からな
る発光素子アレーチップ１０１を有し、発光素子を記録
すべき記録信号に応じて制御することにより記録を行う
記録ヘッドにおいて、発光素子アレーチップ１０１と発
光素子を駆動するための駆動ＩＣ１０４を別基板１０
２，１０６に搭載し、発光素子アレーチップ１０１が搭
載された基板１０２と、駆動ＩＣ１０４が搭載された基
板１０６をフレキシブルケーブル１０３によって接続す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタや複写
機、ファクシミリなどに印字ヘッドとして使用される記
録ヘッドに関するものである。

【０００２】

【従来の技術】図８は従来例の記録ヘッドの外観を示し
た側面図である。図８において、２００は基板であり、
発光素子アレーチップ２０１、それを駆動するための駆
動ＩＣチップ２０２が搭載されている。発光素子アレー
チップ２０１と駆動ＩＣチップ２０２はワイヤーボンデ
ィングで接続されている。また、基板２００には放熱板
２０３が取り付けられ、発光素子アレーチップ２０１や
駆動ＩＣチップ２０２で発生した熱を放熱するように構
成されている。使用する基板２００としては、熱膨張に
よる伸縮の影響を最低限に押えるため、セラミック基板
やあるいはガラス樹脂でも熱膨張係数の小さいものが使
用されている。

【０００３】図９（ａ）は図８の基板２００を上方から
見た平面図である。基板２００には複数個の発光素子ア
レーチップ２０１及び駆動ＩＣチップ２０２が各々列状
に配列されている。また、基板２００の隅部には、記録
ヘッドと外部を接続するためのコネクタ２０４が設けら
れている。図９（ｂ）に図９（ａ）の○で囲んだ部分の
拡大図を示している。発光素子アレーチップ２０１は列
状に配列された多数の発光部２０５からなっており、各
々の発光部２０５に対応して配線パッド２０６が設けら
れている。また、駆動ＩＣチップ２０２にもそれぞれの
発光部２０５に対応して配線パッド２０６が設けられ、
両方の配線パッド２０６の間をワイヤーボンディング２
０７で接続することで、発光素子アレーチップ２０１と
駆動ＩＣチップ２０２が接続されている。駆動ＩＣチッ
プ２０２は、それぞれの発光部２０５に対応して駆動回
路を備え、各々の発光部２０５を制御することで、記録
が行われる。

【０００４】また、従来の記録ヘッドとしては、特開平
７−１８６４４２号公報に提案されているように、感光
ドラムに対する記録ヘッドの間隔を狭くするために、面
発光型発光素子アレーと駆動部を分割して同一基板上に
搭載し、かつ発光素子アレーと駆動部をワイヤーボンデ
ィングで接続し、面発光型発光素子アレーの発光出力を
基板面に対して平行方向に出射するものも知られてい
る。

【０００５】

【発明が解決しようとする課題】従来の記録ヘッドで
は、記録ヘッドの記録密度を上げると、図９（ｂ）のよ
うに発光部の密度が高くなるので、発光素子アレーチッ
プと駆動ＩＣチップを直接ワイヤーボンディングで接続
する方法が採られている。しかしながら、このように発
光素子アレーチップと駆動ＩＣチップをワイヤーボンデ
ィングで接続したものでは、発光素子アレーチップと駆
動ＩＣチップの距離が近く、駆動ＩＣチップで発生した
熱が発光素子アレーチップに伝わり易いので、発光素子
アレーチップの発光光量などに悪影響を与えるという問
題があった。

【０００６】一般に、AlGaAsの発光素子の光量は１℃温
度が上昇すると、０．６％〜１．０％程度低下すると言
われており、発光素子アレーチップの光量変化は決して
無視できる光量変化ではなかった。また、このように発
光素子アレーチップの温度が上昇すると、それを搭載し
た基板も加熱されるので、熱膨張係数の小さい材料の基
板を使用しなければならず、コスト高になるという問題
があった。更に、４００ＤＰＩ以上の高密度記録を達成
しようとすると、図９（ｂ）のように発光素子アレーチ
ップと駆動ＩＣチップを１対１で対応させた場合、ボン
ディング密度に制約があるので、実質的に実装が困難で
ある。

【０００７】このような場合、発光素子アレーチップの
両側に駆動ＩＣチップを配置し、発光素子アレーチップ
の発光部と両側の駆動ＩＣチップを交互にボンディング
する方法も考えられるのであるが、この方法では、ボン
ディングが非常に難しいばかりでなく、発熱を伴なう駆
動ＩＣチップを駆動ＩＣチップから遠ざけることはでき
ず、高密度化するほど発光素子の熱による影響は大きく
なるという問題があった。

【０００８】そこで、本発明は、上記従来の問題点に鑑
み、記録素子アレーとそれを駆動する駆動部の基板を分
割することにより、記録素子アレーと熱源である駆動部
を熱隔離し、駆動部の発熱による影響を除去することを
可能とした記録ヘッドを提供することを目的としたもの
である。

【０００９】

【課題を解決するための手段】本発明の目的は、列状に
配列された複数の記録素子からなる記録素子アレーを有
し、該記録素子を記録すべき記録信号に応じて制御する
ことにより記録を行う記録ヘッドにおいて、前記記録素
子アレーと該記録素子を駆動するための駆動素子を別基
板に搭載し、前記記録素子アレーが搭載された基板と、
前記駆動素子が搭載された基板を配線によって接続した
ことを特徴とする記録ヘッドによって達成される。

【００１０】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。図１は、本発明の特徴を最も
良く表わした図である。図１において、１０１は複数の
発光素子が同一ウェハー上に列状に形成された発光素子
アレーチップである。発光素子アレーチップ１０１は、
内部に自己走査回路を持っており、発光素子アレーチッ
プ１個について１つの発光信号と３つの走査信号で順次
発光が可能なように構成されている。基板１０２上に複
数の発光素子アレーチップ１０１が列状に搭載されてい
る。

【００１１】１０４は発光素子アレーチップ１０１を駆
動するための駆動ＩＣである。本実施形態では、１つの
駆動ＩＣ１０４で５個の発光素子アレーチップ１０１を
駆動するようになっている。これらの駆動ＩＣ１０４
は、発光素子アレーチップ１０１が搭載された基板１０
２とは別の基板１０６に搭載されている。基板１０６に
は、駆動ＩＣ１０４の他に駆動電流を制限するための電
流制限抵抗Ｒが搭載されている。電流制限抵抗Ｒは、１
つの発光素子アレーチップ１０１に対して１つ必要であ
り、それぞれの発光素子アレーチップ１０１に対応して
１つづつ設けられている。また、基板１０６上には、外
部と接続するためのコネクタ・コンデンサ（図示せず）
が設けられている。基板１０２と基板１０６は、配線で
接続されているが、ここではフレキシブルケーブル１０
３を用いて接続されている。

【００１２】発光素子アレーチップ１０１の自己走査機
能については、特開平１−２３８９６２号公報、特開平
２−２０８０６７号公報、特開平２−２１２１７０号公
報、特開平３−２０４５７号公報、特開平３−１９４９
７８号公報、特開平４−５８７２号公報、特開平４−２
３３６７号公報、特開平４−２９６５７９号公報、特開
平５−８４９７１号公報等で開示されているので、ここ
では詳しい説明は省略するが、このように発光素子アレ
ーチップ１０１に自己走査機能を持たせることで、発光
素子アレーチップ１０１を実装した基板１０２と駆動Ｉ
Ｃ１０４を実装した基板１０６間の配線数を従来の数１
０分の１に低減することができる。従って、２つの基板
１０２と１０６の間の配線として通常の束線もしくはフ
レキシブルケーブルなどが使用可能であり、このことは
発光素子アレーチップ１０１の基板１０２をもう一方の
駆動ＩＣ１０４などの基板１０６から遠ざけることを可
能とするものである。

【００１３】図２は以上の基板１０２と基板１０６を用
いて記録ヘッドとして構成した場合の一例を示した図で
ある。図２において、１０７は断面Ｌ字状に形成された
保持部材であり、その側面にアルミニュームの放熱板１
０８が取り付けられている。放熱板１０８の側部には、
図１で説明した駆動ＩＣ１０４及び電流制限抵抗Ｒが搭
載された基板１０６が取り付けられ、下部には発光素子
アレーチップ１０１が搭載された基板１０２が取り付け
られている。従って、図２の例では、基板１０２と基板
１０６は放熱板１０８の隣接する２つの面に９０度の角
度をもって配置され、その９０度の角度の位置で２つの
基板１０２と基板１０６がフレキシブルケーブル１０３
で接続されている。Ｌ字状形状をなす保持部材１０７の
下部の先端には、発光素子アレーチップ１０１に対向し
てレンズファイバーアレー１０９が列状に配設されてい
る。そして、発光素子アレーチップ１０１の各々の発光
素子で発光した光は、レンズファイバーアレー１０９を
介して感光ドラム（図示せず）に照射するように構成さ
れている。

【００１４】ここで、フレキシブルケーブル１０３とし
ては、６００ＤＩＰの記録ヘッド（約３００ｍｍの長
さ）の場合、線数は約２００本となり、２本／ｍｍの密
度で、幅約２０ｍｍのフレキシブルケーブルを５つ用
い、各々のフレキシブルケーブルを半田熱圧着すること
で、容易に２つの基板１０２と基板１０６を接続するこ
とが可能である。また、図２においては、前述のように
アルミニュームの放熱板１０８の２つの面に基板１０２
と基板１０６を取り付け、しかも基板１０６上では最も
発熱する電流制限抵抗Ｒを上方に配置しているので、基
板１０６上の電流制限抵抗Ｒや駆動ＩＣ１０４の熱が基
板１０２に伝わりにくいばかりでなく、電流制限抵抗Ｒ
や駆動ＩＣチップ１０４を発光素子アレーチップ１０１
から遠ざけることができ、発光素子アレーチップ１０１
に与える影響を従来に比べて著しく低減することができ
る。従って、発光素子アレーチップ１０１においては、
熱的に安定した発光出力が得られるようになり、それを
搭載した基板１０２としては、特に熱膨張係数の小さい
ものを使用しなくてもよいので、コストを低減すること
もできる。

【００１５】図３は図１及び図２で説明した記録ヘッド
の電気的な回路構成を示した図である。本実施形態で
は、１つの発光素子アレーチップ１０１は１２８の発光
素子からなっており、１つの駆動ＩＣ１０４で５個の発
光素子アレーチップ１０１を駆動するようになってい
る。駆動ＩＣ１０４はカスケードに接続されている。こ
こで、記録ヘッドを駆動する場合、プリンタや複写機な
どの主制御回路（図示せず）から入力される記録ヘッド
を駆動、制御するための各種の信号について説明する。
まず、印字データ（ここでは、８ビットを用いている）
はカスケード接続された先頭の駆動ＩＣ１０４に供給さ
れる。印字データのみ先頭の駆動ＩＣ１０４に供給さ
れ、それ以外の信号は各々の駆動ＩＣ１０４に供給され
る。

【００１６】ΦＳ，Φ１，Φ２，ΦＩは発光素子アレー
チップ１０１の各発光素子を駆動する場合のタイミング
信号、ＳＣＫ，ＬＯＡＤＸ，ＲＳ，ＲＣＫは発光素子ア
レーチップ１０１による記録動作を制御するための制御
信号である。これらの信号は各々の駆動ＩＣ１０４に供
給され、詳しく後述するようにこれらの信号に基づいて
１ラインごとに印字データが感光ドラム上に記録され
る。また、φＳ，φ１，φ２，φＩは駆動ＩＣ１０４内
でそれぞれ先のΦＳ，Φ１，Φ２，ΦＩをもとに作成さ
れた信号であり、そのうちφＳは駆動ＩＣ１０４から抵
抗Ｒ_S を介して５つの発光素子アレーチップ１０１に供
給され、５つの発光素子アレーチップ１０１で共通に使
用される。また、φＩは各々の電流制限抵抗Ｒを介して
５つの発光素子アレーチップ１０１に供給され、φ１，
φ２も５つの発光素子アレーチップ１０１にそれぞれ供
給され、１つの駆動ＩＣ１０４で５つの発光素子アレー
チップ１０１を駆動するように構成されている。なお、
以上の各信号を用いての動作については詳しく後述す
る。

【００１７】図４は発光素子アレーチップ１０１を詳細
に示した等価回路図である。なお、図４では５つの発光
素子しか示していないが、前述のように１つの発光素子
アレーチップ１０１は１２８個の発光素子を持ってい
る。図４において、Ｒ₁ 〜Ｒ₅は５０〜１００ＫΩの抵
抗、Ｄ₁ 〜Ｄ₆ はダイオードである。ダイオードＤ₁ 〜
Ｄ₅ は直列に接続され、このダイオード同志の接続点ａ
〜ｅにＶＧＡ（グランド）に一端を接続された各々の抵
抗の他端が接続されている。ＳＲ１′〜ＳＲ５′は転送
用サイリスタ、ＳＲ１〜ＳＲ５は発光素子であるところ
の発光用サイリスタであり、これらの転送用サイリスタ
及び発光用サイリスタのゲート端子は各々先の接続点に
接続されている。

【００１８】即ち、抵抗、転送用サイリスタ、発光用サ
イリスタは各々対となっており、先頭の抵抗Ｒ₁ から接
続点ａを介して転送用サイリスタＳＲ１′及び発光用サ
イリスタＳＲ１のゲート端子に接続されている。また、
次の抵抗Ｒ₂ から接続点ｂを介して転送用サイリスタＳ
Ｒ２′及び発光用サイリスタＳＲ２のゲート端子に接続
されている。以下、同様の構成になっている。

【００１９】次に、発光素子アレーチップ１０１の動作
を図５に基づいて説明する。図５（ａ）はスタートパル
スφＳであり、ローレベルからハイレベルになると、発
光素子アレーチップ１０１の動作がスタートする。図５
（ｂ）は駆動タイミング信号φ１、図５（ｃ）は駆動タ
イミング信号φ２である。φ１は図４のように転送用サ
イリスタのうち奇数番目のサイリスタＳＲ１，ＳＲ３，
ＳＲ５…のカソード端子に、φ２は偶数番目のサイリス
タＳＲ２′，ＳＲ４′…のカソード端子に供給される。
ここで、スタートパルスφＳがハイレベルとなり、この
状態で図５（ｂ）のようにφ１がハイレベルからローレ
ベルになると、先頭の転送用サイリスタＳＲ１′がオン
する。

【００２０】転送用サイリスタＳＲ１´がオンすると、
そのゲート電圧がアノード電位（約５Ｖ）になるので、
図５（ｄ）のように次のタイミングで記録信号φＩがロ
ーレベルからハイレベルになると、先頭の発光用サイリ
スタＳＲ１がオンし、時間Ｔの期間記録のために発光す
る。この発光用サイリスタＳＲ１の光は、図２で説明し
たようにレンズファイバーアレー１０９を介して図示し
ない感光ドラムに照射される。なお、この場合は、他の
発光用サイリスタはゲート電圧が５Ｖになっていないの
で、発光しない状態である。

【００２１】次いで、図５（ｄ）のように記録信号φＩ
がハイレベルに戻ると、先頭の発光用サイリスタＳＲ１
がオフし、図５（ｃ）のように次のタイミングでφ２が
ハイレベルからローレベルになると、次段の転送用サイ
リスタＳＲ２′がオンする。つまり、転送用サイリスタ
ＳＲ１′のゲート電圧（約５Ｖ）がそのゲートに接続さ
れているダイオードＤ₁ を介して転送用サイリスタＳＲ
２′のゲートに接続されているので、転送用サイリスタ
ＳＲ２′のゲート電圧は約３．６Ｖとなる。従って、こ
の状態で、φ２がローレベルになると、転送用サイリス
タＳＲ２′がオン状態となる。

【００２２】続いて、図５（ｂ）のようにφ１がローレ
ベルからハイレベルになると、転送用サイリスタＳＲ
１′はオフするが、転送用サイリスタＳＲ２′はオン状
態を保持し、この状態で図５（ｄ）のように記録信号φ
Ｉがハイレベルになると、次の発光用サイリスタＳＲ２
が時間Ｔだけオンし、発光した光は感光ドラムに照射さ
れる。この動作を６４回繰り返すことにより、１２８の
発光用サイリスタの走査が行われる。なお、実際には、
発光素子アレーチップ１０１は複数個列状に設けられて
いるので、他の発光素子アレーチップにおいても同様の
動作で走査が行われる。

【００２３】図６は駆動ＩＣ１０４を詳細に示したブロ
ック図、図７は駆動ＩＣ１０４の各部の信号を示したタ
イムチャートである。図６において、１２０は１ライン
ごとに印字データを取り込むためのシフトレジスタであ
る。本実施形態では、前述のように印字データは８ビッ
トであり、また１つの駆動ＩＣ１０４で各々１２８個の
発光素子を有する５個の発光素子アレーチップ１０１を
駆動するので、１つの発光素子アレーチップ１０１につ
き１６個のシフトレジスタ１２０が設けられ、１つの駆
動ＩＣ１０４全体では、８０個のシフトレジスタ１２０
が設けられている。印字データは図７（ａ）のシフトク
ロックＳＣＫに同期してシフトレジスタ１２０に取り込
まれる。

【００２４】１２１はシフトレジスタ１２０にセットさ
れたデータを保持するためのラッチである。ラッチ１２
１は各シフトレジスタ１２０に対応して設けられ、（ラ
ッチ容量は１２８×５ビット）、図７（ｂ）のラッチク
ロックＬＯＡＤＸのローレベルのタイミングで各々のシ
フトレジスタ１２０のデータが各ラッチ１２１にラッチ
される。そのため、データシフト動作と印字動作を平行
して行うことが可能である。このようにして１ライン分
の印字データが保持される。

【００２５】１２２は読み出しクロックＲＣＫをカウン
トするカウンタ、１２３はカウンタ１２２の出力に応じ
てラッチ１２３のデータの読み出しを切り換えるセレク
タである。セレクタ１２３は５個の発光素子アレーチッ
プ１０１に対応して５個設けられている。具体的に説明
すると、まずカウンタ１２２は図７（ｃ）の読み出しス
タート信号ＲＳで初期値にセットされ、図７（ｃ）の読
み出しクロックＲＣＫをカウントする。各セレクタ１２
３においては、カウンタ１２２の出力に応じて１２８ビ
ットのラッチデータを順に出力していく。図７（ｅ）は
セレクタ１２３の出力を示している。そして、カウンタ
１２２が１２８までカウントすると、セレクタ１２３は
１２８ビットのデータの出力が終了し、カウンタ１２２
は再び初期値にセットされ、以下同様の動作を繰り返し
行う。このようにして１ラインごとに記録を行う。

【００２６】各セレクタ１２３の出力信号は、ナンドゲ
ート１２４で発光素子の発光のタイミングを決めるΦＩ
信号とナンドがとられ、更にバッファ１２５を介して出
力される。この出力信号が図４及び図５で説明したφＩ
信号であり、発光素子を点灯させるか、消灯させるかの
記録信号である。この信号は、各セレクタ１２３から５
個の発光素子アレーチップ１０１に対して、φＩ−１，
φＩ−２…φＩ−５として出力される。図３で説明した
ΦＳ信号は、バッファ１２６を介して出力される。この
信号φＳは前述のように発光素子アレーチップ１０１の
スタート信号として用いられる。

【００２７】Φ１信号はバッファ１２７、抵抗１２８を
介して出力され、図４、図５で説明したφ１信号として
出力される。φ１信号は５個の発光素子アレーチップ１
０１に対してφ１−１，φ１−２，…φ１−５として供
給される。φ２信号もバッファ１２７、抵抗１２８を介
して出力され、これも５つの発光素子アレーチップ１０
１にφ２−１，φ２−２，…φ２−５として供給され
る。なお、ＩＣＯＮＴ信号はφ１信号及びφ２信号の電
流値を調整するための制御信号である。このように駆動
ＩＣ１０４では、入力された各種信号をもとに発光素子
アレーチップ１０１を駆動するための信号を生成し、図
４、図５で説明したように発光素子アレーチップ１０１
内の個々の発光素子の動作を制御する。これにより、列
状に配列された発光素子は、記録信号に応じて発光また
は消灯し、感光ドラム上に記録を行う。

【００２８】なお、以上の実施形態では、自己走査機能
を有する発光素子アレーチップを用いた記録ヘッドを例
として説明したが、本発明はこれに限ることなく、発光
素子と同じプロセスで走査のためのシフトレジスタを同
じチップに作成したもの、シリコン上にシフトレジスタ
を作成し、その上にＧａＡｓ系の発光素子を作成したも
の、あるいはその逆のもの、ｍ個の素子をｎ次元にマト
リックス状に配置し、その駆動配線数を（ｎ×ｍ）^1/n
に減少させたものなどにも適用することが可能である。
また、本発明は、液晶などの光透過、反射を制御する素
子を用いたものにも有効である。

【００２９】更に、以上の実施形態では、フレキシブル
ケーブルを用いて２つの基板を接続したが、基板１０２
と基板１０６を接続する場合、配線数が少ないので、フ
レキシブルケーブル以外にも、いわゆるフラットケーブ
ル束線などを用いてもよい。また、配線の接続方法とし
ては、接続密度が低いので、半田熱圧着に限ることな
く、通常のコネクタを用いることも可能である。

【００３０】また、実施形態では、放熱板１０８を図２
のような形状としたが、これを例えば断面Ｌ字状に形成
し、基板１０２はその底面に、基板１０６は側面に取り
付けるようにしてもよい。こうすることにより、基板１
０６の突出がなくなるので、更に記録ヘッドの小型化を
図ることができる。更に、実施形態では、２つの基板１
０２と１０６をフレキシブルケーブル１０３で接続した
が、駆動ＩＣ１０４を搭載した基板１０６は平面性が要
求されないので、フレキシブル基板を用いてこれに駆動
ＩＣ１０４を搭載してもよい。従って、この場合は、駆
動ＩＣ１０４側の接続がなくなるので、その分作業の手
間が省け、作製に要するコストを低減することができ
る。

【００３１】

【発明の効果】以上説明したように本発明は、次の効果
がある。（１）記録素子とそれを駆動する駆動部をそれぞれ別の
基板に搭載し、２つの基板を配線で接続することによ
り、記録素子を駆動部から遠ざけることができ、熱隔離
を実現することができる。従って、記録素子の駆動部の
発熱による影響を除去することができ、安定した記録出
力を得ることができる。（２）記録素子の基板を熱的に隔離できるので、熱膨張
係数の小さい高価な基板の使用を最小限にでき、その分
安価に作製することができる。（３）記録素子と駆動部の基板を２つに分けたので、各
基板を放熱板の２面に取り付けられるようになり、記録
ヘッドの占有面積を小さくすることができる。従って、
より小径の感光ドラムの使用が可能になり、装置の小型
化を図ることができる。（４）記録素子の基板の面積が小さくなるので、この基
板に特に要求される高精度の平面性を確保するのに要す
る手数、例えばこれを取り付ける放熱板を研摩するなど
の加工費を低減でき、その分低コスト化を図ることがで
きる。（５）記録素子と駆動素子の基板を２つに分けたので、
１つの基板に発光素子と駆動部を実装した場合に比べ、
基板が完成したときの歩留りが向上し、低コスト化を図
ることができる。

【図面の簡単な説明】

【図１】本発明の記録ヘッドの主要部の構成例を示した
平面図である。

【図２】本発明の記録ヘッドの外観を示した正面図であ
る。

【図３】本発明の記録ヘッドの電気的な回路構成の一例
を示したブロック図である。

【図４】本発明の記録ヘッドに用いる発光素子アレーチ
ップの一例を示した回路図である。

【図５】図４の発光素子アレーチップの動作を説明する
ためのタイムチャートである。

【図６】本発明の記録ヘッドに用いる駆動ＩＣの一例を
示したブロック図である。

【図７】図６の駆動ＩＣの動作を説明するためのタイム
チャートである。

【図８】従来例の記録ヘッドの外観を示した側面図であ
る。

【図９】図８の記録ヘッドの平面図である。

【符号の説明】

１０１発光素子アレーチップ１０２基板１０３フレキシブルケーブル１０４駆動ＩＣ１０６基板１０７保持部材１０８放熱板１０９レンズファイバーケーブル１１０コネクタ１２０シフトレジスタ１２１ラッチ１２２カウンタ１２３セレクタ１２４ナンドゲート１２５〜１２６バッファＲ電流制限抵抗Ｄ₁ 〜Ｄ₅ ダイオードＳＲ１′〜ＳＲ５′ 転送用サイリスタＳＲ１〜ＳＲ５発光用サイリスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡部高廣東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者永田直久東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者谷岡宏東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者小巻由夫東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者田名網英之東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者熊谷茂美東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者畠茂雄東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】列状に配列された複数の記録素子からな
る記録素子アレーを有し、該記録素子を記録すべき記録
信号に応じて制御することにより記録を行う記録ヘッド
において、前記記録素子アレーと該記録素子を駆動する
ための駆動素子を別基板に搭載し、前記記録素子アレー
が搭載された基板と、前記駆動素子が搭載された基板を
配線によって接続したことを特徴とする記録ヘッド。
【請求項２】請求項１に記載の記録ヘッドにおいて、
前記記録素子アレーは、順次記録素子の記録動作を選択
するように内部に自己走査回路を備えていることを特徴
とする記録ヘッド。
【請求項３】請求項１に記載の記録ヘッドにおいて、
前記配線は、フレキシブルケーブルであることを特徴と
する記録ヘッド。
【請求項４】請求項１に記載の記録ヘッドにおいて、
前記記録素子アレーが搭載された基板と、前記駆動素子
が搭載された基板は、放熱板の隣接する２つの面に取り
付けられていることを特徴とする記録ヘッド。
【請求項５】請求項１に記載の記録ヘッドにおいて、
前記記録素子は、光を発光／消灯することによって記録
を行う発光素子であることを特徴とする記録ヘッド。
【請求項６】請求項１に記載の記録ヘッドにおいて、
前記駆動素子は、記録すべきデータを保持する手段と、
該保持手段のデータを前記複数の記録素子に順次シリア
ルに出力する手段とから成ることを特徴とする記録ヘッ
ド。