JPH09220826A

JPH09220826A - 記録ヘッド

Info

Publication number: JPH09220826A
Application number: JP3173396A
Authority: JP
Inventors: Hiroshi Tanioka; 宏谷岡; Toshihiko Otsubo; 俊彦大坪; Mitsuru Amimoto; 満網本; Shigeo Hatake; 茂雄畠
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-02-20
Filing date: 1996-02-20
Publication date: 1997-08-26
Also published as: DE69732674T2; EP0791471B1; EP0791471A3; DE69732674D1; EP0791471A2

Abstract

(57)【要約】【課題】発光素子アレーチップの基板とフレキシブル
ケーブルを接続する場合フラックスなどが飛散するの
で、ケーブルを発光素子アレーチップから離す必要があ
り、記録ヘッドの小型化には限界があった。【解決手段】複数の発光素子を有する発光素子アレー
チップ１０１と発光素子アレーチップ１０１を駆動する
ための駆動ＩＣ１１０を別基板に搭載し、発光素子アレ
ーチップ１０１が搭載された基板１００と駆動ＩＣ１１
０が搭載された基板１０３をフレキシブルケーブル１０
２で電気的に接続することによって駆動ＩＣの信号を発
光素子アレーチップに供給する記録ヘッドであって、発
光素子アレーチップが搭載された基板とフレキシブルケ
ーブルを電気的に接続する場合、基板上に形成された配
線パターンとフレキシブルケーブル上の導電パターンを
ワイヤーボンディングによって接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ、複写
機、ファクシミリなどに印字ヘッドとして使用される記
録ヘッドに関するものである。

【０００２】

【従来の技術】従来、この種の記録ヘッドとしては、Ｌ
ＥＤ（発光ダイオード）に代表される個体記録素子アレ
ーを列状に配列し、個々の記録素子を記録信号に応じて
制御することで記録を行っている。また、このような記
録ヘッドでは、記録素子アレーの個々の記録素子に対応
して１つの駆動回路を備えており、これらの駆動回路を
集積化した駆動ＩＣを記録素子アレーチップに隣接配置
して、２つのチップ間をワイヤーボンディングで接続し
ている。一方、最近では、記録素子アレーとしてアレー
チップ内に記録素子を順次選択して駆動するように自己
走査機能を有するものも提案されている。このような自
己走査機能を有する記録素子アレーを用いると、記録素
子アレーと駆動ＩＣを接続する配線数を著しく削減でき
るため、記録素子アレーチップと駆動ＩＣを別基板に搭
載した場合、２つの基板間をフレキシブルケーブルを用
いて接続することが可能である。

【０００３】

【発明が解決しようとする課題】ところで、記録ヘッド
の記録素子アレーチップと駆動ＩＣを別基板に搭載して
記録素子アレーチップを搭載した基板を感光ドラムに対
向させるような構造にすると、記録ヘッドの厚み（高
さ）を大幅に小さくできるので、より小径の感光ドラム
の使用が可能となり、それを用いたプリンタや複写機な
ど装置の小型化を図ることができる。しかしながら、記
録素子アレーチップを搭載した基板と駆動ＩＣを搭載し
た基板のうち、記録素子アレーチップを搭載した基板と
フレキシブルケーブルを接続する場合、次のような問題
があった。

【０００４】即ち、このような基板とケーブルを接続す
る場合、通常、半田熱溶着による接続方法が用いられる
のであるが、接続の際にフラックスなどが飛散して記録
素子アレーチップの表面に付着してしまい、発光光量の
ムラを生じるなど特性劣化の原因となる。そのため、基
板とフレキシブルケーブルを接続する際は、ケーブルの
先端を基板上の記録素子アレーチップに対してある程度
離して接続する必要があり、その離した距離の分を確保
するには、基板の幅をそれに応じて広げなければならな
い。しかし、記録素子アレーチップの基板の幅を広げる
と、その分だけ記録ヘッドが大型化するので、記録ヘッ
ドを小型化するには限界があり、記録素子アレーを搭載
した基板の幅をいかに小さくするかが記録ヘッドを更に
小型化する上での課題であった。

【０００５】そこで、本発明は、上記従来の問題点に鑑
み、記録素子アレーの搭載された基板と接続部材をワイ
ヤーボンディングで接続することにより、基板の幅をよ
り小さくし、更に小型化を可能とした記録ヘッドを提供
することを目的としたものである。

【０００６】

【課題を解決するための手段】本発明の目的は、複数の
記録素子を有する記録素子アレーと前記記録素子アレー
を駆動するための駆動素子を別基板に搭載し、前記記録
素子アレーが搭載された基板と駆動素子が搭載された基
板を接続部材で電気的に接続することによって前記駆動
素子の信号を記録素子アレーに供給する記録ヘッドであ
って、前記記録素子アレーが搭載された基板と前記接続
部材を電気的に接続する場合、前記基板上に形成された
配線パターンと前記接続部材上の導電パターンをワイヤ
ーボンディングによって接続することを特徴とする記録
ヘッドによって達成される。

【０００７】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。まず、図１は本発明による記
録ヘッドの一実施形態を示した側面図である。図１にお
いて、１０１は内部に多数の発光素子を有する発光素子
アレーチップである。発光素子アレーチップ１０１は５
５個設けられ、それが基板１００上に一列に搭載されて
いる。また、１１０は発光素子アレーチップ１０１の個
々の発光素子を駆動する駆動ＩＣ、１１１は発光素子の
駆動電流を制限する電流制限抵抗であり、各々基板１０
０とは別の基板１０３上に搭載されている。

【０００８】発光素子アレーチップ１０１が搭載された
基板１００は放熱用のアルミニューム基材１１６の側面
に取り付けられ、駆動ＩＣ１１０と電流制限抵抗１１１
が搭載された基板１０３はアルミニューム基材１１６の
上面に取り付けられている。従って、図１においては、
基板１００と基板１０３はアルミニューム基材１１６の
隣接する２つの面に９０度の角度を持って取り付けら
れ、その９０度の角度の位置でフレキシブルケーブル１
０２を渡し、フレキシブルケーブル１０２の各端部と２
つの基板１００，１０３がそれぞれ電気的に接続されて
いる。

【０００９】基板１０３とフレキシブルケーブル１０２
を接続する場合は、図１に示すように基板１０３の裏面
に形成された配線パターンとフレキシブルケーブル１０
２の導電パターンを半田熱溶着によって接続する方法が
採られている。また、基板１００とフレキシブルケーブ
ル１０２を接続する場合は、基板１００上に形成された
配線パターンとフレキシブルケーブル１０２の導電パタ
ーンをワイヤーボンディングによって接続する方法が採
られている。この接続構造については、詳しく後述す
る。

【００１０】このようにして基板１００と基板１０３を
電気的に接続し、駆動ＩＣ１１０からの発光素子アレー
チップ１０１を駆動するのに必要なタイミング信号や駆
動信号を基板１００に供給している。更に、図１では基
板１００上の発光素子アレーチップ１０１に対向して集
束形光ファイバーアレー１１５が設けられている。発光
素子アレーチップ１０１の個々の画素（発光素子）の光
は集束形光ファイバーアレー１１５で収束され、感光ド
ラム（図示せず）に記録ドットとして照射される。な
お、図１の１１８は後述するように基板１００の配線パ
ターンと発光素子アレーチップ１０１の電極を接続する
ワイヤーボンディングを示している。

【００１１】図２は基板１００，１０３及びフレキシブ
ルケーブル１０２を平面的に展開した平面図である。図
２において、基板１００は幅の狭い長方形の形状を有
し、その長手方向に発光素子アレーチップ１０１が搭載
されている。本実施形態では、１つ当り１２８画素を有
する５５個の発光素子アレーチップ１０１が一列に直線
状に配列されている。また、基板１０３上には５個の駆
動ＩＣ１１０と５５個の電流制限抵抗１１１が搭載され
ている。駆動ＩＣ１１０は１つで１１個の発光素子アレ
ーチップ１０１を駆動するようになっていて、全部で５
個の駆動ＩＣ１１０が搭載されている。

【００１２】また、電流制限抵抗１１１は各発光素子ア
レーチップ１０１に１つづつ必要であり、それぞれの発
光素子アレーチップ１０１に対応して５５個の電流制限
抵抗１１１が搭載されている。基板１００と１０３は５
個のフレキシブルケーブル１０２で電気的に接続され、
ここでは１つの駆動ＩＣ１１０で１１個の発光素子アレ
ーチップ１０１を駆動するので、各々の駆動ＩＣ１１０
による１１個分の発光素子アレーチップ１０１の駆動に
必要な信号を５つのフレキシブルケーブル１０２を用い
て供給している。

【００１３】フレキシブルケーブル１０２としては、幅
が約２５ｍｍであり、その中に３６本の信号線が０．７
ｍｍピッチで配列されたものを使用している。この場
合、詳しくは後述するが、１つの発光素子アレーチップ
１０１を駆動するのに、走査パルス信号であるφＳ、駆
動タイミング信号であるφ１，φ２、画素を点灯／消灯
させるための駆動信号であるφＩの信号が必要である。
また、これに加えて電源やＧＮＤの接続も必要である。

【００１４】本実施形態では、前述のように１つの駆動
ＩＣ１１０で１１個の発光素子アレーチップ１０１を駆
動するのであるが、走査パルス信号φＳ、電源及びＧＮ
Ｄは共通に供給するので、１つの発光素子アレーチップ
当り、駆動タイミング信号φ１，φ２、駆動信号φＩを
供給する３本の信号線を必要とし、１１個の発光素子ア
レーチップに対しては３３本の信号線が必要である。従
って、これに共通に供給する３本の信号線を加えると、
３６本の信号線が必要であるので、前述のように３６本
の信号線を有する５個のフレキシブルケーブル１０２を
用いて、各々の駆動ＩＣ１１０の信号を基板１００上の
５５個の発光素子アレーチップ１０１に供給している。

【００１５】また、本実施形態では、発光素子アレーチ
ップ１０１として自己走査機能を有する発光素子アレー
（Seif Scanning Emitting Device ）を使用している。
図１の記録ヘッドにおいては、このような発光素子アレ
ーチップ１０１が５５個列状に配列され、６００ＤＰＩ
の密度で記録できるように構成されている。この記録ヘ
ッドは、例えば電子写真方式の複写機、プリンタなどに
好適に使用することができる。なお、自己走査機能を有
する発光素子アレーについては、例えば特開平１−２３
８９６２号公報、特開平２−２０８０号公報などに詳し
く開示されているので、詳しい説明は省略する。

【００１６】図３は図１の記録ヘッドの電気的な回路構
成を示したブロック図である。図３において、１０１−
１〜１０１−５５は前述のように基板１００上に一列に
配列された５５個の発光素子アレーチップを示してい
る。各々の発光素子アレーチップ１０１内には、記録素
子である発光用サイリスタが１，２，３…１２８で示す
ように１２８画素分列状に配列され、記録ヘッド全体と
しては１ライン７０４０（５５×１２８）ビットの画素
が配列されている。２−１〜２−５５は各々の発光素子
アレーチップを駆動するのに必要な走査パルス信号φ
Ｓ、駆動タイミング信号φ１，φ２を生成するタイミン
グ信号生成回路である。これらのタイミング信号生成回
路は個々の発光素子アレーチップに対応して設けられ、
１１個を１組みとして１つの駆動ＩＣ１１０に集積化さ
れている。また、各々のタイミング信号生成回路の駆動
タイミング信号φ１，φ２はそれぞれ対応する発光素子
アレーチップに供給され、走査パルス信号φＳだけは１
つのタイミング信号生成回路から１１個の発光素子アレ
ーチップに共通に供給される。

【００１７】４−１〜４−５５は画像信号を取り込むた
めのシフトレジスタ、３−１〜３−５５は各シフトレジ
スタに取り込まれた画像信号を保持するためのラッチを
示している。これらのシフトレジスタ及びラッチも個々
の発光素子アレーチップに対応して設けられ、シフトレ
ジスタとラッチもそれぞれ１１個を１組みとして１つの
駆動ＩＣに集積化されている。このようにタイミング信
号生成回路、シフトレジスタ及びラッチで発光素子アレ
ーチップの駆動回路が構成され、それぞれ１１個づつ１
つの駆動ＩＣとして集積化されている。なお、１１１は
図１、図２に示した電流制限抵抗であり、各ラッチと発
光素子アレーチップの間に接続されている。個々の発光
素子アレーチップの画素を駆動する駆動信号φＩは、各
ラッチから対応する発光素子アレーチップに電流制限抵
抗１１１を通して時分割に供給される。

【００１８】ここで、画像信号は信号線１０からシフト
レジスタ４−１に入力され、順次信号線１１からの所定
のクロックに同期してシフトレジスタ４−２〜４−５５
に転送される。１ライン分の画像信号が転送されると、
各々のシフトレジスタ４の信号は対応するラッチ３に保
持され、各々のラッチ３の信号は対応する発光素子アレ
ーチップに発光用サイリスタ１，２，３…１２８という
ように時分割に供給される。この場合、ラッチ３の信号
は外部タイミング信号（図示せず）と論理積がとられ、
個々の発光用サイリスタを発光／消灯させる記録信号φ
Ｉとして発光素子アレーチップに供給される。もちろ
ん、各発光素子アレーチップの自己走査のタイミングと
記録信号φＩのタイミングは同期している。このように
して５５個の発光素子アレーチップを同時に走査するこ
とで１ライン分の記録が終了し、以下１ラインごとに同
様の動作を繰り返し行うことにより、所望の記録を行う
ことができる。

【００１９】次に、自己走査機能を有する発光素子アレ
ーチップの構成及び動作について説明する。図４はその
等価回路を示した回路図であり、ＳＲ１〜ＳＲ５は発光
素子であるところの発光用サイリスタである。これは、
図３に１〜１２８として示した画素に対応している。ま
た、ＳＲ１′〜ＳＲ５′は各々発光用サイリスタＳＲ１
〜ＳＲ５に対応して設けられた転送用サイリスタ、Ｄ₁
〜Ｄ₅は直列に接続されたダイオード、Ｒ₁〜Ｒ₅は抵
抗である。これらの転送用サイリスタ、ダイオード、抵
抗によって発光用サイリスタの自己走査回路が構成され
ている。なお、図４では発光用サイリスタを５画素分し
か示していないが、実際には１つの発光素子アレー内に
１２８画素分の発光用サイリスタが配列され、ほかの転
送用サイリスタ、ダイオード、抵抗もそれに応じて設け
られている。

【００２０】走査パルス信号φＳはダイオードＤ₁のア
ノード端子に入力され、駆動タイミングφ１は奇数番目
の転送用サイリスタＳＲ１′，ＳＲ３′、ＳＲ５′・・
・の共通に接続されたカソード端子に、駆動タイミング
信号φ２は偶数番目の転送用サイリスタＳＲ２′，ＳＲ
４′・・・の共通に接続されたカソード端子に入力され
る。また、駆動信号φＩは発光用サイリスタの共通に接
続されたカソード端子に入力される。これらの信号を図
５に示している。

【００２１】まず、図５（ａ）のように走査パルス信号
φＳがローレベルからハイレベルになると、発光素子ア
レーチップの動作がスタートする。次に、走査パルス信
号φＳがハイレベルの状態で、図５（ｂ）のように駆動
タイミング信号φ１がハイレベルからローレベルになる
と、先頭の転送用サイリスタＳＲ１′がオン状態とな
る。転送用サイリスタＳＲ１′がオンすると、そのゲー
ト電圧はアノード電位（約５Ｖ）になるので、図５
（ｄ）のように記録信号φＩがハイレベルからローレベ
ルになると、先頭の発光用サイリスタＳＲ１がオンし、
記録のために所定時間だけ発光する。この発光用サイリ
スタＳＲ１の光は前述のように光ファイバーアレー１１
５を介して感光ドラムに照射される。他の発光用サイリ
スタはゲート電圧が５Ｖになっていないので発光しない
状態である。

【００２２】次いで、図５（ｄ）のように記録信号φＩ
がローレベルからハイレベルに戻ると、先頭の発光用サ
イリスタＳＲ１がオフし、図５（ｃ）のように次のタイ
ミングで駆動タイミング信号φ２がハイレベルからロー
レベルになると、次の転送用サイリスタＳＲ２′がオン
する。つまり、転送用サイリスタＳＲ１′のゲート電圧
（約５Ｖ）がそのゲートに接続されているダイオードＤ
₁を介して転送用サイリスタＳＲ２′のゲートに接続さ
れているので、転送用サイリスタＳＲ２′のゲート電圧
は約３．６Ｖとなる。従って、この状態でタイミング信
号φ２がローレベルになると、転送用サイリスタＳＲ
２′がオン状態となる。続いて、図５（ｂ）のように駆
動タイミング信号φ１がローレベルからハイレベルにな
ると、転送用サイリスタＳＲ１′はオフするが、転送用
サイリスタＳＲ２′はオン状態を保持し、この状態で図
５（ｄ）のように記録信号φＩがローレベルになると、
次の発光用サイリスタＳＲ２が所定時間だけオンする。
この動作を６４回繰り返すことにより、発光用サイリス
タが順次時分割で駆動される。

【００２３】次に、発光素子アレーチップ１０１を搭載
した基板１００とフレキシブルケーブル１０２を接続す
る接続構造について説明する。まず、図６は基板１００
の配線パターンを示した図である。なお、図６では全体
の配線パターンのうち１１個分の発光素子アレーチップ
に対する配線パターンのみを示している。また、本実施
形態では、基板１００として両面基板を用いている。図
６において、まず１０２はフレキシブルケーブルの先端
部を示しており、この先端部がＷ１の幅で基板１００に
銀ペーストなどの接着材を用いて接着されている。本実
施形態では、Ｗ１は約３ｍｍである。また、このフレキ
シブルケーブル１０２の先端部に近接して１１個の発光
素子アレーチップ１０１が一列に配置されている。フレ
キシブルケーブル１０２は前述のように３６本の信号線
を持っていて、各々の信号線は基板１００上の配線パタ
ーンとワイヤーボンディングによって接続されている。
図６において、発光素子アレーチップ１０１とフレキシ
ブルケーブル１０２の先端の間における３６個のＡ点
は、このワイヤーボンディングによる接続点を示してい
る。

【００２４】図７はこのワイヤーボンディングによる接
続点を詳細に示した図である。まずフレキシブルケーブ
ル１０２の先端には、各々の信号線を接続するための３
６本の導電パターン４０が形成されている。また、基板
１００上には個々の導電パターン４０に対応して配線パ
ターン４２が形成され、フレキシブルケーブル１０２の
導電パターン４０と基板１００の配線パターン４２がワ
イヤーボンディング４１によって接続されている。本実
施形態では、約１．５ｍｍのワイヤーを用いてワイヤー
ボンディングを行っている。このようにしてフレキシブ
ルケーブル１０２と基板１００が電気的に接続され、フ
レキシブルケーブル１０２からの信号線は更に基板１０
０の裏面に放射状に形成された配線パターン（破線で示
す）を通って個々の発光素子アレーチップにワイヤーボ
ンディングするためのワイヤーボンディングパッド２０
０〜２０４に接続されている。本実施形態では、この放
射状の配線パターンのワイヤーボンディングパッドまで
に要する幅Ｗ２は約３ｍｍとしている。

【００２５】ワイヤーボンディングパッド（以下、ＷＰ
と略す）２００は発光素子アレーチップ１０１に走査パ
ルス信号φＳの信号線を接続するためのパッド、ＷＰ２
０１は駆動タイミング信号φ１の信号線を接続するため
のパッドである。また、ＷＰ２０２は駆動タイミング信
号φ２の信号線を接続するためのパッド、ＷＰ２０３は
駆動信号φＩの信号線を接続するためのパッド、ＷＰ２
０４はＧＮＤを接続するためのパッドである。ＷＰ２０
０とＷＰ２０４は１１個分のチップ分が配線パターンに
よって共通に接続され、その他のＷＰ２０１〜ＷＰ２０
３はチップごとに独立している。

【００２６】これらのＷＰ２００〜ＷＰ２０４は個々の
発光素子アレーチップに対応して設けられていて、各Ｗ
Ｐ２００〜ＷＰ２０４と個々の発光素子アレーチップの
電極（図示せず）が図８に示すようにワイヤーボンディ
ング１１８によって接続されている。このようにしてフ
レキシブルケーブル１０２の信号線が発光素子アレーチ
ップに接続され、前述のような信号φＳ，Ｓ１，φ２，
φＩが個々の発光素子アレーチップに供給される。図６
では１つのフレキシブルケーブル１０２の接続について
説明したが、残りの４つのフレキシブルケーブルも全く
同じ方法で接続されている。なお、図６の２０５は電源
パターンを示している。

【００２７】本実施形態では、フレキシブルケーブル１
０２と発光素子アレーチップ１０１が搭載された基板１
００をワイヤーボンディングによって接続したので、半
田熱溶着による接続のようにフラックスが飛散すること
がなくなり、発光素子アレーチップの特性劣化を招くよ
うな事態を回避することができる。また、フラックスの
飛散がないので、フレキシブルケーブルの先端を発光素
子アレーチップにより近づけて接続することができる。
従って、発光素子アレーチップを搭載した基板１００の
幅としては、ほぼ図６のＷ１とＷ２の幅があればよく、
基板１００の幅を半田熱溶着によって接続する場合に比
べて大幅に小さくすることができる。また、基板１００
の幅が小さくなる分、更に記録ヘッドを小型化できるの
で、それを用いた装置においてはより小径の感光ドラム
の使用が可能となり、装置の小型化にも寄与することが
できる。

【００２８】なお、以上の実施形態では、１つの駆動Ｉ
Ｃで１１個の発光素子アレーチップを駆動しているが、
１つの駆動ＩＣでそれ以上のチップを駆動することも可
能である。この場合、１つの駆動ＩＣで担当する発光素
子アレーチップの数が増加すると、図６の放射状の配線
パターンに要する幅Ｗ２は広がるのであるが、本発明で
はその広がった幅の分をフレキシブルケーブルを発光素
子アレーチップに近づけることで相殺することが可能で
ある。即ち、本発明では、ワイヤーボンディングによる
接続であるため、フレキシブルケーブルの先端を発光素
子アレーチップにより近づけて接続することができ、基
板１００の幅はそのままで、１つの駆動ＩＣで駆動する
発光素子アレーチップの数を増加することができる。

【００２９】また、以上の実施形態では、発光素子アレ
ーチップを搭載した基板１００を両面基板としたが、多
層基板を用いてもよい。更に、記録素子として自己走査
型の発光素子アレーチップを用いた例を示したが、本発
明はこれに限ることなく、例えば同様の自己走査回路を
有する通常の時分割駆動が駆動なＬＥＤなどその他の記
録素子を用いた場合にも適用することが可能である。

【００３０】

【発明の効果】以上説明したように本発明によれば、記
録素子アレーが搭載された基板と接続部材をワイヤーボ
ンディングによって接続することにより、フラックスの
飛散がないので、接続部材を記録素子アレーに極力近づ
けて接続することができ、半田熱溶着によって接続する
場合に比べて記録素子アレーを搭載した基板の幅を大幅
に小さくすることができる。従って、更に記録ヘッドを
小型化することができるので、それを用いた装置におい
てより小径の感光ドラムの使用を可能とし、装置の小型
化にも寄与することができる。

【図面の簡単な説明】

【図１】本発明による記録ヘッドの一実施形態の外観を
示した側面図である。

【図２】図１の記録ヘッドの基板１００と１０３及びフ
レキシブルケーブル１０２を平面的に展開して示した図
である。

【図３】図１の記録ヘッドの電気的な構成例を示したブ
ロック図である。

【図４】図１の記録ヘッドに用いられる発光素子アレー
チップの等価回路を示した回路図である。

【図５】図４の発光素子アレーチップの動作を説明する
ためのタイムチャートである。

【図６】図１の記録ヘッドの発光素子アレーチップが搭
載された基板の配線パターンを示した図である。

【図７】図１の記録ヘッドの発光素子アレーチップが搭
載された基板とフレキシブルケーブルを電気的に接続す
る接続部を詳細に示した図である。

【図８】図１の記録ヘッドの発光素子アレーチップが搭
載された基板を側面から見た側面図である。

【符号の説明】４０導電パターン４１ワイヤーボンディング４２配線パターン１００基板１０１発光素子アレーチップ１０２フレキシブルケーブル１０３基板１１０駆動ＩＣ１１１電流制限抵抗１１５集束形光ファイバーアレー１１６アルミニューム基材１１８ワイヤーボンディングＳＲ１〜ＳＲ５発光用サイリスタＳＲ１′〜ＳＲ５′ 転送用サイリスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/036 (72)発明者畠茂雄東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の記録素子を有する記録素子アレー
と前記記録素子アレーを駆動するための駆動素子を別基
板に搭載し、前記記録素子アレーが搭載された基板と駆
動素子が搭載された基板を接続部材で電気的に接続する
ことによって前記駆動素子の信号を記録素子アレーに供
給する記録ヘッドであって、前記記録素子アレーが搭載
された基板と前記接続部材を電気的に接続する場合、前
記基板上に形成された配線パターンと前記接続部材上の
導電パターンをワイヤーボンディングによって接続する
ことを特徴とする記録ヘッド。
【請求項２】請求項１に記載の記録ヘッドにおいて、
前記記録素子アレーは、自己走査回路を内蔵しているこ
とを特徴とする記録ヘッド。
【請求項３】請求項１に記載の記録ヘッドにおいて、
前記接続部材は、フレキシブルケーブルであることを特
徴とする記録ヘッド。