JPH09254439A

JPH09254439A - 記録ヘッド

Info

Publication number: JPH09254439A
Application number: JP7018796A
Authority: JP
Inventors: Hiroshi Tanioka; 宏谷岡; Mitsuru Amimoto; 満網本; Toshihiko Otsubo; 俊彦大坪; Shigeo Hatake; 茂雄畠
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-26
Filing date: 1996-03-26
Publication date: 1997-09-30

Abstract

(57)【要約】【課題】発光素子アレーチップの基板とフレキシブル
ケーブルを接続する場合フラックスなどが飛散して発光
素子アレーチップに付着し特性を劣化させる。【解決手段】複数の発光素子を有する発光素子アレー
チップ１０１と発光素子アレーチップ１０１を駆動する
ための駆動ＩＣ１１０を別基板に搭載し、発光素子アレ
ーチップ１０１が搭載された基板１００と駆動ＩＣ１１
０が搭載された基板１０３をフレキシブルケーブル１０
２で電気的に接続することによって駆動ＩＣの信号を発
光素子アレーチップに供給する記録ヘッドであって、発
光素子アレーチップ１０１が搭載された基板１００とフ
レキシブルケーブル１０２を電気的に接続する場合、発
光素子アレーチップ１０１が搭載された基板面とは反対
側の面において熱溶着によって接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ、複写
機、ファクシミリなどに印字ヘッドとして使用される記
録ヘッドに関するものである。

【０００２】

【従来の技術】従来、この種の記録ヘッドとしては、Ｌ
ＥＤ（発光ダイオード）に代表される個体記録素子アレ
ーを列状に配列し、個々の記録素子を記録信号に応じて
制御することで記録を行っている。また、このような記
録ヘッドでは、記録素子アレーの個々の記録素子に対応
して１つの駆動回路を備えており、これらの駆動回路を
集積化した駆動ＩＣを記録素子アレーチップに隣接配置
して、２つのチップ間をワイヤーボンディングで接続し
ている。一方、最近では、記録素子アレーとしてアレー
チップ内に記録素子を順次選択して駆動するように自己
走査機能を有するものも提案されている。このような自
己走査機能を有する記録素子アレーを用いると、記録素
子アレーと駆動ＩＣを接続する配線数を著しく削減でき
るため、記録素子アレーチップと駆動ＩＣを別基板に搭
載した場合、２つの基板間をフレキシブルケーブルを用
いて接続することが可能である。

【０００３】

【発明が解決しようとする課題】ところで、記録ヘッド
の記録素子アレーチップと駆動ＩＣを別基板に搭載して
記録素子アレーチップを搭載した基板を感光ドラムに対
向させるような構造にすると、記録ヘッドの厚み（高
さ）を大幅に小さくできるので、より小径の感光ドラム
の使用が可能となり、それを用いたプリンタや複写機な
ど装置の小型化を図ることができる。しかしながら、記
録素子アレーチップを搭載した基板と駆動ＩＣを搭載し
た基板のうち、記録素子アレーチップを搭載した基板と
フレキシブルケーブルを接続する場合、次のような問題
があった。

【０００４】即ち、このような基板とケーブルを接続す
る場合、通常、半田熱溶着による接続方法が用いられる
のであるが、接続の際にフラックスなどが飛散して記録
素子アレーチップの表面に付着してしまい、発光光量の
ムラを生じるなど特性劣化の原因となる。そのため、基
板とフレキシブルケーブルを接続する際は、ケーブルの
先端を基板上の記録素子アレーチップに対してある程度
離して接続する必要があり、その離した距離の分を確保
するには、基板の幅をそれに応じて広げなければならな
い。しかし、記録素子アレーチップの基板の幅を広げる
と、その分だけ記録ヘッドが大型化するので、記録ヘッ
ドを小型化するには限界があった。

【０００５】そこで、本発明は、上記従来の問題点に鑑
み、基板の幅を大きくすることなくフラックスなどの飛
散による記録素子アレーの特性劣化を防止することを可
能とした記録ヘッドを提供することを目的としたもので
ある。

【０００６】

【課題を解決するための手段】本発明の目的は、複数の
記録素子を有する記録素子アレーと前記記録素子アレー
を駆動するための駆動素子を別基板に搭載し、前記記録
素子アレーが搭載された基板と駆動素子が搭載された基
板を接続部材で電気的に接続することによって前記駆動
素子の信号を記録素子アレーに供給する記録ヘッドであ
って、前記記録素子アレーが搭載された基板と前記接続
部材を電気的に接続する場合、記録素子アレーが搭載さ
れた基板面と反対側の面において熱溶着によって接続す
ることを特徴とする記録ヘッドによって達成される。

【０００７】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。まず、図１は本発明による記
録ヘッドの一実施形態を示した側面図である。図１にお
いて、１０１は内部に多数の発光素子を有する発光素子
アレーチップである。発光素子アレーチップ１０１は５
５個設けられ、それが基板１００上に一列に搭載されて
いる。また、１１０は発光素子アレーチップ１０１の個
々の発光素子を駆動する駆動ＩＣ、１１１は発光素子の
駆動電流を制限する電流制限抵抗であり、各々基板１０
０とは別の基板１０３上に搭載されている。

【０００８】発光素子アレーチップ１０１が搭載された
基板１００は、放熱用のアルミニューム基材１１６の側
面に取り付けられ、駆動ＩＣ１１０と電流制限抵抗１１
１が搭載された基板１０３は、アルミニューム基材１１
６の上面に取り付けられている。従って、図１において
は、基板１００と基板１０３はアルミニューム基材１１
６の隣接する２つの面に９０度の角度を持って取り付け
られ、その９０度の角度の位置でフレキシブルケーブル
１０２を渡してフレキシブルケーブル１０２の各端部と
２つの基板１００，１０３がそれぞれ電気的に接続され
ている。

【０００９】基板１００及び基板１０３とフレキシブル
ケーブル１０２の各端部を接続する場合、各々半田熱溶
着によって接続する方法が採られている。特に、基板１
００とフレキシブルケーブル１０２を接続する場合は、
基板１００の裏面で接続することによってフラックスな
どの飛散による影響を除去している。これについては詳
しく後述する。なお、図１においては、アルミニューム
基材１１６の基板１００が取り付けられた面のフレキシ
ブルケーブル１０２に対応する箇所を数１００μｍ程度
削ることで、フレキシブルケーブル１０２及び半田の厚
みによる基板１００の傾きを防止している。

【００１０】このようにして基板１００と基板１０３を
電気的に接続し、駆動ＩＣ１１０からの発光素子アレー
チップ１０１を駆動するのに必要なタイミング信号や駆
動信号を基板１００に供給している。更に、図１では基
板１００上の発光素子アレーチップ１０１に対向して集
束形光ファイバーアレー１１５が設けられている。発光
素子アレーチップ１０１の個々の画素（発光素子）の光
は集束形光ファイバーアレー１１５で収束され、感光ド
ラム（図示せず）に記録ドットとして照射される。集束
形光ファイバーアレー１１５の幅は、通常数ｍｍ程度で
あるため、より小径の感光ドラムを使用するためには、
基板１００の幅をいかに小さくするかにかかっている。
なお、図１の１１８は後述するように基板１００の配線
パターンと発光素子アレーチップ１０１の電極を接続す
るワイヤーボンディングを示している。

【００１１】図２は基板１００，１０３及びフレキシブ
ルケーブル１０２を平面的に展開した平面図である。図
２において、基板１００は幅の狭い長方形の形状を有
し、その長手方向に発光素子アレーチップ１０１が搭載
されている。本実施形態では、１つ当り１２８画素を有
する５５個の発光素子アレーチップ１０１が一列に直線
状に配列されている。また、基板１０３上には５個の駆
動ＩＣ１１０と５５個の電流制限抵抗１１１が搭載され
ている。駆動ＩＣ１１０は１つで１１個の発光素子アレ
ーチップ１０１を駆動するようになっていて、全部で５
個の駆動ＩＣ１１０が搭載されている。

【００１２】また、電流制限抵抗１１１は各発光素子ア
レーチップ１０１に１つづつ必要であり、それぞれの発
光素子アレーチップ１０１に対応して５５個の電流制限
抵抗１１１が搭載されている。基板１００と１０３は５
個のフレキシブルケーブル１０２で電気的に接続され、
ここでは１つの駆動ＩＣ１１０で１１個の発光素子アレ
ーチップ１０１を駆動するので、各々の駆動ＩＣ１１０
による１１個分の発光素子アレーチップ１０１の駆動に
必要な信号を５つのフレキシブルケーブル１０２を用い
て供給している。

【００１３】フレキシブルケーブル１０２としては、幅
が約２５ｍｍであり、その中に３６本の信号線が０．７
ｍｍピッチで配列されたものを使用している。この場
合、詳しくは後述するが、１つの発光素子アレーチップ
１０１を駆動するのに、走査パルス信号であるφＳ、駆
動タイミング信号であるφ１，φ２、画素を点灯／消灯
させるための駆動信号であるφＩの信号が必要である。
また、これに加えて電源やＧＮＤの接続も必要である。

【００１４】本実施形態では、前述のように１つの駆動
ＩＣ１１０で１１個の発光素子アレーチップ１０１を駆
動するのであるが、走査パルス信号φＳ、電源及びＧＮ
Ｄは共通に供給するので、１つの発光素子アレーチップ
当り、駆動タイミング信号φ１，φ２、駆動信号φＩを
供給する３本の信号線を必要とし、１１個の発光素子ア
レーチップに対しては３３本の信号線が必要である。従
って、これに共通に供給する３本の信号線を加えると、
３６本の信号線が必要であるので、前述のように３６本
の信号線を有する５個のフレキシブルケーブル１０２を
用いて、各々の駆動ＩＣ１１０の信号を基板１００上の
５５個の発光素子アレーチップ１０１に供給している。

【００１５】また、本実施形態では、発光素子アレーチ
ップ１０１として自己走査機能を有する発光素子アレー
（Seif Scanning Emitting Device ）を使用している。
図１の記録ヘッドにおいては、このような発光素子アレ
ーチップ１０１が５５個列状に配列され、６００ＤＰＩ
の密度で記録できるように構成されている。この記録ヘ
ッドは、例えば電子写真方式の複写機、プリンタなどに
好適に使用することができる。なお、自己走査機能を有
する発光素子アレーについては、例えば特開平１−２３
８９６２号公報、特開平２−２０８０号公報などに詳し
く開示されているので、詳しい説明は省略する。

【００１６】図３は図１の記録ヘッドの電気的な回路構
成を示したブロック図である。図３において、１０１−
１〜１０１−５５は前述のように基板１００上に一列に
配列された５５個の発光素子アレーチップを示してい
る。各々の発光素子アレーチップ１０１内には、記録素
子である発光用サイリスタが１，２，３…１２８で示す
ように１２８画素分列状に配列され、記録ヘッド全体と
しては１ライン７０４０（５５×１２８）ビットの画素
が配列されている。２−１〜２−５５は各々の発光素子
アレーチップを駆動するのに必要な走査パルス信号φ
Ｓ、駆動タイミング信号φ１，φ２を生成するタイミン
グ信号生成回路である。これらのタイミング信号生成回
路は個々の発光素子アレーチップに対応して設けられ、
１１個を１組みとして１つの駆動ＩＣ１１０に集積化さ
れている。また、各々のタイミング信号生成回路の駆動
タイミング信号φ１，φ２はそれぞれ対応する発光素子
アレーチップに供給され、走査パルス信号φＳだけは１
つのタイミング信号生成回路から１１個の発光素子アレ
ーチップに共通に供給される。

【００１７】４−１〜４−５５は画像信号を取り込むた
めのシフトレジスタ、３−１〜３−５５は各シフトレジ
スタに取り込まれた画像信号を保持するためのラッチを
示している。これらのシフトレジスタ及びラッチも個々
の発光素子アレーチップに対応して設けられ、シフトレ
ジスタとラッチもそれぞれ１１個を１組みとして１つの
駆動ＩＣに集積化されている。このようにタイミング信
号生成回路、シフトレジスタ及びラッチで発光素子アレ
ーチップの駆動回路が構成され、それぞれ１１個づつ１
つの駆動ＩＣとして集積化されている。なお、１１１は
図１、図２に示した電流制限抵抗であり、各ラッチと発
光素子アレーチップの間に接続されている。個々の発光
素子アレーチップの画素を駆動する駆動信号φＩは、各
ラッチから対応する発光素子アレーチップに電流制限抵
抗１１１を通して時分割に供給される。

【００１８】ここで、画像信号は信号線１０からシフト
レジスタ４−１に入力され、順次信号線１１からの所定
のクロックに同期してシフトレジスタ４−２〜４−５５
に転送される。１ライン分の画像信号が転送されると、
各々のシフトレジスタ４の信号は対応するラッチ３に保
持され、各々のラッチ３の信号は対応する発光素子アレ
ーチップに発光用サイリスタ１，２，３…１２８という
ように時分割に供給される。この場合、ラッチ３の信号
は外部タイミング信号（図示せず）と論理積がとられ、
個々の発光用サイリスタを発光／消灯させる記録信号φ
Ｉとして発光素子アレーチップに供給される。もちろ
ん、各発光素子アレーチップの自己走査のタイミングと
記録信号φＩのタイミングは同期している。このように
して５５個の発光素子アレーチップを同時に走査するこ
とで１ライン分の記録が終了し、以下１ラインごとに同
様の動作を繰り返し行うことにより、所望の記録を行う
ことができる。

【００１９】次に、自己走査機能を有する発光素子アレ
ーチップの構成及び動作について説明する。図４はその
等価回路を示した回路図であり、ＳＲ１〜ＳＲ５は発光
素子であるところの発光用サイリスタである。これは、
図３に１〜１２８として示した画素に対応している。ま
た、ＳＲ１′〜ＳＲ５′は各々発光用サイリスタＳＲ１
〜ＳＲ５に対応して設けられた転送用サイリスタ、Ｄ₁
〜Ｄ₅は直列に接続されたダイオード、Ｒ₁〜Ｒ₅は抵
抗である。これらの転送用サイリスタ、ダイオード、抵
抗によって発光用サイリスタの自己走査回路が構成され
ている。なお、図４では発光用サイリスタを５画素分し
か示していないが、実際には１つの発光素子アレー内に
１２８画素分の発光用サイリスタが配列され、ほかの転
送用サイリスタ、ダイオード、抵抗もそれに応じて設け
られている。

【００２０】走査パルス信号φＳはダイオードＤ₁のア
ノード端子に入力され、駆動タイミングφ１は奇数番目
の転送用サイリスタＳＲ１′，ＳＲ３′、ＳＲ５′・・
・の共通に接続されたカソード端子に、駆動タイミング
信号φ２は偶数番目の転送用サイリスタＳＲ２′，ＳＲ
４′・・・の共通に接続されたカソード端子に入力され
る。また、駆動信号φＩは発光用サイリスタの共通に接
続されたカソード端子に入力される。これらの信号を図
５に示している。

【００２１】まず、図５（ａ）のように走査パルス信号
φＳがローレベルからハイレベルになると、発光素子ア
レーチップの動作がスタートする。次に、走査パルス信
号φＳがハイレベルの状態で、図５（ｂ）のように駆動
タイミング信号φ１がハイレベルからローレベルになる
と、先頭の転送用サイリスタＳＲ１′がオン状態とな
る。転送用サイリスタＳＲ１′がオンすると、そのゲー
ト電圧はアノード電位（約５Ｖ）になるので、図５
（ｄ）のように記録信号φＩがハイレベルからローレベ
ルになると、先頭の発光用サイリスタＳＲ１がオンし、
記録のために所定時間だけ発光する。この発光用サイリ
スタＳＲ１の光は前述のように光ファイバーアレー１１
５を介して感光ドラムに照射される。他の発光用サイリ
スタはゲート電圧が５Ｖになっていないので発光しない
状態である。

【００２２】次いで、図５（ｄ）のように記録信号φＩ
がローレベルからハイレベルに戻ると、先頭の発光用サ
イリスタＳＲ１がオフし、図５（ｃ）のように次のタイ
ミングで駆動タイミング信号φ２がハイレベルからロー
レベルになると、次の転送用サイリスタＳＲ２′がオン
する。つまり、転送用サイリスタＳＲ１′のゲート電圧
（約５Ｖ）がそのゲートに接続されているダイオードＤ
₁を介して転送用サイリスタＳＲ２′のゲートに接続さ
れているので、転送用サイリスタＳＲ２′のゲート電圧
は約３．６Ｖとなる。従って、この状態でタイミング信
号φ２がローレベルになると、転送用サイリスタＳＲ
２′がオン状態となる。続いて、図５（ｂ）のように駆
動タイミング信号φ１がローレベルからハイレベルにな
ると、転送用サイリスタＳＲ１′はオフするが、転送用
サイリスタＳＲ２′はオン状態を保持し、この状態で図
５（ｄ）のように記録信号φＩがローレベルになると、
次の発光用サイリスタＳＲ２が所定時間だけオンする。
この動作を６４回繰り返すことにより、発光用サイリス
タが順次時分割で駆動される。

【００２３】次に、発光素子アレーチップ１０１を搭載
した基板１００とフレキシブルケーブル１０２を接続す
る接続構造について説明する。図６は基板１００の配線
パターンを示した図である。なお、図６では全体の配線
パターンのうち１１個分の発光素子アレーチップに対す
る配線パターンのみを示している。また、基板１００は
両面基板である。図６において、まず、２０６は基板１
００の裏面に形成された導電パターンである。導電パタ
ーン２０６は共通の電源パターン２０５を合わせて３６
本形成されている。一方、フレキシブルケーブル１０２
においても先端部に３６本の端子が設けられていて、基
板１００の裏面においてフレキシブルケーブル１０２の
端子と基板１００の導電パターンが半田熱溶着によって
接続される構造である。本実施形態では、フレキシブル
ケーブル１０２を半田熱溶着で接続するのに要する幅Ｗ
１は、約３ｍｍである。

【００２４】また、基板１００の裏面には、破線で示す
ように先の導電パターンからの配線パターンが放射状に
形成されている。フレキシブルケーブル１０２からの信
号線はこの基板１００の裏面に放射状に形成された配線
パターンを通って個々の発光素子アレーチップにワイヤ
ーボンディングするためのワイヤーボンディングパッド
２００〜２０４に接続される。本実施形態では、この放
射状の配線パターンのワイヤーボンディングパッドまで
に要する幅Ｗ２は、約３ｍｍとしている。ワイヤーボン
ディングパッド（以下、ＷＰと略す）２００は発光素子
アレーチップ１０１に走査パルス信号φＳの信号線を接
続するためのパッド、ＷＰ２０１は駆動タイミング信号
φ１の信号線を接続するためのパッドである。また、Ｗ
Ｐ２０２は駆動タイミング信号φ２の信号線を接続する
ためのパッド、ＷＰ２０３は駆動信号φＩの信号線を接
続するためのパッド、ＷＰ２０４はＧＮＤを接続するた
めのパッドである。ＷＰ２００とＷＰ２０４は１１個分
のチップ分が配線パターンによって共通に接続され、そ
の他のＷＰ２０１〜ＷＰ２０３はチップごとに独立して
いる。

【００２５】これらのＷＰ２００〜ＷＰ２０４は個々の
発光素子アレーチップに対応して設けられている。一
方、基板１００の表面には、１１個の発光素子アレーチ
ップ１０１が一列に配列され、各ＷＰ２００〜ＷＰ２０
４と個々の発光素子アレーチップの電極（図示せず）
が、図１に示すようにワイヤーボンディング１１８によ
って接続されている。この場合、ワイヤーボンディング
による接続は、基板１００にフレキシブルケーブル１０
２を熱溶着によって接続する側とは反対側、つまり発光
素子アレーチップ１０１に対しフレキシブルケーブル１
０２を接続する側とは反対側で行っている。ワイヤーボ
ンディングするために要する幅Ｗ２は、約１ｍｍであ
る。このようにしてフレキシブルケーブル１０２の信号
線が発光素子アレーチップに接続され、前述のような信
号φＳ，φ１，φ２，φＩが個々の発光素子アレーチッ
プに供給される。図６では１つのフレキシブルケーブル
１０２の接続について説明したが、残りの４つのフレキ
シブルケーブルも全く同じ方法で接続されている。

【００２６】ここで、基板１００の幅としては、フレキ
シブルケーブル１０２を熱溶着で接続するのに要する幅
Ｗ１、ワイヤーボンディングパッドまでの放射状の配線
パターンを形成するのに要する幅Ｗ２、ワイヤーボンデ
ィングするのに要する幅Ｗ３を合計した幅が必要であ
る。本実施形態では、基板１００のワイヤーボンディン
グパッドと発光素子アレーチップ１０１の電極をワイヤ
ーボンディングで接続する場合、前述のようにフレキシ
ブルケーブル１０２の接続側とは反対側で接続している
ので、ワイヤーボンディングに要する幅Ｗ３は配線パタ
ーンの幅Ｗ２に含まれ、基板１００の幅は実質的にＷ１
とＷ２の合計で済むようになっている。

【００２７】図７はワイヤーボンディングによる接続を
フレキシブルケーブル１０２の接続側で行う場合の基板
１００の配線パターンを示している。このような場合、
図７から明らかなように、放射状の配線パターンの幅Ｗ
２、ワイヤーボンディングに要する幅Ｗ３はそれぞれ独
立して確保する必要があるため、基板１００の幅はＷ
１、Ｗ２、Ｗ３の合計となる。従って、本実施形態で
は、基板１００と発光素子アレーチップ１０１をフレキ
シブルケーブル１０２の接続側と反対側でワイヤーボン
ディングすることにより、ワイヤーボンディングに要す
る幅を新たに確保する必要がなく、その分基板１００の
幅を小さくすることができる。

【００２８】なお、フレキシブルケーブル１０２の幅を
広げ、即ち１１個の発光素子アレーチップ１０１までの
配線パターンを広げる必要がないようにすることで、ワ
イヤーボンディングによる接続をフレキシブルケーブル
１０２の接続側、あるいはその反対側のどちらで行って
も、基板１００の幅をＷ１＋Ｗ３にし、基板１００の幅
を最も小さくすることも可能である。但し、この場合
は、フレキシブルケーブルのコストが高くなったり、基
板とフレキシブルケーブルを接続する際に熱溶着部の幅
が広くなることによって信頼性の低下や実装歩留まりの
低下を招くので、フレキシブルケーブルの幅はこれらを
考慮して決めるのが望ましい。

【００２９】また、本実施形態では、フレキシブルケー
ブル１０２と基板１００を接続する場合、基板１００の
裏面、つまり発光素子アレーチップ１０１が搭載された
面とは反対側の面で接続しているので、半田熱溶着の際
に、半田あるいは半田熱溶着に用いるフラックスなどが
発光素子アレーチップ１０１の発光面に付着することが
なくなり、発光素子アレーチップの特性劣化を招くよう
な事態を回避することができる。従って、基板１００の
幅を大きくすることなく、フラックスなどの飛散による
発光素子アレーチップの特性劣化を防止することができ
る。また、基板１００の幅を広げる必要がないので、記
録ヘッドを小型化でき、それを用いた装置においてはよ
り小径の感光ドラムの使用が可能となり、装置の小型化
にも寄与することができる。

【００３０】なお、以上の実施形態では、基板とフレキ
シブルケーブルを半田熱溶着によって接続する例を示し
たが、基板の裏面でフラットケーブルを用いて半田付け
で接続してもよいし、コネクタを用いて半田付けで接続
してもよい。また、発光素子アレーチップを搭載した基
板１００を両面基板としたが、多層基板を用いてもよ
い。更に、記録素子として自己走査型の発光素子アレー
チップを用いた例を示したが、本発明はこれに限ること
なく、例えば同様の自己走査回路を有する通常の時分割
駆動が駆動なＬＥＤなどその他の記録素子を用いた場合
にも適用することが可能である。

【００３１】

【発明の効果】以上説明したように本発明によれば、記
録素子アレーが搭載された基板と接続部材を基板の裏面
で接続することにより、フラックスなどが記録素子アレ
ーの表面に付着することがなく、基板の幅を大きくする
ことなく、記録素子アレーの特性劣化を防止することが
できる。従って、記録ヘッドを小型化でき、それを用い
た装置においてより小径の感光ドラムの使用を可能と
し、装置の小型化にも寄与することができる。

【図面の簡単な説明】

【図１】本発明による記録ヘッドの一実施形態の外観を
示した側面図である。

【図２】図１の記録ヘッドの基板１００と１０３及びフ
レキシブルケーブル１０２を平面的に展開して示した図
である。

【図３】図１の記録ヘッドの電気的な構成例を示したブ
ロック図である。

【図４】図１の記録ヘッドに用いられる発光素子アレー
チップの等価回路を示した回路図である。

【図５】図４の発光素子アレーチップの動作を説明する
ためのタイムチャートである。

【図６】図１の記録ヘッドの発光素子アレーチップが搭
載された基板の配線パターンを示した図である。

【図７】ワイヤーボンディングによる接続をフレキシブ
ルケーブルの接続側で行う場合の基板の配線パターンを
示した図である。

【符号の説明】

１００基板１０１発光素子アレーチップ１０２フレキシブルケーブル１０３基板１１０駆動ＩＣ１１１電流制限抵抗１１５集束形光ファイバーアレー１１６アルミニューム基材１１８ワイヤーボンディングＳＲ１〜ＳＲ５発光用サイリスタＳＲ１′〜ＳＲ５′ 転送用サイリスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者畠茂雄東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の記録素子を有する記録素子アレー
と前記記録素子アレーを駆動するための駆動素子を別基
板に搭載し、前記記録素子アレーが搭載された基板と駆
動素子が搭載された基板を接続部材で電気的に接続する
ことによって前記駆動素子の信号を記録素子アレーに供
給する記録ヘッドであって、前記記録素子アレーが搭載
された基板と接続部材を電気的に接続する場合、前記記
録素子アレーが搭載された基板面と反対側の面において
熱溶着によって接続することを特徴とする記録ヘッド。
【請求項２】請求項１に記載の記録ヘッドにおいて、
前記記録素子アレーは、自己走査回路を内蔵しているこ
とを特徴とする記録ヘッド。
【請求項３】請求項１に記載の記録ヘッドにおいて、
前記接続部材は、フレキシブルケーブルであることを特
徴とする記録ヘッド。