JPH09146502A - 液晶表示装置の自動表示調整方法 - Google Patents
液晶表示装置の自動表示調整方法Info
- Publication number
- JPH09146502A JPH09146502A JP33105595A JP33105595A JPH09146502A JP H09146502 A JPH09146502 A JP H09146502A JP 33105595 A JP33105595 A JP 33105595A JP 33105595 A JP33105595 A JP 33105595A JP H09146502 A JPH09146502 A JP H09146502A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- crystal display
- video signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 外部より入力されるビデオ信号をＡ／Ｄ変換
し、そのディジタル化された画像データを液晶パネルに
表示する液晶表示装置のチラツキの無い液晶の表示方
法。 【解決手段】 ＣＰＵがＡ／Ｄ変換後のビデオ信号の指
定されたラインデータを参照し、該ラインデ−タの繰り
返し発生する同一ラインのデータにおいて、サンプリン
グクロックのジッタによりピクセルデータが変化によ
り、そのピクセルデータの変化の状態が周期的ならば分
周比を調整し、全体的ならば位相を調整することを特徴
とする液晶表示装置の自動表示調整方法
し、そのディジタル化された画像データを液晶パネルに
表示する液晶表示装置のチラツキの無い液晶の表示方
法。 【解決手段】 ＣＰＵがＡ／Ｄ変換後のビデオ信号の指
定されたラインデータを参照し、該ラインデ−タの繰り
返し発生する同一ラインのデータにおいて、サンプリン
グクロックのジッタによりピクセルデータが変化によ
り、そのピクセルデータの変化の状態が周期的ならば分
周比を調整し、全体的ならば位相を調整することを特徴
とする液晶表示装置の自動表示調整方法
Description
【０００１】
【発明の属する技術分野】本発明は外部より入力される
ビデオ信号をＡ／Ｄ変換し、そのディジタル化された画
像データを液晶パネルに表示するカラー液晶表示装置の
表示調整方法に関する。更に詳細には、マルチスキャン
の液晶ディスプレイ、コンピュ−タプロジェクションパ
ネル、液晶プロジェクタ−に使用して好適なものであ
る。
ビデオ信号をＡ／Ｄ変換し、そのディジタル化された画
像データを液晶パネルに表示するカラー液晶表示装置の
表示調整方法に関する。更に詳細には、マルチスキャン
の液晶ディスプレイ、コンピュ−タプロジェクションパ
ネル、液晶プロジェクタ−に使用して好適なものであ
る。
【０００２】
【従来の技術】従来の液晶表示装置においては、外部よ
り送られてくる、各メ−カ−のコンピュ−タから出力さ
れるビデオ信号、及び表示画面ドット数の周波数の異な
ったビデオ信号を忠実に再現し表示することを目的とし
ている。その目的を達成する為にはＰＬＬ回路と遅延回
路により調整される。図４、５のように外部より入力さ
れる水平同期信号８は遅延回路９により連続に遅延値を
変えることができる。ＰＬＬ回路２６では遅延された水
平同期信号１０と電圧制御発振器２９より出力されるサ
ンプリングクロック１４を１／Ｎカウンタ１３でＮ回カ
ウントして１／Ｎパルス出力される１／Ｎ出力信号１２
との位相を比較する位相比較器２７により位相が一致す
るように、位相電圧変換信号２８により電圧制御発振器
２９の電圧を制御し、送られてくるビデオ信号の周波数
と同等の周波数を生成していた。図５のように１／Ｎカ
ウント回路のＮ（分周比）を変えることにより周波数を
変え、ビデオ信号の１ピクセルの最も安定したタイミン
グでサンプリングしＡ／Ｄ変換する為に遅延回路により
位相を変え、チラツキのないクリアな映像になるように
調整できるようになっていた。然しながら、分周比、位
相が合っていない場合、前ピクセルと次ピクセルの境界
付近でサンプリングしてしまい、”ジッタ”の影響によ
り、ピクセルデ−タが一定でなくチラツキが発生してい
た。
り送られてくる、各メ−カ−のコンピュ−タから出力さ
れるビデオ信号、及び表示画面ドット数の周波数の異な
ったビデオ信号を忠実に再現し表示することを目的とし
ている。その目的を達成する為にはＰＬＬ回路と遅延回
路により調整される。図４、５のように外部より入力さ
れる水平同期信号８は遅延回路９により連続に遅延値を
変えることができる。ＰＬＬ回路２６では遅延された水
平同期信号１０と電圧制御発振器２９より出力されるサ
ンプリングクロック１４を１／Ｎカウンタ１３でＮ回カ
ウントして１／Ｎパルス出力される１／Ｎ出力信号１２
との位相を比較する位相比較器２７により位相が一致す
るように、位相電圧変換信号２８により電圧制御発振器
２９の電圧を制御し、送られてくるビデオ信号の周波数
と同等の周波数を生成していた。図５のように１／Ｎカ
ウント回路のＮ（分周比）を変えることにより周波数を
変え、ビデオ信号の１ピクセルの最も安定したタイミン
グでサンプリングしＡ／Ｄ変換する為に遅延回路により
位相を変え、チラツキのないクリアな映像になるように
調整できるようになっていた。然しながら、分周比、位
相が合っていない場合、前ピクセルと次ピクセルの境界
付近でサンプリングしてしまい、”ジッタ”の影響によ
り、ピクセルデ−タが一定でなくチラツキが発生してい
た。
【０００３】
【発明が解決しようとする課題】上述したチラツキのな
いクリアな映像を得る為にはユーザーが表示状態を見な
がらビデオ信号と同等の周波数にする為、分周比を微調
整し、また位相を微調整して表示状態が良好になるよう
に調整していた。その為調整が難しく、最適な状態が見
つからないまま表示していた。
いクリアな映像を得る為にはユーザーが表示状態を見な
がらビデオ信号と同等の周波数にする為、分周比を微調
整し、また位相を微調整して表示状態が良好になるよう
に調整していた。その為調整が難しく、最適な状態が見
つからないまま表示していた。
【０００４】
【課題を解決するための手段】本発明は従来の問題点に
鑑みなされたもので、ＣＰＵがＡ／Ｄ変換後のビデオ信
号の指定されたラインデータを参照し、該ラインデ−タ
の繰り返し発生する同一ラインのデータにおいて、サン
プリングクロックのジッタによりピクセルデータが変化
により、そのピクセルデータの変化の状態が周期的なら
ば分周比を調整し、全体的ならば位相を調整する液晶表
示装置の自動表示調整方法を提案するものである。
鑑みなされたもので、ＣＰＵがＡ／Ｄ変換後のビデオ信
号の指定されたラインデータを参照し、該ラインデ−タ
の繰り返し発生する同一ラインのデータにおいて、サン
プリングクロックのジッタによりピクセルデータが変化
により、そのピクセルデータの変化の状態が周期的なら
ば分周比を調整し、全体的ならば位相を調整する液晶表
示装置の自動表示調整方法を提案するものである。
【０００５】
【作用】本願発明によれば、入力されるビデオ信号を接
続することによりユーザーが調整する必要がなく、チラ
ツキのないクリアな映像を再現することができる。
続することによりユーザーが調整する必要がなく、チラ
ツキのないクリアな映像を再現することができる。
【０００６】
【発明の実施の形態】カラー液晶表示装置の表示状態を
自動表示調整する方法。
自動表示調整する方法。
【０００７】
【実施例】本発明の実施例を添付図面を参照して説明す
る。図１は本発明の構成を示した電気的ブロック図であ
る。図２、３は自動調整を処理するフロートチャートで
ある。図１により構成を説明する。入力されるビデオ信
号１はビデオアンプ２により忠実に増幅され、Ａ／Ｄコ
ンバータ３への十分なドライブ能力で送出される。Ａ／
Ｄコンバータ３ではＰＬＬ回路１１より送出されるサン
プリングクロック１４の立ち上がりエッジによりアナロ
グのビデオ信号をサンプリングし、ディジタルの画像デ
ータ４に変換され、画像メモリ５へ送られる。画像メモ
リ５は書き込み、読み出しが並行してできるメモリであ
る。画像データ４を書き込むタイミングは、メモリコン
トローラ１９に入力される水平同期信号８、垂直同期信
号２０、サンプリングクロック１４により生成されるタ
イミング信号１８で繰り返し発生するビデオ信号を書き
込んでいる。
る。図１は本発明の構成を示した電気的ブロック図であ
る。図２、３は自動調整を処理するフロートチャートで
ある。図１により構成を説明する。入力されるビデオ信
号１はビデオアンプ２により忠実に増幅され、Ａ／Ｄコ
ンバータ３への十分なドライブ能力で送出される。Ａ／
Ｄコンバータ３ではＰＬＬ回路１１より送出されるサン
プリングクロック１４の立ち上がりエッジによりアナロ
グのビデオ信号をサンプリングし、ディジタルの画像デ
ータ４に変換され、画像メモリ５へ送られる。画像メモ
リ５は書き込み、読み出しが並行してできるメモリであ
る。画像データ４を書き込むタイミングは、メモリコン
トローラ１９に入力される水平同期信号８、垂直同期信
号２０、サンプリングクロック１４により生成されるタ
イミング信号１８で繰り返し発生するビデオ信号を書き
込んでいる。
【０００８】また並行してメモリコントローラ１９は、
画像メモリ５よりデータを読み出すタイミング信号１８
を送り、液晶パネル７へ画像データ６を送り表示され
る。また、メモリコントローラ１９は、ＣＰＵ２３より
アドレス・データバス２４を介して指定ラインを設定す
ることにより、指定された水平同期期間のラインデータ
をラインメモリ１５に書き込むタイミング信号１６をラ
インメモリ１５へ送る。
画像メモリ５よりデータを読み出すタイミング信号１８
を送り、液晶パネル７へ画像データ６を送り表示され
る。また、メモリコントローラ１９は、ＣＰＵ２３より
アドレス・データバス２４を介して指定ラインを設定す
ることにより、指定された水平同期期間のラインデータ
をラインメモリ１５に書き込むタイミング信号１６をラ
インメモリ１５へ送る。
【０００９】ＣＰＵ２３は水平同期信号８及び、垂直同
期信号２０が入力されている為、指定ラインがラインメ
モリ１５に書き込まれたか判断できる。ＣＰＵ２３はラ
インメモリ１５のデータをメモリコントローラ１９、ア
ドレス・データバス２４を介して読み出すことができる
ようになっている。読み出したデータはワークメモリ２
５に退避され、参照及び演算処理することができる。
期信号２０が入力されている為、指定ラインがラインメ
モリ１５に書き込まれたか判断できる。ＣＰＵ２３はラ
インメモリ１５のデータをメモリコントローラ１９、ア
ドレス・データバス２４を介して読み出すことができる
ようになっている。読み出したデータはワークメモリ２
５に退避され、参照及び演算処理することができる。
【００１０】外部より入力される水平同期信号８は遅延
回路９にも入力され、遅延回路９を通して遅延された水
平同期信号１０はＰＬＬ回路１１に入力される。遅延回
路９はＣＰＵ２３より送出される遅延設定信号２２によ
り遅延値を自由に設定できる。ＰＬＬ回路１１より発生
するサンプリングクロック１４は１／Ｎカウンタ１３へ
送られ、１／Ｎ分周された１／Ｎ出力信号１２は遅延さ
れた水平同期信号１０と位相比較され位相が一致するよ
うに周波数が変わり、１／Ｎカウンタ１３のＮ（分周
比）設定により１ラインのピクセル数を設定することが
できる。
回路９にも入力され、遅延回路９を通して遅延された水
平同期信号１０はＰＬＬ回路１１に入力される。遅延回
路９はＣＰＵ２３より送出される遅延設定信号２２によ
り遅延値を自由に設定できる。ＰＬＬ回路１１より発生
するサンプリングクロック１４は１／Ｎカウンタ１３へ
送られ、１／Ｎ分周された１／Ｎ出力信号１２は遅延さ
れた水平同期信号１０と位相比較され位相が一致するよ
うに周波数が変わり、１／Ｎカウンタ１３のＮ（分周
比）設定により１ラインのピクセル数を設定することが
できる。
【００１１】ＣＰＵ２３は入力される水平同期信号８、
垂直同期信号２０の周期を参照することにより、おおよ
その分周比を１／Ｎカウンタ１３に設定することにより
表示の微調整処理を実行できる。以上のような構成によ
り、ＣＰＵ２３はラインメモリ１５を自由に参照し、遅
延回路９及び、１／Ｎカウンタ１３をコントロールし入
力されるビデオ信号１と同等の周波数、及びピクセルの
中心位置でサンプリングすることができる。
垂直同期信号２０の周期を参照することにより、おおよ
その分周比を１／Ｎカウンタ１３に設定することにより
表示の微調整処理を実行できる。以上のような構成によ
り、ＣＰＵ２３はラインメモリ１５を自由に参照し、遅
延回路９及び、１／Ｎカウンタ１３をコントロールし入
力されるビデオ信号１と同等の周波数、及びピクセルの
中心位置でサンプリングすることができる。
【００１２】次に図２、３により自動調整処理方法を説
明する。自動調整処理を実行するにあたり、以下の条件
が必要となる。静止画であること。コントラストがある
程度強い方が００Ｈ〜０ＦＦＨまでのデータの変化が発
生し調整はし易くなる。先ず１ライン目を指定し、同一
ラインを数回サンプリングし、前のデータと比較し同一
ピクセルでデータ値が例えば０Ｂ０Ｈ以上だった値が４
０Ｈ以下になるピクセルに着目し、そのピクセルが最も
多いラインについて調整処理を実行する。（ステップ１
〜ステップ７）
明する。自動調整処理を実行するにあたり、以下の条件
が必要となる。静止画であること。コントラストがある
程度強い方が００Ｈ〜０ＦＦＨまでのデータの変化が発
生し調整はし易くなる。先ず１ライン目を指定し、同一
ラインを数回サンプリングし、前のデータと比較し同一
ピクセルでデータ値が例えば０Ｂ０Ｈ以上だった値が４
０Ｈ以下になるピクセルに着目し、そのピクセルが最も
多いラインについて調整処理を実行する。（ステップ１
〜ステップ７）
【００１３】同一ラインをサンプリングしてデータが変
化するということは、以下の状態が発生している。ＰＬ
Ｌ回路１１で生成されたサンプリングクロック１４には
ジッタ（周波数のゆれ）が発生している。Ａ／Ｄコンバ
ータ３に入力されるビデオ信号のピクセルとピクセルの
間付近でサンプリングした場合、ピクセル間のレベルに
差があればサンプリングの都度、ピクセルデータは変化
する。また分周比が合っていない時と、位相が合ってい
ない時では症状が違う。分周比Ｎが真のピクセル数と違
う場合、データの変化点が発生する。分周比Ｎと位相を
比較した場合、分周比Ｎを優先して調整しなければなら
ない。分周比を１加算し、データが大きく変化するとこ
ろが減れば真の値に近づいていることになる。逆に増え
た場合、１減算することにより近づく。この処理を繰り
返すことによりデータがが大きく変化する周期性がなく
なった値が真の値と判断できる。（ステップ８〜ステッ
プ１４）
化するということは、以下の状態が発生している。ＰＬ
Ｌ回路１１で生成されたサンプリングクロック１４には
ジッタ（周波数のゆれ）が発生している。Ａ／Ｄコンバ
ータ３に入力されるビデオ信号のピクセルとピクセルの
間付近でサンプリングした場合、ピクセル間のレベルに
差があればサンプリングの都度、ピクセルデータは変化
する。また分周比が合っていない時と、位相が合ってい
ない時では症状が違う。分周比Ｎが真のピクセル数と違
う場合、データの変化点が発生する。分周比Ｎと位相を
比較した場合、分周比Ｎを優先して調整しなければなら
ない。分周比を１加算し、データが大きく変化するとこ
ろが減れば真の値に近づいていることになる。逆に増え
た場合、１減算することにより近づく。この処理を繰り
返すことによりデータがが大きく変化する周期性がなく
なった値が真の値と判断できる。（ステップ８〜ステッ
プ１４）
【００１４】次に位相調整処理を実行する。分周比Ｎが
真の値と一致していた場合は、位相調整処理２から実行
する。先ず遅延値を０に設定し同一ラインを数回サンプ
リングしデータの変化を見る（ステップ１５〜ステップ
１６）。データの変化があれば位相は合っていないので
遅延値を加算しデータの変化がなくなるまで実行する
（ステップ１７〜ステップ２０）。データの変化がなく
なれば位相が合い始めていることになり、設定値を記憶
し、より加算を繰り返しデータの変化が発生するまで実
行する（ステップ２１〜ステップ２４）。データの変化
が発生したならばデータの変化がなかった設定値の中間
値が最適の位相となり、遅延回路に設定して自動調整処
理は終了する（ステップ２５）。また遅延値を０に設定
した時、データの変化がなければ中間値が求めれない
為、より遅延値を加算しデータの変化が発生するまで実
行する（ステップ１７、ステップ２６〜ステップ２
８）。データの変化が発生したならばステップ１８以降
の処理を実行し中間値を求める。
真の値と一致していた場合は、位相調整処理２から実行
する。先ず遅延値を０に設定し同一ラインを数回サンプ
リングしデータの変化を見る（ステップ１５〜ステップ
１６）。データの変化があれば位相は合っていないので
遅延値を加算しデータの変化がなくなるまで実行する
（ステップ１７〜ステップ２０）。データの変化がなく
なれば位相が合い始めていることになり、設定値を記憶
し、より加算を繰り返しデータの変化が発生するまで実
行する（ステップ２１〜ステップ２４）。データの変化
が発生したならばデータの変化がなかった設定値の中間
値が最適の位相となり、遅延回路に設定して自動調整処
理は終了する（ステップ２５）。また遅延値を０に設定
した時、データの変化がなければ中間値が求めれない
為、より遅延値を加算しデータの変化が発生するまで実
行する（ステップ１７、ステップ２６〜ステップ２
８）。データの変化が発生したならばステップ１８以降
の処理を実行し中間値を求める。
【００１５】
【発明の効果】以上の如く、自動調整処理を実行するこ
とにより、ユーザーは目で見ながら難しい調整をするこ
となく、入力されるビデオ信号を確実に取り込み、最適
な表示品質を得ることができる。
とにより、ユーザーは目で見ながら難しい調整をするこ
となく、入力されるビデオ信号を確実に取り込み、最適
な表示品質を得ることができる。
【図１】 電気的ブロック図
【図２】 分周比を調整する処理フォローチャ−ト
【図３】 位相を調整する処理フォローチャ−ト
【図４】 従来の遅延回路とＰＬＬ回路の電気的ブロッ
ク図
ク図
【図５】 従来のビデオ信号のサンプリングタイミング
図
図
１ ビデオ信号 ２ ビデオアンプ ３ Ａ／Ｄコンバータ ４ 画像データ ５ 画像メモリ ６ 画像データ ７ 液晶パネル ８ 水平同期信号 ９ 遅延回路 １０ 遅延された水平同期信号 １１ ＰＬＬ回路 １２ １／Ｎ出力信号 １３ １／Ｎカウンタ １４ サンプリングクロック １５ ラインメモリ １６ タイミング信号 １７ １ライン画像データ １８ タイミング信号 １９ メモリコントローラ ２０ 垂直同期信号 ２１ 分周比設定信号 ２２ 遅延設定信号 ２３ ＣＰＵ ２４ アドレス・データバス ２５ ワークメモリ ２６ ＰＬＬ回路 ２７ 位相比較器 ２８ 位相電圧変換信号 ２９ 電圧制御発振器
Claims (1)
- 【請求項１】 ＣＰＵがＡ／Ｄ変換後のビデオ信号の指
定されたラインデータを参照し、該ラインデ−タの繰り
返し発生する同一ラインのデータにおいて、サンプリン
グクロックのジッタによりピクセルデータが変化によ
り、そのピクセルデータの変化の状態が周期的ならば分
周比を調整し、全体的ならば位相を調整することを特徴
とする液晶表示装置の自動表示調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33105595A JPH09146502A (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置の自動表示調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33105595A JPH09146502A (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置の自動表示調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09146502A true JPH09146502A (ja) | 1997-06-06 |
Family
ID=18239351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33105595A Pending JPH09146502A (ja) | 1995-11-27 | 1995-11-27 | 液晶表示装置の自動表示調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09146502A (ja) |
-
1995
- 1995-11-27 JP JP33105595A patent/JPH09146502A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220023B2 (ja) | 液晶表示装置 | |
| US6097444A (en) | Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion | |
| US6097379A (en) | Liquid crystal display device | |
| US6724381B2 (en) | Signal processing apparatus for generating clocks phase-synchronized with input signal | |
| JP3867296B2 (ja) | 画像再生装置、プロジェクタ、画像再生システム及び情報記憶媒体 | |
| US20100201874A1 (en) | Image display apparatus and method of adjusting clock phase | |
| JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
| JP2000298447A (ja) | 画素同期回路 | |
| KR100339459B1 (ko) | 액정표시장치 | |
| JPH09146502A (ja) | 液晶表示装置の自動表示調整方法 | |
| JP3493950B2 (ja) | 液晶表示装置 | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| JP3427298B2 (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| JPH0566752A (ja) | ドツトクロツク再生回路 | |
| JPH1049103A (ja) | 表示制御装置 | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
| KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
| JP3814955B2 (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JP2001100701A (ja) | 液晶表示装置 | |
| JP2002033939A (ja) | 映像処理装置 | |
| JPH1049111A (ja) | 液晶表示装置の調整方法 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JP2000194326A (ja) | 液晶表示装置 | |
| TWM575585U (zh) | Video automatic detection phase synchronization system |