JPH09148371A - 半導体モジュールの構造とその取り付け方法 - Google Patents
半導体モジュールの構造とその取り付け方法Info
- Publication number
- JPH09148371A JPH09148371A JP7322338A JP32233895A JPH09148371A JP H09148371 A JPH09148371 A JP H09148371A JP 7322338 A JP7322338 A JP 7322338A JP 32233895 A JP32233895 A JP 32233895A JP H09148371 A JPH09148371 A JP H09148371A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- printed wiring
- wiring board
- semiconductor
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 小型に実装可能な半導体モジュールを提供す
る。 【解決手段】 絶縁性基板の表面に形成された外部端子
と、半導体チップの端子に形成された導電性突起物とを
電気的に導通するよう接合して成る半導体モジュール
を、プリント配線板上の配線パターン上に電気的に接続
したものに於いて、前記絶縁性基板の外部端子を、前記
絶縁性基板の半導体チップを搭載した面のみに形成し
た。
る。 【解決手段】 絶縁性基板の表面に形成された外部端子
と、半導体チップの端子に形成された導電性突起物とを
電気的に導通するよう接合して成る半導体モジュール
を、プリント配線板上の配線パターン上に電気的に接続
したものに於いて、前記絶縁性基板の外部端子を、前記
絶縁性基板の半導体チップを搭載した面のみに形成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイスに関
し、殊に半導体チップを搭載しながらも小型化、薄型化
が可能な半導体モジュールの構造とその取り付け方法に
関する。
し、殊に半導体チップを搭載しながらも小型化、薄型化
が可能な半導体モジュールの構造とその取り付け方法に
関する。
【０００２】
【従来の技術】従来の半導体モジュールとしては、例え
ば図８に示した如き構造を有したものが一般的に用いら
れている。同図において符号１は半導体チップであっ
て、接着剤２によってケース基板３にその底面が固定さ
れている。前記ケース基板３の対向し合う端縁には夫々
上面、側面、下面にかけてコ字状に外部接続用の外部端
子（導電パターン）４、５が形成されており、各外部端
子４、５は前記半導体チップ１の上面の端子（図示せ
ず）に対してワイヤ６、７によってそれぞれ電気的に接
続されている。さらにケース基板３の上面周縁部には封
止用の金属から成る環状の枠体８が一体形成されてお
り、ケース基板３上面および枠体８によって形成される
空間に樹脂９を充填している。なお、図８において点線
で示したのはケースであり、絶縁基板１２上をケースに
より封止した場合にはこのような状態となる。このよう
な構造の半導体モジュールでは、半導体チップ１の上面
の図示しない外部端子と外部端子４、５との接続をワイ
ヤ６、７を用いて接続を行なっているため、ワイヤ６、
７がケース基板や図示しない封止蓋等の他の部位に接触
しないように、ワイヤの高さを十分に確保する必要があ
り、その結果半導体モジュールの厚みが大きくなるとい
う欠点がある。さらにワイヤ６、７の一端をケース基板
の外部端子４、５に接続するためのスペース、及び枠体
８を形成するためのスペースを、ケース基板３の上面縁
部に確保する必要があるために、半導体モジュールの面
積が大きくなるという欠点もある。
ば図８に示した如き構造を有したものが一般的に用いら
れている。同図において符号１は半導体チップであっ
て、接着剤２によってケース基板３にその底面が固定さ
れている。前記ケース基板３の対向し合う端縁には夫々
上面、側面、下面にかけてコ字状に外部接続用の外部端
子（導電パターン）４、５が形成されており、各外部端
子４、５は前記半導体チップ１の上面の端子（図示せ
ず）に対してワイヤ６、７によってそれぞれ電気的に接
続されている。さらにケース基板３の上面周縁部には封
止用の金属から成る環状の枠体８が一体形成されてお
り、ケース基板３上面および枠体８によって形成される
空間に樹脂９を充填している。なお、図８において点線
で示したのはケースであり、絶縁基板１２上をケースに
より封止した場合にはこのような状態となる。このよう
な構造の半導体モジュールでは、半導体チップ１の上面
の図示しない外部端子と外部端子４、５との接続をワイ
ヤ６、７を用いて接続を行なっているため、ワイヤ６、
７がケース基板や図示しない封止蓋等の他の部位に接触
しないように、ワイヤの高さを十分に確保する必要があ
り、その結果半導体モジュールの厚みが大きくなるとい
う欠点がある。さらにワイヤ６、７の一端をケース基板
の外部端子４、５に接続するためのスペース、及び枠体
８を形成するためのスペースを、ケース基板３の上面縁
部に確保する必要があるために、半導体モジュールの面
積が大きくなるという欠点もある。
【０００３】上述のような欠点を解決するための手法と
して、例えば図９のような構造の半導体モジュールが提
案されている。同図の半導体モジュールにおいては、半
導体チップ１の下面の図示しない外部端子にはんだや金
等から成る導電性突起物１０、１１を一体形成してお
き、この導電性突起物を絶縁性基板１２の表面に形成さ
れた導電性パターン１３、１４に電気的に導通するよう
接続している。この接続方法としては、例えば導電性突
起物１０、１１がはんだから成る場合には、リフローま
たは熱圧着による接続、金から成る場合には熱圧着また
は導電性接着剤を用いた接続方法が一般的に採用されて
いる。さらに半導体チップ１と絶縁性基板１２との隙間
には、封止用樹脂１５が充填されている。また、絶縁性
基板１２上面の導電性パターン１３、１４は、絶縁性基
板１２の端部まで引き延ばされ、絶縁性基板１２の上面
端部、側面及び下面端部にかけてコ字状に被着された外
部端子１６、１７と接続されている。なお、導電性突起
物１０、１１と封止用樹脂１５との間は空所ではなく、
上記溶着用金属、導電性接着剤等が位置している。この
ような構成の半導体モジュールをプリント配線板に搭載
すると、図１０のような構成になる。すなわちプリント
配線板１８上の配線パターン１９、２０と、前記外部端
子１６、１７とをはんだ２１、２２により電気的に接続
することにより、プリント配線板上への搭載が完了す
る。
して、例えば図９のような構造の半導体モジュールが提
案されている。同図の半導体モジュールにおいては、半
導体チップ１の下面の図示しない外部端子にはんだや金
等から成る導電性突起物１０、１１を一体形成してお
き、この導電性突起物を絶縁性基板１２の表面に形成さ
れた導電性パターン１３、１４に電気的に導通するよう
接続している。この接続方法としては、例えば導電性突
起物１０、１１がはんだから成る場合には、リフローま
たは熱圧着による接続、金から成る場合には熱圧着また
は導電性接着剤を用いた接続方法が一般的に採用されて
いる。さらに半導体チップ１と絶縁性基板１２との隙間
には、封止用樹脂１５が充填されている。また、絶縁性
基板１２上面の導電性パターン１３、１４は、絶縁性基
板１２の端部まで引き延ばされ、絶縁性基板１２の上面
端部、側面及び下面端部にかけてコ字状に被着された外
部端子１６、１７と接続されている。なお、導電性突起
物１０、１１と封止用樹脂１５との間は空所ではなく、
上記溶着用金属、導電性接着剤等が位置している。この
ような構成の半導体モジュールをプリント配線板に搭載
すると、図１０のような構成になる。すなわちプリント
配線板１８上の配線パターン１９、２０と、前記外部端
子１６、１７とをはんだ２１、２２により電気的に接続
することにより、プリント配線板上への搭載が完了す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに構成したことにより、図８に示した半導体モジュー
ルよりも若干の小型化（小面積化、薄型化）が可能とな
るものの、十分とはいえず、さらなる小型化への要求が
高まっている。特に実装高さを低くすることが望まれて
いる。本発明は上述した如き半導体モジュールが有する
欠点を除去する為になされたものであって、小型に実装
可能な半導体モジュールを提供することを目的とする。
うに構成したことにより、図８に示した半導体モジュー
ルよりも若干の小型化（小面積化、薄型化）が可能とな
るものの、十分とはいえず、さらなる小型化への要求が
高まっている。特に実装高さを低くすることが望まれて
いる。本発明は上述した如き半導体モジュールが有する
欠点を除去する為になされたものであって、小型に実装
可能な半導体モジュールを提供することを目的とする。
【０００５】
【課題を解決する為の手段】上述の目的を達成するた
め、請求項１の発明は、絶縁性基板の表面に形成された
外部端子と、半導体チップの端子に形成された導電性突
起物とを電気的に導通するよう接合して成る半導体モジ
ュールを、プリント配線板上の配線パターン上に電気的
に接続したものに於いて、前記絶縁性基板の外部端子
を、前記絶縁性基板の半導体チップを搭載した面のみに
形成したことを特徴とする。請求項２の発明は、前記プ
リント配線板に凹陥を形成しておき、この凹陥に前記半
導体チップを嵌合するようにしたことを特徴とする。請
求項３の発明は、前記プリント配線板に貫通孔を形成し
ておき、この貫通孔に前記半導体チップが嵌合されるよ
うにしたことを特徴とする。
め、請求項１の発明は、絶縁性基板の表面に形成された
外部端子と、半導体チップの端子に形成された導電性突
起物とを電気的に導通するよう接合して成る半導体モジ
ュールを、プリント配線板上の配線パターン上に電気的
に接続したものに於いて、前記絶縁性基板の外部端子
を、前記絶縁性基板の半導体チップを搭載した面のみに
形成したことを特徴とする。請求項２の発明は、前記プ
リント配線板に凹陥を形成しておき、この凹陥に前記半
導体チップを嵌合するようにしたことを特徴とする。請
求項３の発明は、前記プリント配線板に貫通孔を形成し
ておき、この貫通孔に前記半導体チップが嵌合されるよ
うにしたことを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明を図示した実施例に
基づいて詳細に説明する。図１は本発明の一実施例を示
す断面図である。本実施例では、絶縁性基板１２に半導
体チップ１を搭載した半導体モジュールＭを、プリント
配線板１８上に取り付ける際に、あらかじめプリント配
線板１８の半導体モジュールＭに対向する面に凹陥２３
を形成しておき、半導体モジュールＭの半導体チップ１
が凹陥２３に嵌入されるように半導体モジュールＭを絶
縁性基板１２上に搭載し、プリント配線板１８上の配線
パターン１９、２０と半導体モジュールの外部端子１
６、１７とをはんだ２１、２２により電気的に接続した
ものである。なお、その他の符号は、上記従来例の図面
と同様であり、符号１０、１１は導電性突起物、１５は
封止用樹脂である。上述のように半導体チップ１をプリ
ント配線板１８側に向けると共に、プリント配線板１８
に設けた凹陥２３内に半導体チップ１を嵌入させるよう
に、半導体モジュールＭをプリント配線板１８に取り付
けることにより、半導体チップの肉厚分だけ実装高さを
低くすることが可能となる。またプリント配線板１８の
半導体モジュールを搭載した面と反対面にも他の部品の
搭載および配線パターンの形成が可能となる。
基づいて詳細に説明する。図１は本発明の一実施例を示
す断面図である。本実施例では、絶縁性基板１２に半導
体チップ１を搭載した半導体モジュールＭを、プリント
配線板１８上に取り付ける際に、あらかじめプリント配
線板１８の半導体モジュールＭに対向する面に凹陥２３
を形成しておき、半導体モジュールＭの半導体チップ１
が凹陥２３に嵌入されるように半導体モジュールＭを絶
縁性基板１２上に搭載し、プリント配線板１８上の配線
パターン１９、２０と半導体モジュールの外部端子１
６、１７とをはんだ２１、２２により電気的に接続した
ものである。なお、その他の符号は、上記従来例の図面
と同様であり、符号１０、１１は導電性突起物、１５は
封止用樹脂である。上述のように半導体チップ１をプリ
ント配線板１８側に向けると共に、プリント配線板１８
に設けた凹陥２３内に半導体チップ１を嵌入させるよう
に、半導体モジュールＭをプリント配線板１８に取り付
けることにより、半導体チップの肉厚分だけ実装高さを
低くすることが可能となる。またプリント配線板１８の
半導体モジュールを搭載した面と反対面にも他の部品の
搭載および配線パターンの形成が可能となる。
【０００７】なお、凹陥２３を形成する方法としては、
プリント基板面に切削加工を加える方法、プリント基板
面をエッチングする方法、或は穴の開いていない薄い基
板材料上に穴の開いた薄い基板材料を積層することによ
り凹陥２３を形成する方法等を挙げることができる。最
後の方法に於て凹陥の深さを調整する場合には、同一形
状の穴を有した薄い基板材料を複数枚積層すれば良い。
ところで、肉厚がより薄いプリント配線板１８に対し
て、図１に示した手法によって半導体モジュールＭを取
り付ける場合、上記いずれの凹陥形成方法によっても、
凹陥２３を形成することが困難となることがあり、この
問題を解決するためには図２に示す構成を採用すること
が有効である。
プリント基板面に切削加工を加える方法、プリント基板
面をエッチングする方法、或は穴の開いていない薄い基
板材料上に穴の開いた薄い基板材料を積層することによ
り凹陥２３を形成する方法等を挙げることができる。最
後の方法に於て凹陥の深さを調整する場合には、同一形
状の穴を有した薄い基板材料を複数枚積層すれば良い。
ところで、肉厚がより薄いプリント配線板１８に対し
て、図１に示した手法によって半導体モジュールＭを取
り付ける場合、上記いずれの凹陥形成方法によっても、
凹陥２３を形成することが困難となることがあり、この
問題を解決するためには図２に示す構成を採用すること
が有効である。
【０００８】即ち、図２は本発明の第２の実施例を示す
断面図であり、この実施例では、絶縁性基板１２に半導
体チップ１を搭載した半導体モジュールＭをプリント配
線板１８に実装する際に、あらかじめプリント配線板１
８の半導体モジュールＭと対向する面に貫通孔２４を形
成しておき、半導体モジュールの半導体チップ１が前記
孔２４内に嵌入されるように半導体モジュールを搭載
し、プリント配線板１８の配線パターン１９、２０と半
導体モジュールの外部端子１６、１７をはんだ２１、２
２により電気的に接続している。上述のように半導体モ
ジュールＭをプリント配線板１８上に取り付けることに
より、上述の実施例と同様に半導体チップ１の高さ分だ
け実装高さを低くすることが可能である。このように貫
通孔２４を形成してしまうと、プリント配線板１８の裏
面に配線パターンを形成することはできないが、図１の
実施例の凹陥２３に比べ、貫通孔２４の方が加工が容易
であるため、安価なプリント配線板１８を提供すること
が可能となる。
断面図であり、この実施例では、絶縁性基板１２に半導
体チップ１を搭載した半導体モジュールＭをプリント配
線板１８に実装する際に、あらかじめプリント配線板１
８の半導体モジュールＭと対向する面に貫通孔２４を形
成しておき、半導体モジュールの半導体チップ１が前記
孔２４内に嵌入されるように半導体モジュールを搭載
し、プリント配線板１８の配線パターン１９、２０と半
導体モジュールの外部端子１６、１７をはんだ２１、２
２により電気的に接続している。上述のように半導体モ
ジュールＭをプリント配線板１８上に取り付けることに
より、上述の実施例と同様に半導体チップ１の高さ分だ
け実装高さを低くすることが可能である。このように貫
通孔２４を形成してしまうと、プリント配線板１８の裏
面に配線パターンを形成することはできないが、図１の
実施例の凹陥２３に比べ、貫通孔２４の方が加工が容易
であるため、安価なプリント配線板１８を提供すること
が可能となる。
【０００９】図３は本発明の第３の実施例を示す断面図
であり、この半導体モジュールは、図１、図２中に示し
たものと同様の構成を備えている。この半導体モジュー
ルＭにおいては、導通パッド２５、２６が絶縁性基板１
２の半導体チップ１の搭載面側だけに設けられており、
図８の従来例に示した如き絶縁性基板１２の側面および
裏面の外部端子が設けられていない。図１又は図２に示
したプリント配線板１８への取り付け方法を採用するに
当たっては、このような構成の半導体モジュールＭの方
が適しているばかりでなく、半導体モジュールの絶縁性
基板１２の製造に当たっても配線を片側のみに形成すれ
ば良いので、絶縁性基板１２へのパターンの形成が容易
となる。同一構成の半導体チップ１を用いた場合、図１
又は図２の半導体モジュールの取り付け方法を採用する
ことにより、図８に示した従来の半導体モジュールの外
部端子４、５の配置（ＩＮとＯＵＴの配置）と同等の外
部端子配置を実現することができるので、外部端子の接
続対象となるプリント配線板上の配線パターンに変更を
加える必要がないというメリットを提供する。
であり、この半導体モジュールは、図１、図２中に示し
たものと同様の構成を備えている。この半導体モジュー
ルＭにおいては、導通パッド２５、２６が絶縁性基板１
２の半導体チップ１の搭載面側だけに設けられており、
図８の従来例に示した如き絶縁性基板１２の側面および
裏面の外部端子が設けられていない。図１又は図２に示
したプリント配線板１８への取り付け方法を採用するに
当たっては、このような構成の半導体モジュールＭの方
が適しているばかりでなく、半導体モジュールの絶縁性
基板１２の製造に当たっても配線を片側のみに形成すれ
ば良いので、絶縁性基板１２へのパターンの形成が容易
となる。同一構成の半導体チップ１を用いた場合、図１
又は図２の半導体モジュールの取り付け方法を採用する
ことにより、図８に示した従来の半導体モジュールの外
部端子４、５の配置（ＩＮとＯＵＴの配置）と同等の外
部端子配置を実現することができるので、外部端子の接
続対象となるプリント配線板上の配線パターンに変更を
加える必要がないというメリットを提供する。
【００１０】これを詳述すると、例えば従来の（図８に
示された）半導体モジュールは図４（ａ）の底面図（下
方に位置するプリント配線板側から見た図）に示すよう
に、外部端子４、５は、Ａ、Ｂ、Ｃ、Ｄの４端子構造で
あり、各外部端子は図示の配列となっている。これに対
して、半導体チップ１の表裏が反転している図９、図１
０においては、プリント配線板１８側から見た図４
（ｂ）のように絶縁基板１２側の外部端子Ａ、Ｂ、Ｃ、
Ｄの配置が左右反転している。このことは、プリント配
線板１８側の配線パターンの大幅な変更を強いる結果と
なる。図５(a) は図４(a) の外部端子Ａ、Ｂ、Ｃ、Ｄに
対応するプリント配線板側の配線パターンを示してお
り、各リードパターンＡ、Ｂ、Ｃ、Ｄは、夫々外部端子
Ａ、Ｂ、Ｃ、Ｄに対応して接続されるものである。次
に、図５(b) は図４(b) の外部端子Ａ、Ｂ、Ｃ、Ｄの配
列に対応してプリント配線板側に形成されるリードパタ
ーンであり、絶縁性基板１２側の外部端子が左右逆転し
ている結果としてプリント配線板側のリードパターンも
配線をクロスさせる等の大幅な変更が必要となる。
示された）半導体モジュールは図４（ａ）の底面図（下
方に位置するプリント配線板側から見た図）に示すよう
に、外部端子４、５は、Ａ、Ｂ、Ｃ、Ｄの４端子構造で
あり、各外部端子は図示の配列となっている。これに対
して、半導体チップ１の表裏が反転している図９、図１
０においては、プリント配線板１８側から見た図４
（ｂ）のように絶縁基板１２側の外部端子Ａ、Ｂ、Ｃ、
Ｄの配置が左右反転している。このことは、プリント配
線板１８側の配線パターンの大幅な変更を強いる結果と
なる。図５(a) は図４(a) の外部端子Ａ、Ｂ、Ｃ、Ｄに
対応するプリント配線板側の配線パターンを示してお
り、各リードパターンＡ、Ｂ、Ｃ、Ｄは、夫々外部端子
Ａ、Ｂ、Ｃ、Ｄに対応して接続されるものである。次
に、図５(b) は図４(b) の外部端子Ａ、Ｂ、Ｃ、Ｄの配
列に対応してプリント配線板側に形成されるリードパタ
ーンであり、絶縁性基板１２側の外部端子が左右逆転し
ている結果としてプリント配線板側のリードパターンも
配線をクロスさせる等の大幅な変更が必要となる。
【００１１】次に、図４(c) は本発明による絶縁基板の
外部端子の構成を示す底面図であり、各外部端子１６、
１７（Ａ、Ｂ、Ｃ、Ｄ）の配列は図９、図１０のものと
まったく同じである。このため、図５(c) に示すように
プリント配線板側のリードパターンは図８のものと全く
同じになる。このことは、図８のモジュール用に作成さ
れたプリント配線パターンをそのまま用いて図１、図２
のモジュールを作成できることを意味する。なお、図５
(c) 中一点鎖線で示した部分は絶縁性基板１２が小さい
場合であり、このような小さい絶縁性基板１２を既存の
プリント配線板に適用する場合には図示した如き延長配
線パターン３０を付加すれば済むので容易であり、柔軟
な対応が可能となる。
外部端子の構成を示す底面図であり、各外部端子１６、
１７（Ａ、Ｂ、Ｃ、Ｄ）の配列は図９、図１０のものと
まったく同じである。このため、図５(c) に示すように
プリント配線板側のリードパターンは図８のものと全く
同じになる。このことは、図８のモジュール用に作成さ
れたプリント配線パターンをそのまま用いて図１、図２
のモジュールを作成できることを意味する。なお、図５
(c) 中一点鎖線で示した部分は絶縁性基板１２が小さい
場合であり、このような小さい絶縁性基板１２を既存の
プリント配線板に適用する場合には図示した如き延長配
線パターン３０を付加すれば済むので容易であり、柔軟
な対応が可能となる。
【００１２】このように図９、図１０のモジュールのよ
うに絶縁性基板の外部端子が図８に示した既存のものと
左右逆転していると、プリント配線板側の配線パターン
を大幅に改造する必要があった為、既存のプリント配線
板を利用したモジュールの置き換えを容易に行うことが
できなかった。これに対し本発明の半導体モジュールの
取り付け方法を採用すれば、絶縁性基板の外部端子の配
列が（半導体チップ１の向きも）図８の場合と一致する
ため、従来の半導体モジュールとの置き換えが極めて容
易になる。尚、以上本発明を１つの半導体チップを搭載
した半導体モジュールに適用したものを例として説明し
たが、本発明はこれのみに限定されるものではなく、一
つの絶縁性基板に複数個の半導体チップを搭載したも
の、さらに半導体以外の電子部品を同時に搭載した半導
体モジュールであってもよい。また半導体チップを直接
組み付ける相手側部品としての絶縁性基板としては、プ
リント配線板、セラミック基板またはシリコン基板を例
示することができる。
うに絶縁性基板の外部端子が図８に示した既存のものと
左右逆転していると、プリント配線板側の配線パターン
を大幅に改造する必要があった為、既存のプリント配線
板を利用したモジュールの置き換えを容易に行うことが
できなかった。これに対し本発明の半導体モジュールの
取り付け方法を採用すれば、絶縁性基板の外部端子の配
列が（半導体チップ１の向きも）図８の場合と一致する
ため、従来の半導体モジュールとの置き換えが極めて容
易になる。尚、以上本発明を１つの半導体チップを搭載
した半導体モジュールに適用したものを例として説明し
たが、本発明はこれのみに限定されるものではなく、一
つの絶縁性基板に複数個の半導体チップを搭載したも
の、さらに半導体以外の電子部品を同時に搭載した半導
体モジュールであってもよい。また半導体チップを直接
組み付ける相手側部品としての絶縁性基板としては、プ
リント配線板、セラミック基板またはシリコン基板を例
示することができる。
【００１３】
【発明の効果】本発明は以上説明した如く構成するもの
であるから小型または薄型に実装可能な半導体モジュー
ルおよび薄型の実装品を提供する上で、また従来の半導
体モジュールとの置き換えを容易にする上で著しい効果
を発揮する。
であるから小型または薄型に実装可能な半導体モジュー
ルおよび薄型の実装品を提供する上で、また従来の半導
体モジュールとの置き換えを容易にする上で著しい効果
を発揮する。
【図１】本発明に係わる半導体モジュールのプリント配
線板への取り付け方法の一実施例を示す断面図。
線板への取り付け方法の一実施例を示す断面図。
【図２】本発明に係わる半導体モジュールのプリント配
線板への取り付け方法の他の実施例を示す断面図。
線板への取り付け方法の他の実施例を示す断面図。
【図３】本発明に係わる半導体モジュール構造の一実施
例を示す断面図。
例を示す断面図。
【図４】（ａ）、（ｂ）及び（ｃ）は半導体チップの外
部端子配置の向きを示す模式図。
部端子配置の向きを示す模式図。
【図５】（ａ）、（ｂ）及び（ｃ）は従来及び本発明に
よる配線状態を示す図。
よる配線状態を示す図。
【図６】（ａ）及び（ｂ）は本発明の他の実施例の底面
図及びＸ−Ｘ断面図。
図及びＸ−Ｘ断面図。
【図７】本発明の他の実施例の底面図。
【図８】従来の半導体モジュールの構造を示す断面図。
【図９】従来の半導体モジュールの構造を示す断面図。
【図１０】従来の半導体モジュールのプリント配線板へ
の取り付け方法を示す断面図。
の取り付け方法を示す断面図。
Ｍ・・・・半導体モジュール １……半導体チップ ２……接着剤 ３……ケース基板 ４、５……導電パターン ６、７……ワイヤ ８……枠体 ９……樹脂 １０、１１……導電性突起物 １２……絶縁性基板 １３、１４……導電性パターン １５……封止用樹脂 １６、１７、２５、２６……導電パッド １８……プリント配線板 １９、２０……配線パターン ２１、２２……はんだ ２３……凹陥 ２４……孔
Claims (3)
- 【請求項１】 絶縁性基板の表面に形成された外部端子
と、半導体チップの端子に形成された導電性突起物とを
電気的に導通するよう接合して成る半導体モジュール
を、プリント配線板上の配線パターン上に電気的に接続
したものに於いて、 前記絶縁性基板の外部端子を、前記絶縁性基板の半導体
チップを搭載した面のみに形成したことを特徴とする半
導体モジュールの構造。 - 【請求項２】 前記プリント配線板に凹陥を形成してお
き、この凹陥に前記半導体チップを嵌合するようにした
ことを特徴とする請求項１記載の半導体モジュールの取
り付け方法。 - 【請求項３】 前記プリント配線板に貫通孔を形成して
おき、この貫通孔に前記半導体チップが嵌合されるよう
にしたことを特徴とする請求項１記載の半導体モジュー
ルの取り付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322338A JPH09148371A (ja) | 1995-11-16 | 1995-11-16 | 半導体モジュールの構造とその取り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322338A JPH09148371A (ja) | 1995-11-16 | 1995-11-16 | 半導体モジュールの構造とその取り付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148371A true JPH09148371A (ja) | 1997-06-06 |
Family
ID=18142537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322338A Pending JPH09148371A (ja) | 1995-11-16 | 1995-11-16 | 半導体モジュールの構造とその取り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148371A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1416778A3 (en) * | 2002-11-01 | 2006-10-11 | Alps Electric Co., Ltd. | Small and securely-soldered electronic unit |
| JP2007274000A (ja) * | 2007-05-01 | 2007-10-18 | Seiko Instruments Inc | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
-
1995
- 1995-11-16 JP JP7322338A patent/JPH09148371A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1416778A3 (en) * | 2002-11-01 | 2006-10-11 | Alps Electric Co., Ltd. | Small and securely-soldered electronic unit |
| JP2007274000A (ja) * | 2007-05-01 | 2007-10-18 | Seiko Instruments Inc | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US5347429A (en) | Plastic-molded-type semiconductor device | |
| US4554613A (en) | Multiple substrate circuit package | |
| KR100443688B1 (ko) | 표면 탄성파 장치 및 그 제조 방법 | |
| JP3099382B2 (ja) | 小型発振器 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| KR20030028127A (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2000036621A (ja) | 側面型電子部品の電極構造 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH07273275A (ja) | 半導体装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JP3587001B2 (ja) | 圧力センサ | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 |