JPH09148509A - 半導体装置用リードフレーム及びその表面処理方法 - Google Patents

半導体装置用リードフレーム及びその表面処理方法

Info

Publication number
JPH09148509A
JPH09148509A JP7328006A JP32800695A JPH09148509A JP H09148509 A JPH09148509 A JP H09148509A JP 7328006 A JP7328006 A JP 7328006A JP 32800695 A JP32800695 A JP 32800695A JP H09148509 A JPH09148509 A JP H09148509A
Authority
JP
Japan
Prior art keywords
lead frame
oxide film
black oxide
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7328006A
Other languages
English (en)
Inventor
Hiroshi Tojo
弘 東城
Takashi Uchida
喬 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goto Seisakusho KK
Original Assignee
Goto Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goto Seisakusho KK filed Critical Goto Seisakusho KK
Priority to JP7328006A priority Critical patent/JPH09148509A/ja
Publication of JPH09148509A publication Critical patent/JPH09148509A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームに、アルカリ金属残渣ほとん
どなく半導体装置の信頼性悪影響を及ぼさない黒色酸化
膜を形成し、封止樹脂との密着性を強化する。 【解決手段】 銅系の金属製リードフレーム1の封止樹
脂8との接合面に、アルカリ金属残渣が1ng/cm2以下で
ある黒色酸化膜9を形成する。黒色酸化膜9の形成に当
り、有機アルカリの10〜15%溶液中で、リードフレ
ーム1を陽極酸化させる表面処理方法を採用する。黒色
酸化膜9は微細な羽毛状を成すため、封止樹脂9が膜内
に進入して密着性が強固になる。有機アルカリは金属を
含まないので、洗浄後に黒色酸化膜9の上に金属が残留
することがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】樹脂封止型半導体装置用のリ
ードフレームとその表面処理方法に関するものである。
【0002】
【従来の技術】樹脂封止型半導体装置においては、封止
樹脂とリードフレームとの接合部に吸湿しやすく、リフ
ロー半田付け時に、内部の水分が気化膨張してパッケー
ジにクラックが生じる等の不都合が発生することがあ
る。このため、封止樹脂とリードフレームとの密着性を
向上させるための技術開発が待望されている。本出願人
は、半導体装置における銅系放熱板と封止樹脂との密着
性を向上させるため、放熱板の表面に黒色酸化膜を形成
することを提案した(特開平7−66328号公報参
照)。リードフレームの表面に、同様の黒色酸化膜を形
成することにより、封止樹脂との密着性を向上させるこ
とができることがわかっている。黒色酸化膜の形成法と
して、一般に用いられる苛性アルカリ溶液中での陽極酸
化法を採用すると、入念に洗浄した後においても、黒色
酸化膜上にアルカリ金属残渣が存在し、これが半導体装
置の信頼性を損なう。これは、酸化被膜が微細な羽毛状
を呈し、被膜界面の洗浄性がきわめて悪いことに起因す
る。
【0003】
【発明が解決しようとする課題】従って、本発明は、ア
ルカリ金属残渣が半導体装置の信頼性悪影響を及ぼすこ
とがない程度に微量な黒色酸化膜を有し、封止樹脂との
密着性が強固なリードフレームと、その表面処理方法を
提供することを目的としている。
【0004】
【課題を解決するための手段】本発明においては、上記
課題を解決するため、銅系の金属製リードフレームの封
止樹脂との接合面に、アルカリ金属残渣が1ng/cm2以下
である黒色酸化膜を形成した。また、黒色酸化膜の形成
に当り、有機アルカリの10〜15%溶液中で、銅系の
金属製リードフレームの封止樹脂との接合面を陽極酸化
させる表面処理方法を採用した。黒色酸化膜は羽毛状を
成すため、封止樹脂が膜内に進入して密着性が強固にな
る。有機アルカリは金属を含まないので、洗浄後に黒色
酸化膜の上に金属が残留することがない。
【0005】
【発明の実施の形態】図面を参照して本発明の実施の形
態を説明する。図1はリードフレームの平面図、図2は
図1におけるII−II線による概略的断面図である。
【0006】図において、リードフレーム1は、銅又は
銅合金から成る薄板素材を、例えばプレス成型により打
ち抜いて所定のリードパターンを形成したものである。
リードフレーム1は、チップ搭載部2、内部リード部
3、外部リード部4及びワイヤボンディング部5を備え
ている。チップ搭載部2及びワイヤボンディング部5の
上面には、銀メッキ層2a,5aが形成されている。チ
ップ搭載部2の上には、回路チップ6が、半田付け又は
エポキシ系接着剤等により固定して搭載され、回路チッ
プ6上の端子と内部リード部3の先端のワイヤボンディ
ング部5との間がワイヤ7で接続される。そして、チッ
プ搭載部2、内部リード部3が、回路チップ6及びワイ
ヤ7と共に封止樹脂8で封止される。
【0007】リードフレーム1の銀メッキ層2a,5a
が形成されていない部位の表面には、黒色酸化膜9(C
uO)が形成されている。黒色酸化膜9は、リードフレ
ーム1を有機アルカリの溶液中で陽極酸化させることに
より形成される。しかして、黒色酸化膜6の金属残渣
は、1ng/cm2以下になるよう調整されている。黒色酸化
膜9は羽毛状を成すため、モールディングの際に、溶融
した封止樹脂8が膜内に進入して強固に喰い付く。
【0008】図3に示すリードフレーム1は、銀メッキ
層2a,5a以外の部位であって、封止樹脂8により封
止される部分(チップ搭載部2及び内部リード部3の部
分)のみに黒色酸化膜9が形成されている。このよう
な、局部的な黒色酸化膜9の形成は、例えば公知のマス
キング法により実施することができる。この場合、黒色
酸化膜9の領域が、封止樹脂8により封止される部分に
限定されるので、モールディングによる樹脂バリが発生
しても、黒色酸化膜9の領域外であるので、これを容易
に除去することができる。
【0009】図4に示すリードフレーム1は、チップ搭
載部2上に銀メッキ層2aが形成されておらず、その表
面には黒色酸化膜9が形成されている。回路チップ6
は、エポキシ系接着剤にてチップ搭載部2の黒色酸化膜
9上に接着される。
【0010】図5に示すチップ搭載部を有しないリード
フレーム1においては、内部リード部3の部分のみに黒
色酸化膜9が形成される。
【0011】図6には、有機アルカリ溶液による陽極酸
化方法の概略を示す。容器11中には、有機アルカリ溶
液12が満たされ、ヒータ13により所定の温度に加熱
されている。有機アルカリ溶液12中には、電極板14
と、予め所要部位に銀メッキ及びマスクを施したリード
フレーム1が設置され、両者間に所定の直流電圧が印加
される。リードフレーム1側を陽極、電極板14側を陰
極とする。リードフレーム1には、銀メッキ部2a,5
a及びマスク部以外の部分に黒色酸化膜9が形成され
る。印加電圧と、処理時間を調整することによって、黒
色酸化膜9の厚さを調整する。黒色酸化膜9は、リード
フレーム1の表面に積層するのではなく、内部に生成さ
れるため、剥離することがない。
【0012】有機アルカリとしては、例えば〔(CH3)
3N(CH2CH2OH)〕+OH-あるいは〔(CH3)
4N〕+OH-を用いることができる。溶液12の濃度
は、10%〜15%程度が適当である。濃度が10%よ
り低いとリードフレーム1上にCu2Oの赤色酸化膜が
生成される。この赤色酸化膜によってはリードフレーム
1と封止樹脂との強固な結合が得られない。また、濃度
が15%より高いと銀メッキ部分が浸蝕される。有機ア
ルカリは、金属を含有しないから、通常の洗滌の後に黒
色酸化膜9上に金属が残留することがない。従って、残
留金属が半導体装置の信頼性に影響を及ぼすおそれがな
い。
【0013】
【発明の効果】以上のように、本発明においては、銅系
の金属製リードフレーム1の封止樹脂8との接合面に、
アルカリ金属残渣が1ng/cm2以下である黒色酸化膜9を
形成したので、リードフレーム1と封止樹脂8との結合
が強固であり、両者間への吸湿が阻止され、従って、リ
フロー半田付け時のパッケージのクラックの発生を防止
することができる。また、黒色酸化膜9上にアルカリ金
属残渣がほとんどないので、半導体装置の信頼性を損な
うおそれもない。さらに、黒色酸化膜9の形成に当り、
有機アルカリの10〜15%溶液中で、リードフレーム
1の封止樹脂8との接合面を陽極酸化させる表面処理方
法を採用したため、アルカリ金属残渣がほとんどない黒
色酸化膜9を容易に形成することができるという効果を
有する。
【図面の簡単な説明】
【図1】リードフレームの平面図である。
【図2】図1におけるII−II線による概略的断面図であ
る。
【図3】他の実施形態のリードフレームの概略的断面図
である。
【図4】他の実施形態のリードフレームの概略的断面図
である。
【図5】他の実施形態のリードフレームの概略的断面図
である。
【図6】有機アルカリ溶液による陽極酸化方法の概略を
示す説明図である。
【符号の説明】
1 リードフレーム 2 チップ搭載部 2a 銀メッキ層 3 内部リード部 4 外部リード部 5 ワイヤボンディング部 5a 銀メッキ層 6 回路チップ 7 ワイヤ 8 封止樹脂 9 黒色酸化膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 銅系の金属製リードフレームであって、
    少なくとも封止樹脂との接合面に、アルカリ金属残渣が
    1ng/cm2以下である黒色酸化膜(CuO)が形成されて
    いることを特徴とする半導体装置用リードフレーム。
  2. 【請求項2】 部分銀メッキされた銅系の金属製リード
    フレームであって、封止樹脂との接合面を含む非銀メッ
    キ面に、アルカリ金属残渣が1ng/cm2以下である黒色酸
    化膜が形成されていることを特徴とする半導体装置用リ
    ードフレーム。
  3. 【請求項3】 有機アルカリの溶液中で、銅系の金属製
    リードフレームの少なくとも封止樹脂との接合面を陽極
    酸化させ、黒色酸化膜を形成することを特徴とする半導
    体装置用リードフレームの表面処理方法。
  4. 【請求項4】 前記溶液中の有機アルカリの濃度が10
    〜15%であることを特徴とする請求項3に記載の半導
    体装置用リードフレームの表面処理方法。
  5. 【請求項5】 有機アルカリとして、〔(CH3)3
    (CH2CH2OH)〕+OH-を用いることを特徴とする
    請求項3又は4に記載の半導体装置用リードフレームの
    表面処理方法。
  6. 【請求項6】 有機アルカリとして、〔(CH3)4N〕+
    OH-を用いることを特徴とする請求項3又は4に記載
    の半導体装置用リードフレームの表面処理方法。
JP7328006A 1995-11-22 1995-11-22 半導体装置用リードフレーム及びその表面処理方法 Pending JPH09148509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7328006A JPH09148509A (ja) 1995-11-22 1995-11-22 半導体装置用リードフレーム及びその表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7328006A JPH09148509A (ja) 1995-11-22 1995-11-22 半導体装置用リードフレーム及びその表面処理方法

Publications (1)

Publication Number Publication Date
JPH09148509A true JPH09148509A (ja) 1997-06-06

Family

ID=18205464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7328006A Pending JPH09148509A (ja) 1995-11-22 1995-11-22 半導体装置用リードフレーム及びその表面処理方法

Country Status (1)

Country Link
JP (1) JPH09148509A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043032A3 (de) * 1998-02-20 1999-11-25 Siemens Ag Halbleiterbauelement mit strukturiertem leadframe und verfahren zu dessen herstellung
US6376905B2 (en) * 2000-01-28 2002-04-23 Hitachi, Ltd. Semiconductor package
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
EP1469514A3 (en) * 2003-04-16 2005-07-13 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
US7190057B2 (en) 2003-05-22 2007-03-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2008045119A (ja) * 2006-07-18 2008-02-28 Sanyo Chem Ind Ltd エレクトロニクス材料製造工程用薬剤
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
DE112006001048B4 (de) * 2005-04-26 2012-08-30 Dai Nippon Printing Co., Ltd. Herstellungsverfahren für Schaltungsteile
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
TWI796386B (zh) * 2017-11-21 2023-03-21 日商新光電氣工業股份有限公司 導線架、半導體裝置和製造導線架的方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999043032A3 (de) * 1998-02-20 1999-11-25 Siemens Ag Halbleiterbauelement mit strukturiertem leadframe und verfahren zu dessen herstellung
US6376905B2 (en) * 2000-01-28 2002-04-23 Hitachi, Ltd. Semiconductor package
DE10124047B4 (de) * 2001-05-16 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
US7524702B2 (en) 2003-04-16 2009-04-28 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
US7301226B2 (en) 2003-04-16 2007-11-27 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
EP1469514A3 (en) * 2003-04-16 2005-07-13 Shinko Electric Industries Co., Ltd. Conductor substrate, semiconductor device and production method thereof
EP1833089A3 (en) * 2003-04-16 2010-04-14 Shinko Electric Industries Co., Ltd. Method of producing a conductor substrate for mounting a semiconductor element
US7190057B2 (en) 2003-05-22 2007-03-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
DE112006001048B4 (de) * 2005-04-26 2012-08-30 Dai Nippon Printing Co., Ltd. Herstellungsverfahren für Schaltungsteile
US8739401B2 (en) 2005-04-26 2014-06-03 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member
US8742554B2 (en) 2005-04-26 2014-06-03 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member
JP2008045119A (ja) * 2006-07-18 2008-02-28 Sanyo Chem Ind Ltd エレクトロニクス材料製造工程用薬剤
US8106493B2 (en) 2008-04-04 2012-01-31 Gem Services, Inc. Semiconductor device package having features formed by stamping
TWI796386B (zh) * 2017-11-21 2023-03-21 日商新光電氣工業股份有限公司 導線架、半導體裝置和製造導線架的方法
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11437309B2 (en) 2019-06-20 2022-09-06 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
US20110097854A1 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2014154785A (ja) 樹脂封止型半導体装置およびその製造方法
WO2007018237A1 (ja) 半導体装置及びその製造方法
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JPH09148509A (ja) 半導体装置用リードフレーム及びその表面処理方法
JPH06232313A (ja) 半導体装置用リードフレーム及びそれを用いた半導体装置
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JPH03222465A (ja) リードフレームおよびその製造方法
JP3594724B2 (ja) リードフレームの部分貴金属めっき方法
JP6863819B2 (ja) リードフレーム及びその製造方法
JPH08116012A (ja) 放熱板とそれを用いたリードフレーム部材及び樹脂封止型半導体装置、および放熱板の製造方法
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP7413626B1 (ja) リードフレーム及びその製造方法
JP2503595B2 (ja) 半導体リ―ドフレ―ム
US20250210471A1 (en) Semiconductor chip packaging defect free dimple process and device
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JPH09275177A (ja) 半導体装置
JPH08236574A (ja) 半導体装置の組立方法