JPH09148572A

JPH09148572A - 半導体装置の製造方法及び半導体装置

Info

Publication number: JPH09148572A
Application number: JP30491195A
Authority: JP
Inventors: Takayuki Ezaki; 孝之江崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-11-24
Filing date: 1995-11-24
Publication date: 1997-06-06

Abstract

(57)【要約】【課題】ゲート電極側壁のサイドウォールからの熱拡
散によって上層のポリシリコン層に導電性を持たせる場
合、基板及びゲート電極中にも不純物が拡散して素子特
性の劣化原因になる。【解決手段】基板１０１上に形成したゲート電極１０
６の側壁に、不純物を含有しない第１絶縁膜１０７とこ
の上面に成膜された不純物を含有する第２絶縁膜１０８
とをエッチバックしてなるサイドウォール１０９を形成
する。ゲート電極１０６及びサイドウォール１０９間の
基板１０１部分に接続する状態で、基板１０１上にポリ
シリコン層１１１を形成する。熱処理によって、サイド
ウォール１０９を構成する第２絶縁膜１０８からポリシ
リコン層１１１に不純物を拡散させる。これによって、
第１絶縁膜１０７をバリアにして基板１０１及びゲート
電極１０６への第２絶縁膜１０８中からの不純物拡散を
防止しながら熱拡散を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、導電パターンの側
壁にサイドウォールを配置してなる半導体装置の製造方
法及び半導体装置に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化にともな
い、基板上に配置される導電パターンの配置間隔が狭め
られる傾向にある。このため、例えば上記導電パターン
としてゲート電極を有するＭＯＳトランジスタでは、基
板上に形成されたゲート電極の側壁に絶縁性のサイドウ
ォールを設けることで、各ゲート電極間を絶縁した状態
で上記基板に接続するコンタクトをセルフアラインで形
成している。以下に、上記半導体装置の製造方法の一例
を説明する。

【０００３】先ず、図２（Ａ）に示すように、基板２０
１上に下層から順に形成されたゲート絶縁膜２０２，ゲ
ート電極（導電パターン）２０３及びオフセット絶縁膜
２０５を覆う状態で、当該基板２０１上に酸化シリコン
膜２０６を成膜する。その後、図２（Ｂ）に示すよう
に、酸化シリコン膜２０６をエッチバックし、ゲート絶
縁膜２０２，ゲート電極２０３及びオフセット絶縁膜２
０５の側壁に酸化シリコン膜２０６からなるサイドウォ
ール２０６を形成する。次いで、オフセット絶縁膜２０
５及びサイドウォール２０６をマスクに用いたイオン注
入によって、基板２０１の表面層に不純物層２０７を形
成するための不純物を導入する。

【０００４】次に、図２（Ｃ）に示すように、サイドウ
ォール２０６及びオフセット絶縁膜２０５を覆う状態で
基板２０１上にポリシリコン層２０８を形成した後、イ
オン注入またはプレデポシション拡散（以下、デポ拡散
と記す）によってこのポリシリコン層２０８中に不純物
を拡散させて当該ポリシリコン層２０８に導電性を持た
せる。その後、基板２０１の不純物層２０７に接続する
形状にポリシリコン層２０８をエッチング加工し、これ
によって、半導体装置を形成する。

【０００５】また、上記の他にも、図２（Ａ）で示した
工程で基板２０１上に成膜する酸化シリコン膜２０６と
して、ＰＳＧ（リンシリケートガラス）のような不純物
を含有する酸化シリコンを用いる方法もある。この場
合、図２（Ｃ）で示した工程では、熱処理を行うことに
よて上記ＰＳＧからなるサイドウォール２０６中の不純
物をポリシリコン層２０８中に拡散させ、これによって
ポリシリコン層２０８に導電性を持たせる。

【０００６】

【発明が解決しようとする課題】しかし、上記半導体装
置の形成方法には、以下のような課題があった。すなわ
ち、イオン注入やデポ拡散によってポリシリコン層中に
不純物を導入する方法では、ポリシリコン層の表面側か
ら不純物が導入される。このため、ポリシリコン層の深
さ方向に充分に不純物を導入しようとすると、高いエネ
ルギーでのイオン注入や加熱温度を高く設定したデポ拡
散が要求される。このため、イオン注入及びデポ拡散に
よる影響がゲート電極にまで及び、これがトランジスタ
の特性を劣化させる要因になっている。

【０００７】一方、不純物を含有するサイドウォール中
からポリシリコン層中に不純物を拡散させる方法では、
当該サイドウォールがゲート電極及び基板にも接してい
ることから、ポリシリコン層中だけではなくゲート電極
及び基板中へもサイドウォール中の不純物が拡散されて
しまう。このため、上記方法と同様にトランジスタ特性
の劣化が発生する。

【０００８】また、近年では、上記各方法の他にも不純
物を含有するポリシリコン膜を堆積成膜する技術も開発
されている。しかし、この方法では、導入する不純物の
種類に制限があるだけではなく、ポリシリコン中の不純
物濃度を充分に制御できなという問題や、専用の装置が
必要になりコストが掛ると言う問題がある。

【０００９】

【課題を解決するための手段】そこで本発明の半導体装
置の製造方法は、基板上に形成した導電パターンの側壁
に、不純物を含有しない第１絶縁膜とその上面に成膜し
た不純物を含有する第２絶縁膜とをエッチバックしてな
るサイドウォールを形成し、次いで上記基板に接続する
状態でポリシリコン層を形成した後、上記サイドウォー
ルを構成する第２絶縁膜からポリシリコン層に不純物を
拡散させることを上記課題を解決するための手段として
いる。

【００１０】上記方法では、上記第１絶縁膜とこの上面
に成膜された第２絶縁膜とでサイドウォールを形成する
ことから、当該サイドウォールにおける導電パターン及
び基板に接する部分は不純物が含有されない第１絶縁膜
からなるものになる。このため、当該サイドウォールを
構成する第２絶縁膜からポリシリコン層に不純物を拡散
させる際には、第１絶縁膜がバリアになって基板及び導
電パターンに第２絶縁膜中の不純物が拡散されることが
防止される。

【００１１】また、本発明の半導体装置は、サイドウォ
ールを有する導電パターン間の基板に接続するポリシリ
コン層を有する半導体装置において、上記サイドウォー
ルは上記導電パターン及び基板に接する縁部の不純物濃
度がその他の部分の不純物濃度より低い絶縁膜からなる
ことを上記課題を解決するための手段としている。

【００１２】上記半導体装置では、導電パターンの側壁
に配置されるサイドウォールが前記導電パターン及び基
板に接する縁部の不純物濃度が低い絶縁膜かなることか
ら、当該サイドウォールは、ポリシリコン層中に不純物
を拡散させ易く導電パターン及び基板に不純物を拡散さ
せ難い。

【００１３】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法をＭＯＳトランジスタの製造方法に適用した実施形
態につき、図１（Ａ）〜（Ｃ）の製造工程図を用いて説
明する。先ず、図１（Ａ）に示すように、例えばシリコ
ンのような半導体からなる基板１０１上に酸化シリコン
膜１０２を成膜し、この酸化シリコン膜１０２上に不純
物を含有するポリシリコン膜１０３，ＷＳｉｘ（タング
ステンシリサイド）膜１０４を順次成膜する。次いで、
必要に応じてＷＳｉｘ膜１０４上に酸化シリコン膜１０
５を成膜する。

【００１４】その後、リソグラフィー法によって、ここ
では図示しないレジストパターンを酸化シリコン膜１０
５上に形成する。次いで、このレジストパターンをマス
クにした異方性エッチング法によって、酸化シリコン膜
１０５，ＷＳｉｘ膜１０４，ポリシリコン膜１０３及び
酸化シリコン膜１０２をエッチング加工する。これによ
って、基板１０１上に酸化シリコン膜１０２からなるゲ
ート絶縁膜１０２を介してポリシリコン膜１０３及びＷ
Ｓｉｘ膜１０４からなるゲート電極１０６を形成し、こ
のゲート電極１０６の上部には、酸化シリコン膜１０５
からなるオフセット絶縁膜１０５を形成する。

【００１５】次に、上記ゲート絶縁膜１０２，ゲート電
極１０６及びオフセット絶縁膜１０５を覆う状態で、不
純物を含有しない絶縁膜からなる第１絶縁膜１０７を基
板１０１上に成膜する。この第１絶縁膜１０７として
は、例えばＴＥＯＳ（テトラエトキシシラン）を反応ガ
スに用いたＬＰ−ＣＶＤ（Low Pressure-Chemical Vapo
r Deposition) 法やＮ₂Ｏ（酸化二窒素）とＳｉＨ
₄（シラン）とを反応ガスに用いたＬＰ−ＣＶＤ法によ
って成膜された酸化シリコンまたは、窒化シリコン等を
用い、例えば５０〜１００ｎｍの膜厚に成膜する。上記
第１絶縁膜１０７の膜厚は、後の工程において熱処理に
よる不純物拡散を充分に行った場合に、当該第１絶縁膜
１０７の幅方向には上記不純物拡散が達しない程度の大
きさに設定する。

【００１６】その後、第１絶縁膜１０７上に、不純物を
含有する絶縁膜からなる第２絶縁膜１０８を成膜する。
この第１絶縁膜１０７としては、ＰＳＧ（リンシリケー
トガラス）、ＢＳＧ（ホウ素シリケートガラス）また
は，ＢＰＳＧ（リン−ホウ素シリケートガラス）等を用
いる。ここでは、一例として、リン（Ｐ）を９ｗｔ％程
度含有するＰＳＧを第２絶縁膜１０８として成膜するこ
ととする。

【００１７】次に、図１（Ｂ）に示すように、異方性エ
ッチングによって第２絶縁膜１０８及び第１絶縁膜１０
７をエッチバックし、ゲート絶縁膜１０２，ゲート電極
１０６及びオフセット絶縁膜１０５の側壁に第１絶縁膜
１０７及び第２絶縁膜１０８からなるサイドウォール１
０９を形成する。その後、オフセット絶縁膜１０５及び
サイドウォール１０９をマスクに用いたイオン注入を行
うことによって、基板１０１の表面層に不純物層１１０
を形成するための不純物を導入する。

【００１８】次に、図１（Ｃ）に示すように、ＣＶＤ法
によって、サイドウォール１０９及びオフセット絶縁膜
１０５を覆う状態で、基板１０１上にポリシリコン層１
１１を成膜する。その後、リソグラフィー法によってポ
リシリコン層１１１上にレジストパターン（図示せず）
を形成し、当該レジストパターンをマスクに用いてポリ
シリコン層１１１を異方性エッチングする。これによっ
てゲート電極１０６及びサイドウォール１０９から露出
する基板１０１部分に接続する形状に、ポリシリコン層
１１１をエッチング加工する。

【００１９】その後、例えば９００℃程度の温度で熱処
理を行うことによって、基板１０１の不純物層１１０中
及びサイドウォール１０９を構成する第２絶縁膜１０８
中からポリシリコン層１１１中に不純物としてリン
（Ｐ）を拡散させる。そして、ポリシリコン層１１１中
の不純物濃度を１０²⁰〜１０²¹個／ｃｍ³程度にし、当
該ポリシリコン層１１１に導電性を持たせる。

【００２０】上記熱処理の際、第２絶縁膜１０８中の不
純物は、当該第２絶縁膜１０８に接する第１絶縁膜１０
７及びポリシリコン層１１１中に拡散する。しかし、酸
化シリコンまたは窒化シリコンからなる第１絶縁膜１０
７中における不純物の拡散速度は、ポリシリコン層１１
１中における不純物の拡散速度と比較して非常に遅い。
このため、当該第１絶縁膜１０７をバリアにして第２絶
縁膜１０８中の不純物がゲート電極１０６及び基板１０
１中に拡散することを防止した状態で、第２絶縁膜１０
８中の不純物がポリシリコン層１１１中に充分に拡散さ
れる。

【００２１】上記のようにして形成した半導体装置のサ
イドウォール１０９は、ゲート電極１０６及び基板１０
１に接する側の不純物濃度が、対する側すなわちポリシ
リコン層１１１にのみ接する側の不純物濃度より低い絶
縁膜からなるものになる。これと共に、ゲート電極１０
６及び不純物層１１０を含む基板１０１の不純物濃度は
初期の状態に保たれる。

【００２２】尚、上記実施形態の図１（Ａ）に示す工程
では、第１絶縁膜１０７と第２絶縁膜１０８とを２段階
に分けてそれぞれ成膜した。しかし、第１絶縁膜１０７
と第２絶縁膜１０８とは、先ず、酸化シリコンからなる
第１絶縁膜１０７の成膜を不純物を含有しない成膜ガス
条件で行い、徐々に不純物ガスの添加量を増加させなが
ら連続的に第２絶縁膜１０８を成膜しても良い。さら
に、上記図１（Ｃ）に示す工程では、ポリシリコン層１
１１をエッチング加工した後に熱処理を行ったが、ポリ
シリコン層１１１のエッチング加工と熱処理とは逆の手
順で行っても良い。

【００２３】また、ポリシリコン層１１１の膜厚が厚い
場合や、ゲート電極１０６の上部に配置されるポリシリ
コン層１１１部分の幅が大きい場合には、当該ポリシリ
コン層１１１への不純物導入に上記熱拡散による第２絶
縁膜１０８中からの不純物拡散と共にイオン注入または
デポ拡散を併用しても良い。この場合、イオン注入また
はデポ拡散は、ポリシリコン層１１１をエッチング加工
する前または後に行うようにする。

【００２４】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、不純物を含有しない第１絶縁膜と
この上面の第２絶縁膜とをエッチバックして導電パター
ンの側壁にサイドウォールを形成した後、導電パターン
間の基板に接続させて成膜したポリシリコン層中に第２
絶縁膜中から不純物を熱拡散させることで、当該熱処理
による不純物拡散の際に第１絶縁膜をバリアにして第２
絶縁膜中から基板及び導電パターンに不純物が拡散する
ことを防止した。このため、基板及び導電パターンに熱
拡散の影響を及ぼすことなくポリシリコン層に導電性を
持たせた半導体装置の製造を行うことが可能になる。

【図面の簡単な説明】

【図１】本発明を適用した半導体装置の製造工程図であ
る。

【図２】従来の半導体装置の製造工程図である。

【符号の説明】

１０１基板１０６ゲート電極（導電パターン）１０７第１絶縁膜１０８第２絶縁膜１０９サイドウォール１１１ポリシリコン層

Claims

【特許請求の範囲】

【請求項１】基板上に形成した導電パターンを覆う状
態で当該基板上に不純物を含まない第１絶縁膜を成膜
し、当該第１絶縁膜上に不純物を含有する第２絶縁膜を
成膜する工程と、前記第１絶縁膜及び前記第２絶縁膜をエッチバックし、
前記導電パターンの側壁に当該第１絶縁膜と第２絶縁膜
とからなるサイドウォールを形成する工程と、前記導電パターン及びサイドウォール間に露出する前記
基板部分に接続する状態で、当該基板上にポリシリコン
層を形成する工程と、熱処理によって、前記サイドウォールを構成する前記第
２絶縁膜から前記ポリシリコン層に不純物を拡散させる
工程とを行うことを特徴とする半導体装置の製造方法。
【請求項２】基板上に形成された導電パターンと、当
該導電パターンの側壁に配置されるサイドウォールと、
前記導電パターン間に露出する前記基板部分に接続する
状態で当該基板上に形成されるポリシリコン電極とを有
する半導体装置において、前記サイドウォールは、前記導電パターン及び前記基板
に接する側の不純物濃度が対する側の不純物濃度より低
い絶縁膜からなることを特徴とする半導体装置。