JPH09149091A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH09149091A JPH09149091A JP7307822A JP30782295A JPH09149091A JP H09149091 A JPH09149091 A JP H09149091A JP 7307822 A JP7307822 A JP 7307822A JP 30782295 A JP30782295 A JP 30782295A JP H09149091 A JPH09149091 A JP H09149091A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- frequency
- output signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【課題】 直交変調信号をディジタル処理により復調す
る復調回路に関し、回路規模の縮小化を図る。 【解決手段】 搬送波周波数Ｆｃの直交変調信号を入力
するバンドパスフィルタ１と、このバンドパスフィルタ
１の出力信号をディジタル信号に変換するＡＤ変換器２
と、このＡＤ変換器２の変換タイミングを与える為の周
波数Ｆｓの信号を出力する発振器３と、ＡＤ変換器２の
出力信号の符号を変換する符号変換器４と、この符号変
換器４の出力信号を交互に２系統の信号に切替えて、直
交成分の復調信号Ｉｃｈ，Ｑｃｈを出力する切替部５と
を有し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓ
とを、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝４Ｆｃ／
（４ｋ＋３）の関係に選定する。
る復調回路に関し、回路規模の縮小化を図る。 【解決手段】 搬送波周波数Ｆｃの直交変調信号を入力
するバンドパスフィルタ１と、このバンドパスフィルタ
１の出力信号をディジタル信号に変換するＡＤ変換器２
と、このＡＤ変換器２の変換タイミングを与える為の周
波数Ｆｓの信号を出力する発振器３と、ＡＤ変換器２の
出力信号の符号を変換する符号変換器４と、この符号変
換器４の出力信号を交互に２系統の信号に切替えて、直
交成分の復調信号Ｉｃｈ，Ｑｃｈを出力する切替部５と
を有し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓ
とを、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝４Ｆｃ／
（４ｋ＋３）の関係に選定する。
Description
【０００１】
【発明の属する技術分野】本発明は、直交変調信号をデ
ィジタル処理により復調する復調回路に関する。直交位
相変調信号や直交振幅変調信号等の直交変調信号を復調
する方式は、例えば、受信直交変調信号の搬送波位相に
同期した再生搬送波を電圧制御発振器を制御して発生さ
せ、この再生搬送波により受信直交変調信号の検波を行
う同期検波方式と、受信直交変調信号の搬送波周波数の
信号を固定発振器から発生させて受信直交変調信号を検
波する準同期検波方式とが知られている。このような同
期検波方式及び準同期検波方式に於いては、アナログ回
路により構成されているものである。
ィジタル処理により復調する復調回路に関する。直交位
相変調信号や直交振幅変調信号等の直交変調信号を復調
する方式は、例えば、受信直交変調信号の搬送波位相に
同期した再生搬送波を電圧制御発振器を制御して発生さ
せ、この再生搬送波により受信直交変調信号の検波を行
う同期検波方式と、受信直交変調信号の搬送波周波数の
信号を固定発振器から発生させて受信直交変調信号を検
波する準同期検波方式とが知られている。このような同
期検波方式及び準同期検波方式に於いては、アナログ回
路により構成されているものである。
【０００２】
【従来の技術】図１５は従来例の説明図であり、準同期
検波方式を適用した場合の要部を示し、１０１はバンド
パスフィルタ（ＢＰＦ）、１０２，１０３はミキサ、１
０４，１０５はローパスフィルタ（ＬＰＦ）、１０６，
１０７はＡＤ変換器（Ａ／Ｄ）、１０８はπ／２のハイ
ブリッド回路、１０９は入力信号周波数Ｆｃと同一の発
振周波数の発振器、１１０は識別処理部、１１１は電圧
制御発振器を示す。
検波方式を適用した場合の要部を示し、１０１はバンド
パスフィルタ（ＢＰＦ）、１０２，１０３はミキサ、１
０４，１０５はローパスフィルタ（ＬＰＦ）、１０６，
１０７はＡＤ変換器（Ａ／Ｄ）、１０８はπ／２のハイ
ブリッド回路、１０９は入力信号周波数Ｆｃと同一の発
振周波数の発振器、１１０は識別処理部、１１１は電圧
制御発振器を示す。
【０００３】周波数Ｆｃの直交変調信号がバンドパスフ
ィルタ１０１を介してミキサ１０２，１０３に加えら
れ、又発振周波数Ｆｃの発振器１０９からの信号がハイ
ブリッド回路１０８によりπ／２の位相差の２系統の信
号に分岐されてミキサ１０２，１０３にそれぞれ加えら
れてミキシングされ、その低域成分がローパスフィルタ
１０４，１０５を介してＡＤ変換器１０６，１０７に加
えられて、電圧制御発振器１１１の出力信号のタイミン
グでＡＤ変換されて識別処理部１１０に加えられ、Ｉチ
ャネルのデータＩｃｈとＱチャネルのデータＱｃｈとが
出力される。又直交変調信号の搬送波位相と、発振器１
０９の出力信号位相と差に対応して電圧制御発振器１１
１を制御して、ＡＤ変換のタイミングを、ビットタイミ
ングに合わせるように制御する。
ィルタ１０１を介してミキサ１０２，１０３に加えら
れ、又発振周波数Ｆｃの発振器１０９からの信号がハイ
ブリッド回路１０８によりπ／２の位相差の２系統の信
号に分岐されてミキサ１０２，１０３にそれぞれ加えら
れてミキシングされ、その低域成分がローパスフィルタ
１０４，１０５を介してＡＤ変換器１０６，１０７に加
えられて、電圧制御発振器１１１の出力信号のタイミン
グでＡＤ変換されて識別処理部１１０に加えられ、Ｉチ
ャネルのデータＩｃｈとＱチャネルのデータＱｃｈとが
出力される。又直交変調信号の搬送波位相と、発振器１
０９の出力信号位相と差に対応して電圧制御発振器１１
１を制御して、ＡＤ変換のタイミングを、ビットタイミ
ングに合わせるように制御する。
【０００４】又同期検波方式の場合は、発振器１０９を
電圧制御発振器とし、例えば、識別処理部に於けるベー
スバンド処理によって位相誤差成分を求め、その位相誤
差成分が零となる方向に電圧制御発振器の位相を制御
し、ミキサ１０２，１０３に於いて同期検波し、位相変
調成分を出力することになる。
電圧制御発振器とし、例えば、識別処理部に於けるベー
スバンド処理によって位相誤差成分を求め、その位相誤
差成分が零となる方向に電圧制御発振器の位相を制御
し、ミキサ１０２，１０３に於いて同期検波し、位相変
調成分を出力することになる。
【０００５】
【発明が解決しようとする課題】従来例の復調回路に於
いては、受信直交変調信号をバンドパスフィルタ１０１
により不要帯域成分を除去した後、２系統に分岐し、又
発振器１０９の出力信号もハイブリッド回路１０８によ
りπ／２の位相差の２系統の信号に分岐し、それぞれミ
キサ１０２，１０３に加えてミキシングして低域成分を
ローパスフィルタ１０４，１０５を介して出力するもの
で、準同期検波方式に於いても又同期検波方式に於いて
も、ＡＤ変換器１０６，１０７より前段の回路構成は総
てアナログ回路により構成されるものであるから、回路
規模の縮小は困難であり、又各部の調整が容易でないと
共に安定性の点で問題がある。又ＡＤ変換器１０６，１
０７もＩ，Ｑチャネルの２系統に対応して必要とするも
のであった。
いては、受信直交変調信号をバンドパスフィルタ１０１
により不要帯域成分を除去した後、２系統に分岐し、又
発振器１０９の出力信号もハイブリッド回路１０８によ
りπ／２の位相差の２系統の信号に分岐し、それぞれミ
キサ１０２，１０３に加えてミキシングして低域成分を
ローパスフィルタ１０４，１０５を介して出力するもの
で、準同期検波方式に於いても又同期検波方式に於いて
も、ＡＤ変換器１０６，１０７より前段の回路構成は総
てアナログ回路により構成されるものであるから、回路
規模の縮小は困難であり、又各部の調整が容易でないと
共に安定性の点で問題がある。又ＡＤ変換器１０６，１
０７もＩ，Ｑチャネルの２系統に対応して必要とするも
のであった。
【０００６】又準同期検波方式に於いては、固定の発振
器１０９と共に、ＡＤ変換タイミングを制御する為の電
圧制御発振器１１１を必要とするものであるから、回路
構成が複雑となる問題がある。又２系統のＡＤ変換器１
０６，１０７を省略し得るように、バンドパスフィルタ
１０１の後段にＡＤ変換器を設け、それ以後はディジタ
ル処理とすることが考えられる。しかし、直交変調信号
の搬送波周波数が例えば５０ＭＨｚであるとすると、少
なくとも１００ＭＨｚで受信直交変調信号をサンプリン
グしなければならず、このような高速動作のＡＤ変換器
の実現が容易でなく、且つその後段のミキサ等に於いて
も１００ＭＨｚで動作する必要があり、実現が困難であ
る。本発明は比較的簡単な構成により、直交変調信号を
ディジタル処理で復調することを目的とする。
器１０９と共に、ＡＤ変換タイミングを制御する為の電
圧制御発振器１１１を必要とするものであるから、回路
構成が複雑となる問題がある。又２系統のＡＤ変換器１
０６，１０７を省略し得るように、バンドパスフィルタ
１０１の後段にＡＤ変換器を設け、それ以後はディジタ
ル処理とすることが考えられる。しかし、直交変調信号
の搬送波周波数が例えば５０ＭＨｚであるとすると、少
なくとも１００ＭＨｚで受信直交変調信号をサンプリン
グしなければならず、このような高速動作のＡＤ変換器
の実現が容易でなく、且つその後段のミキサ等に於いて
も１００ＭＨｚで動作する必要があり、実現が困難であ
る。本発明は比較的簡単な構成により、直交変調信号を
ディジタル処理で復調することを目的とする。
【０００７】
【課題を解決するための手段】本発明の復調回路は、
（１）搬送波周波数Ｆｃの直交変調信号を入力するバン
ドパスフィルタ１と、このバンドパスフィルタ１の出力
信号をディジタル信号に変換するＡＤ変換器２と、この
ＡＤ変換器２の変換タイミングを与える為の周波数Ｆｓ
の信号を出力する発振器３と、ＡＤ変換器の出力信号の
符号を変換する符号変換器４と、この符号変換器４の出
力信号を交互に２系統の信号を切替えて、直交成分の復
調信号Ｉｃｈ，Ｑｃｈを出力する切替部５とを有し、搬
送波周波数Ｆｃと発振器３の発振周波数Ｆｓとを、Ｆｓ
＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋
３）（但し、ｋ＝自然数）の関係に選定する。
（１）搬送波周波数Ｆｃの直交変調信号を入力するバン
ドパスフィルタ１と、このバンドパスフィルタ１の出力
信号をディジタル信号に変換するＡＤ変換器２と、この
ＡＤ変換器２の変換タイミングを与える為の周波数Ｆｓ
の信号を出力する発振器３と、ＡＤ変換器の出力信号の
符号を変換する符号変換器４と、この符号変換器４の出
力信号を交互に２系統の信号を切替えて、直交成分の復
調信号Ｉｃｈ，Ｑｃｈを出力する切替部５とを有し、搬
送波周波数Ｆｃと発振器３の発振周波数Ｆｓとを、Ｆｓ
＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋
３）（但し、ｋ＝自然数）の関係に選定する。
【０００８】（２）又ＡＤ変換器２に切替部５を接続
し、この切替部５によりＡＤ変換器２の出力信号を交互
に２系統の信号とし、この２系統の信号に対してそれぞ
れ符号変換する第１，第２の符号変換器を接続すること
ができる。
し、この切替部５によりＡＤ変換器２の出力信号を交互
に２系統の信号とし、この２系統の信号に対してそれぞ
れ符号変換する第１，第２の符号変換器を接続すること
ができる。
【０００９】（３）又搬送波周波数Ｆｃの直交変調信号
を入力するバンドパスフィルタ１と、このバンドパスフ
ィルタ１の出力信号を補数表現のディジタル信号に変換
するＡＤ変換器２と、このＡＤ変換器２の変換タイミン
グを与える為の周波数Ｆｓの信号を出力する発振器３
と、ＡＤ変換器２の補数表現の出力信号と発振器３の出
力信号を１／４に分周した信号とを加えて符号を変換す
る排他的オア回路からなる符号変換器４と、この符号変
換器の出力信号を発振器３の出力信号を１／２に分周し
た信号の立上りと立下りとのタイミングでそれぞれラッ
チする第１，第２のフィルタからなる切替部５とを有
し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓと
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）の関係に選定すること
ができる。
を入力するバンドパスフィルタ１と、このバンドパスフ
ィルタ１の出力信号を補数表現のディジタル信号に変換
するＡＤ変換器２と、このＡＤ変換器２の変換タイミン
グを与える為の周波数Ｆｓの信号を出力する発振器３
と、ＡＤ変換器２の補数表現の出力信号と発振器３の出
力信号を１／４に分周した信号とを加えて符号を変換す
る排他的オア回路からなる符号変換器４と、この符号変
換器の出力信号を発振器３の出力信号を１／２に分周し
た信号の立上りと立下りとのタイミングでそれぞれラッ
チする第１，第２のフィルタからなる切替部５とを有
し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓと
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）の関係に選定すること
ができる。
【００１０】（４）又搬送波周波数Ｆｃの直交変調信号
を入力するバンドパスフィルタ１と、このバンドパスフ
ィルタ１の出力信号を補数表現のディジタル信号に変換
するＡＤ変換器２と、このＡＤ変換器２の変換タイミン
グを与える為の周波数Ｆｓの信号を出力する発振器３
と、この発振器の出力信号を１／２に分周した信号の立
上りと立下りとのタイミングで前記ＡＤ変換器の出力信
号をそれぞれラッチする第１，第２のフリップフロップ
とからなる切替部５と、この切替部５の第１，第２のフ
リップフロップの出力信号と、前記発振器３の出力信号
を１／４に分周した信号とを加えて符号を変換する第
１，第２の排他的オア回路からなる符号変換器４とを有
し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓと
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）、又は、Ｆｓ＝４Ｆｃ
／（４ｋ＋３）（但し、ｋ＝自然数）の関係に設定する
ことができる。
を入力するバンドパスフィルタ１と、このバンドパスフ
ィルタ１の出力信号を補数表現のディジタル信号に変換
するＡＤ変換器２と、このＡＤ変換器２の変換タイミン
グを与える為の周波数Ｆｓの信号を出力する発振器３
と、この発振器の出力信号を１／２に分周した信号の立
上りと立下りとのタイミングで前記ＡＤ変換器の出力信
号をそれぞれラッチする第１，第２のフリップフロップ
とからなる切替部５と、この切替部５の第１，第２のフ
リップフロップの出力信号と、前記発振器３の出力信号
を１／４に分周した信号とを加えて符号を変換する第
１，第２の排他的オア回路からなる符号変換器４とを有
し、搬送波周波数Ｆｃと発振器３の発振周波数Ｆｓと
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）、又は、Ｆｓ＝４Ｆｃ
／（４ｋ＋３）（但し、ｋ＝自然数）の関係に設定する
ことができる。
【００１１】（５）又切替部５により交互に切替えて出
力された２系統の信号を加えるタップ係数可変型フィル
タと、このタップ係数可変型フィルタを制御するタイミ
ング制御部とを有し、このタイミング制御部は、ＡＤ変
換器に於ける変換周期とビット周期との比に対応してタ
ップ係数可変型フィルタのタップ係数及び出力タイミン
グを制御する構成を有するものである。
力された２系統の信号を加えるタップ係数可変型フィル
タと、このタップ係数可変型フィルタを制御するタイミ
ング制御部とを有し、このタイミング制御部は、ＡＤ変
換器に於ける変換周期とビット周期との比に対応してタ
ップ係数可変型フィルタのタップ係数及び出力タイミン
グを制御する構成を有するものである。
【００１２】（６）又切替部５により交互に切替えて出
力された２系統の信号を加えるタップ係数可変型フィル
タと、このタップ係数可変型フィルタを制御するタイミ
ング制御部とを有し、このタイミング制御部は、ＡＤ変
換器に於ける変換周期とビット周期との比に対応し、且
つビットタイミング再生回路からのタイミング補正信号
に従って、タップ係数可変型フィルタのタップ係数及び
出力タイミングを制御する構成を有するものである。
力された２系統の信号を加えるタップ係数可変型フィル
タと、このタップ係数可変型フィルタを制御するタイミ
ング制御部とを有し、このタイミング制御部は、ＡＤ変
換器に於ける変換周期とビット周期との比に対応し、且
つビットタイミング再生回路からのタイミング補正信号
に従って、タップ係数可変型フィルタのタップ係数及び
出力タイミングを制御する構成を有するものである。
【００１３】（７）又それぞれ搬送波周波数を中心周波
数とし、この中心周波数を切替えると共に、発振器の発
振周波数Ｆｓと搬送波周波数Ｆｃとが、Ｆｓ＝４Ｆｃ／
（４ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係を
維持するように選定されたバンドパスフィルタを設ける
ことができる。
数とし、この中心周波数を切替えると共に、発振器の発
振周波数Ｆｓと搬送波周波数Ｆｃとが、Ｆｓ＝４Ｆｃ／
（４ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係を
維持するように選定されたバンドパスフィルタを設ける
ことができる。
【００１４】
【実施の形態】図１は本発明の第１の実施例の要部説明
図であり、１はバンドパスフィルタ（ＢＰＦ）、２はＡ
Ｄ変換器（Ａ／Ｄ）、３は発振器、４は符号変換器、５
は交互にＩｃｈ，Ｑｃｈに切替える切替部である。バン
ドパスフィルタ１は、直交変調信号の搬送波周波数Ｆｃ
を中心周波数とする帯域幅Ｂｗを有するもので、この場
合の搬送波周波数Ｆｃは、受信周波数又は周波数変換さ
れた中間周波数とすることができる。
図であり、１はバンドパスフィルタ（ＢＰＦ）、２はＡ
Ｄ変換器（Ａ／Ｄ）、３は発振器、４は符号変換器、５
は交互にＩｃｈ，Ｑｃｈに切替える切替部である。バン
ドパスフィルタ１は、直交変調信号の搬送波周波数Ｆｃ
を中心周波数とする帯域幅Ｂｗを有するもので、この場
合の搬送波周波数Ｆｃは、受信周波数又は周波数変換さ
れた中間周波数とすることができる。
【００１５】又発振器３の発振周波数Ｆｓは、自然数を
ｋとすると、 Ｆｓ＝４Ｆｃ／（４ｋ＋１） …（１） 又は Ｆｓ＝４Ｆｃ／（４ｋ＋３） …（２） に選定する。即ち、発振周波数Ｆｓは、直交変調信号の
搬送波周波数Ｆｃより低く、且つ奇数比の関係とする。
又２Ｂｗ＜Ｆｓとする。又ｋは、発振周波数Ｆｓがシン
ボルレートの２倍より低い周波数にならないように選定
する。
ｋとすると、 Ｆｓ＝４Ｆｃ／（４ｋ＋１） …（１） 又は Ｆｓ＝４Ｆｃ／（４ｋ＋３） …（２） に選定する。即ち、発振周波数Ｆｓは、直交変調信号の
搬送波周波数Ｆｃより低く、且つ奇数比の関係とする。
又２Ｂｗ＜Ｆｓとする。又ｋは、発振周波数Ｆｓがシン
ボルレートの２倍より低い周波数にならないように選定
する。
【００１６】この発振器３の出力信号を、ＡＤ変換器２
に対してサンプリング・タイミング信号として加え、又
符号変換器４に対して＋，−の符号変換のタイミング信
号として加え、又切替部５に対して切替制御信号として
加える。従って、直交変調信号の搬送波周波数Ｆｃより
低い周波数Ｆｓに従って１個のＡＤ変換器２によって直
交変調信号をディジタル化し、切替部５から直交成分の
復調信号Ｉｃｈ，Ｑｃｈを出力することができる。
に対してサンプリング・タイミング信号として加え、又
符号変換器４に対して＋，−の符号変換のタイミング信
号として加え、又切替部５に対して切替制御信号として
加える。従って、直交変調信号の搬送波周波数Ｆｃより
低い周波数Ｆｓに従って１個のＡＤ変換器２によって直
交変調信号をディジタル化し、切替部５から直交成分の
復調信号Ｉｃｈ，Ｑｃｈを出力することができる。
【００１７】図２は本発明の第１の実施例の第１の等価
回路であり、図１に於ける発振器３の発振周波数Ｆｓ
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）に選定した場合の等価
回路を示す。同図に於いて、２ａ，２ｂはＡＤ変換器
（Ａ／Ｄ）、３ａ，３ｂは発振器、４ａ，４ｂは符号変
換器を示し、図１のＡＤ変換器２と発振器３と符号変換
器４とを２系統に分離した場合の等価回路であり、直交
成分のＩチャネルのデータをＩ(t) とし、Ｑチャネルの
データをＱ(t) とすると、入力される直交変調信号は、 Ｒｅ〔Ｕ(t) exp ｛ｊ（２πＦｃ・ｔ＋φ）｝〕 …（３） Ｕ(t) ＝Ｉ(t) ＋ｊＱ(t) …（４） と表すことができる。このような表現形式は既に良く知
られている。なお、Ｒｅは〔 〕内が実数部であること
を示し、φは搬送波の位相差を示す。
回路であり、図１に於ける発振器３の発振周波数Ｆｓ
を、Ｆｓ＝４Ｆｃ／（４ｋ＋１）に選定した場合の等価
回路を示す。同図に於いて、２ａ，２ｂはＡＤ変換器
（Ａ／Ｄ）、３ａ，３ｂは発振器、４ａ，４ｂは符号変
換器を示し、図１のＡＤ変換器２と発振器３と符号変換
器４とを２系統に分離した場合の等価回路であり、直交
成分のＩチャネルのデータをＩ(t) とし、Ｑチャネルの
データをＱ(t) とすると、入力される直交変調信号は、 Ｒｅ〔Ｕ(t) exp ｛ｊ（２πＦｃ・ｔ＋φ）｝〕 …（３） Ｕ(t) ＝Ｉ(t) ＋ｊＱ(t) …（４） と表すことができる。このような表現形式は既に良く知
られている。なお、Ｒｅは〔 〕内が実数部であること
を示し、φは搬送波の位相差を示す。
【００１８】本発明に於いては、前述のように、直交変
調信号の搬送波周波数Ｆｃに対して奇数比の関係の発振
周波数Ｆｓによるタイミングでサンプリングしてディジ
タル化するものであり、図２に於ける発振器３ａ，３ｂ
の発振周波数は、図１に於ける発振器３の発振周波数Ｆ
ｓを、前述のように、Ｆｓ＝４Ｆｃ／（４ｋ＋１）に選
定した場合であり、その発振器３を２分割しているか
ら、ｆｓ／２＝２Ｆｃ／ｍと表すことができる。なお、
ｍ＝４ｋ＋１であり、ｋは自然数であって、ｍは奇数と
なる。又一方のＡＤ変換器２ａに於ける標本時刻は、ｎ
＝０，１，２，・・・とすると、ｎｍ／２Ｆｃとなり、
又他方のＡＤ変換器２ｂに於ける標本時刻は、これより
１／Ｆｓ＝ｍ／４Ｆｃの時刻差を有するｎｍ／２Ｆｃ＋
ｍ／４Ｆｃとなる。又符号変換器４ａ，４ｂに於いて
は、（−１）n を乗算することにより、＋１と−１とを
交互に乗算して符号変換するものである。
調信号の搬送波周波数Ｆｃに対して奇数比の関係の発振
周波数Ｆｓによるタイミングでサンプリングしてディジ
タル化するものであり、図２に於ける発振器３ａ，３ｂ
の発振周波数は、図１に於ける発振器３の発振周波数Ｆ
ｓを、前述のように、Ｆｓ＝４Ｆｃ／（４ｋ＋１）に選
定した場合であり、その発振器３を２分割しているか
ら、ｆｓ／２＝２Ｆｃ／ｍと表すことができる。なお、
ｍ＝４ｋ＋１であり、ｋは自然数であって、ｍは奇数と
なる。又一方のＡＤ変換器２ａに於ける標本時刻は、ｎ
＝０，１，２，・・・とすると、ｎｍ／２Ｆｃとなり、
又他方のＡＤ変換器２ｂに於ける標本時刻は、これより
１／Ｆｓ＝ｍ／４Ｆｃの時刻差を有するｎｍ／２Ｆｃ＋
ｍ／４Ｆｃとなる。又符号変換器４ａ，４ｂに於いて
は、（−１）n を乗算することにより、＋１と−１とを
交互に乗算して符号変換するものである。
【００１９】従って、前述の（３）式にｔ＝ｎｍ／２Ｆ
ｃを代入し、且つ（−１）n を乗算すると、 （−１）n Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛ｎｍπ＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛ｎ（ｍ＋１）π＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛φ｝ｊ〕 …（５） となる。
ｃを代入し、且つ（−１）n を乗算すると、 （−１）n Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛ｎｍπ＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛ｎ（ｍ＋１）π＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／２Ｆｃ｝exp ｛φ｝ｊ〕 …（５） となる。
【００２０】又前述の（４）式にｔ＝ｎｍ／２Ｆｃ＋ｍ
／４Ｆｃを代入し、且つ（−１）nを乗算すると、 （−１）n Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎｍπ＋ｍπ／２ ＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎ（ｍ＋１）π＋π／２＋ φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛π／２＋φ｝ｊ〕 …（６） となる。
／４Ｆｃを代入し、且つ（−１）nを乗算すると、 （−１）n Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎｍπ＋ｍπ／２ ＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎ（ｍ＋１）π＋π／２＋ φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛π／２＋φ｝ｊ〕 …（６） となる。
【００２１】従って、復調信号Ｉｃｈ，Ｑｃｈは、
（５），（６）式から、 Ｉｃｈ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）｝exp ｛ｊ（φ）｝〕 Ｑｃｈ ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｊ（π／２＋φ）｝〕 と表すことができる。
（５），（６）式から、 Ｉｃｈ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）｝exp ｛ｊ（φ）｝〕 Ｑｃｈ ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｊ（π／２＋φ）｝〕 と表すことができる。
【００２２】即ち、符号変換器４ａ，４ｂからπ／２の
位相差の復調信号Ｉｃｈ，Ｑｃｈを出力できることが判
る。このように、直交変換信号を１個のＡＤ変換器２に
より、直交変調信号の搬送波周波数Ｆｃの奇数分の１の
サンプリング・タイミングでサンプリングしてディジタ
ル信号に変換し、符号変換器２により正負の符号変換を
行うことにより、ディジタルの直交成分の復調信号Ｉｃ
ｈ，Ｑｃｈを得ることができる。これは、ＡＤ変換器２
と符号変換器４と切替部５とにより直交検波回路を構成
していることになり、直交変調信号を復調した復調信号
Ｉｃｈ，Ｑｃｈは、図示を省略したビットタイミング再
生回路等に於いてレベル識別等によってデータが再生さ
れる。
位相差の復調信号Ｉｃｈ，Ｑｃｈを出力できることが判
る。このように、直交変換信号を１個のＡＤ変換器２に
より、直交変調信号の搬送波周波数Ｆｃの奇数分の１の
サンプリング・タイミングでサンプリングしてディジタ
ル信号に変換し、符号変換器２により正負の符号変換を
行うことにより、ディジタルの直交成分の復調信号Ｉｃ
ｈ，Ｑｃｈを得ることができる。これは、ＡＤ変換器２
と符号変換器４と切替部５とにより直交検波回路を構成
していることになり、直交変調信号を復調した復調信号
Ｉｃｈ，Ｑｃｈは、図示を省略したビットタイミング再
生回路等に於いてレベル識別等によってデータが再生さ
れる。
【００２３】図３は本発明の第１の実施例の第２の等価
回路であり、図１に於ける発振器３の発振周波数Ｆｓ
を、Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定した場合の等価
回路を示す。又図２と同一符号は同一部分を示し、ｍ＝
４ｋ＋３としたことにより、符号変換器４ｂには、（−
１）n+1 を乗算することになる。
回路であり、図１に於ける発振器３の発振周波数Ｆｓ
を、Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定した場合の等価
回路を示す。又図２と同一符号は同一部分を示し、ｍ＝
４ｋ＋３としたことにより、符号変換器４ｂには、（−
１）n+1 を乗算することになる。
【００２４】そして、前述の（３）式にｔ＝ｎｍ／２Ｆ
ｃを代入し、且つ（−１）n を乗算すると、（５）式が
得られる。又前述の（４）式にｔ＝ｎｍ／２Ｆｃ＋ｍ／
４Ｆｃを代入し、且つ（−１）n+1 を乗算すると、 （−１）n+1 Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎｍπ＋ｍπ／ ２＋φ｝ｊ〕 ＝−Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎ（ｍ＋１）π＋３π／ ２＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛π／２＋φ｝ｊ〕 …（７） となり、前述の（６）式と同様となる。そして、前述の
（５），（６）式の関係と同様に、符号変換器４ａ，４
ｂからπ／２の位相差の復調信号Ｉｃｈ，Ｑｃｈが得ら
れることが判る。
ｃを代入し、且つ（−１）n を乗算すると、（５）式が
得られる。又前述の（４）式にｔ＝ｎｍ／２Ｆｃ＋ｍ／
４Ｆｃを代入し、且つ（−１）n+1 を乗算すると、 （−１）n+1 Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎｍπ＋ｍπ／ ２＋φ｝ｊ〕 ＝−Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛ｎ（ｍ＋１）π＋３π／ ２＋φ｝ｊ〕 ＝Ｒｅ〔Ｕ｛ｎｍ／（２Ｆｃ）＋１／ｆｓ｝exp ｛π／２＋φ｝ｊ〕 …（７） となり、前述の（６）式と同様となる。そして、前述の
（５），（６）式の関係と同様に、符号変換器４ａ，４
ｂからπ／２の位相差の復調信号Ｉｃｈ，Ｑｃｈが得ら
れることが判る。
【００２５】図４は本発明の第２の実施例の要部説明図
であり、図１と同一符号は同一部分を示し、第１，第２
の４−１，４−２は符号変換器である。この実施例は、
切替部５により交互に切替えた２系統の信号をそれぞれ
加える第１，第２の符号変換器４−１，４−２を設けた
場合を示し、又発振器３の発振周波数Ｆｓは、前述の実
施例と同様に、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝
４Ｆｃ／（４ｋ＋３）に選定することができる。又符号
変換器４−１，４−２に於いては、図１に於ける場合に
比較し、切替部５により交互に切替えたディジタル信号
が入力されるから、低速で符号変換を行うことができ
る。この場合、２個の符号変換器４−１，４−２を必要
とするが、低速動作の構成で済むから、集積回路化も容
易となり、又ディジタル信号のビット数等によっては経
済的な構成となる。
であり、図１と同一符号は同一部分を示し、第１，第２
の４−１，４−２は符号変換器である。この実施例は、
切替部５により交互に切替えた２系統の信号をそれぞれ
加える第１，第２の符号変換器４−１，４−２を設けた
場合を示し、又発振器３の発振周波数Ｆｓは、前述の実
施例と同様に、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又はＦｓ＝
４Ｆｃ／（４ｋ＋３）に選定することができる。又符号
変換器４−１，４−２に於いては、図１に於ける場合に
比較し、切替部５により交互に切替えたディジタル信号
が入力されるから、低速で符号変換を行うことができ
る。この場合、２個の符号変換器４−１，４−２を必要
とするが、低速動作の構成で済むから、集積回路化も容
易となり、又ディジタル信号のビット数等によっては経
済的な構成となる。
【００２６】図５は本発明の第１の実施例のブロック図
であり、図１に示す構成を具体的な構成とした場合を示
し、１１はバンドパスフィルタ（ＢＰＦ）、１２はＡＤ
変換器（Ａ／Ｄ）、１３は発振器、１４ａ〜１４ｄは符
号変換器を構成する排他的オア回路（ＥＯＲ）、１５
ａ，１５ｂは切替部を構成する第１，第２のフリップフ
ロップ（ＤＦＦ）、１６は分周器である。
であり、図１に示す構成を具体的な構成とした場合を示
し、１１はバンドパスフィルタ（ＢＰＦ）、１２はＡＤ
変換器（Ａ／Ｄ）、１３は発振器、１４ａ〜１４ｄは符
号変換器を構成する排他的オア回路（ＥＯＲ）、１５
ａ，１５ｂは切替部を構成する第１，第２のフリップフ
ロップ（ＤＦＦ）、１６は分周器である。
【００２７】発振器１３の発振周波数Ｆｓは、前述のよ
うに、直交変調信号の搬送波周波数Ｆｃに対して、Ｆｓ
＝４Ｆｃ／（４ｋ＋１）に選定した場合を示し、直交変
調信号が帯域幅Ｂｗのバンドパスフィルタ１１を介して
ＡＤ変換器１２に加えられ、発振器１３からの周波数Ｆ
ｓのタイミング信号によってサンプリングされ、４ビッ
トの補数表現のディジタル信号に変換され、各ビットは
それぞれ排他的オア回路１４ａ〜１４ｄに入力される。
うに、直交変調信号の搬送波周波数Ｆｃに対して、Ｆｓ
＝４Ｆｃ／（４ｋ＋１）に選定した場合を示し、直交変
調信号が帯域幅Ｂｗのバンドパスフィルタ１１を介して
ＡＤ変換器１２に加えられ、発振器１３からの周波数Ｆ
ｓのタイミング信号によってサンプリングされ、４ビッ
トの補数表現のディジタル信号に変換され、各ビットは
それぞれ排他的オア回路１４ａ〜１４ｄに入力される。
【００２８】又分周器１６は、リセット信号ＲＳＴによ
りリセットされ、初期値の０がセットされて、発振器１
３からの周波数Ｆｓの信号を１／４とした分周出力信号
ｆａを排他的オア回路１４ａ〜１４ｄに加え、又１／２
とした分周出力信号ｆｂをフリップフロップ１５ａ，１
５ｂのクロック端子ＣＫに加える。この一方のフリップ
フロップ１５ａは立上りセット、他方のフリップフロッ
プ１５ｂは立下りセットの場合を示し、排他的オア回路
１４ａ〜１４ｄの出力信号の４ビットをセットする。従
って、符号変換器２を構成する排他的オア回路１４ａ〜
１４ｄの出力信号をフリップフロップ１５ａ，１５ｂに
よって交互に切替えて出力することができる。
りリセットされ、初期値の０がセットされて、発振器１
３からの周波数Ｆｓの信号を１／４とした分周出力信号
ｆａを排他的オア回路１４ａ〜１４ｄに加え、又１／２
とした分周出力信号ｆｂをフリップフロップ１５ａ，１
５ｂのクロック端子ＣＫに加える。この一方のフリップ
フロップ１５ａは立上りセット、他方のフリップフロッ
プ１５ｂは立下りセットの場合を示し、排他的オア回路
１４ａ〜１４ｄの出力信号の４ビットをセットする。従
って、符号変換器２を構成する排他的オア回路１４ａ〜
１４ｄの出力信号をフリップフロップ１５ａ，１５ｂに
よって交互に切替えて出力することができる。
【００２９】バンドパスフィルタ１１を介した直交変調
信号を周波数Ｆｓのタイミングでサンプリングして、Ａ
Ｄ変換器１２からａ１，ａ２，ａ３，ａ４，ａ５，ａ
６，ａ７，ａ８，・・・の補数表現のディジタル信号が
順次出力されたとすると、排他的オア回路１４ａ〜１４
ｄに加える分周出力信号ｆａを“１”とすることによ
り、ディジタル信号の符号を反転することができるか
ら、周波数Ｆｓの信号を１／４とした分周出力信号ｆａ
が“０”，“０”，“１”，“１”，“０”，“０”，
“１”，・・・となるから、ａ１，ａ２，−ａ３，−ａ
４，ａ５，ａ６，−ａ７，−ａ８，・・・のように符号
変換を行うことができる。
信号を周波数Ｆｓのタイミングでサンプリングして、Ａ
Ｄ変換器１２からａ１，ａ２，ａ３，ａ４，ａ５，ａ
６，ａ７，ａ８，・・・の補数表現のディジタル信号が
順次出力されたとすると、排他的オア回路１４ａ〜１４
ｄに加える分周出力信号ｆａを“１”とすることによ
り、ディジタル信号の符号を反転することができるか
ら、周波数Ｆｓの信号を１／４とした分周出力信号ｆａ
が“０”，“０”，“１”，“１”，“０”，“０”，
“１”，・・・となるから、ａ１，ａ２，−ａ３，−ａ
４，ａ５，ａ６，−ａ７，−ａ８，・・・のように符号
変換を行うことができる。
【００３０】そして、周波数Ｆｓの信号を１／２にした
分周出力信号ｆｂにより、フリップフロップ１５ａに
は、ａ１，−ａ３，ａ５，−ａ７，・・・がラッチされ
て、Ｉチャネルの復調信号Ｉｃｈとして出力され、フリ
ップフロップ１５ｂには、ａ２，−ａ４，ａ６，−ａ
８，・・・がラッチされて、Ｑチャネルの復調信号Ｑｃ
ｈとして出力される。即ち、排他的オア回路１４ａ〜１
４ｄは、図２に於ける符号変換器４ａ，４ｂにより（−
１）n を乗算した場合と等価の構成を示すことになり、
直交成分の復調信号Ｉｃｈ，Ｑｃｈを得ることができ
る。なお、ディジタル信号のビット数は、前述の４ビッ
トより多くすることも勿論可能である。
分周出力信号ｆｂにより、フリップフロップ１５ａに
は、ａ１，−ａ３，ａ５，−ａ７，・・・がラッチされ
て、Ｉチャネルの復調信号Ｉｃｈとして出力され、フリ
ップフロップ１５ｂには、ａ２，−ａ４，ａ６，−ａ
８，・・・がラッチされて、Ｑチャネルの復調信号Ｑｃ
ｈとして出力される。即ち、排他的オア回路１４ａ〜１
４ｄは、図２に於ける符号変換器４ａ，４ｂにより（−
１）n を乗算した場合と等価の構成を示すことになり、
直交成分の復調信号Ｉｃｈ，Ｑｃｈを得ることができ
る。なお、ディジタル信号のビット数は、前述の４ビッ
トより多くすることも勿論可能である。
【００３１】図６は本発明の第２の実施例のブロック図
であり、図４に示す構成を具体的な構成とした場合を示
し、２１はバンドパスフィルタ（ＢＰＦ）、２２はＡＤ
変換器（Ａ／Ｄ）、２３は発振器、２４ａ〜２４ｆは第
１，第２の符号変換器を構成する排他的オア回路（ＥＯ
Ｒ）、２５ａ，２５ｂは切替部を構成する第１，第２の
フリップフロップ（ＤＦＦ）、２６は分周器、２７はフ
リップフロップ（ＤＦＦ）である。
であり、図４に示す構成を具体的な構成とした場合を示
し、２１はバンドパスフィルタ（ＢＰＦ）、２２はＡＤ
変換器（Ａ／Ｄ）、２３は発振器、２４ａ〜２４ｆは第
１，第２の符号変換器を構成する排他的オア回路（ＥＯ
Ｒ）、２５ａ，２５ｂは切替部を構成する第１，第２の
フリップフロップ（ＤＦＦ）、２６は分周器、２７はフ
リップフロップ（ＤＦＦ）である。
【００３２】フリップフロップ２５ａ，２５ｂが図４の
切替部５に相当し、排他的オア回路２４ａ〜２４ｃが図
４の第１の符号変換器４−１に、又排他的オア回路２４
ｄ〜２４ｆが図４の第２の符号変換器４−２に相当す
る。又発振器２３の発振周波数Ｆｓが、Ｆｓ＝４Ｆｃ／
（４ｋ＋１）に選定された場合は、分周器２６をリセッ
ト信号ＲＳＴでリセットして初期値０がセットされ、又
Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定された場合、分周器
２６をリセット信号ＲＳＴでリセットして初期値１がセ
ットされる。
切替部５に相当し、排他的オア回路２４ａ〜２４ｃが図
４の第１の符号変換器４−１に、又排他的オア回路２４
ｄ〜２４ｆが図４の第２の符号変換器４−２に相当す
る。又発振器２３の発振周波数Ｆｓが、Ｆｓ＝４Ｆｃ／
（４ｋ＋１）に選定された場合は、分周器２６をリセッ
ト信号ＲＳＴでリセットして初期値０がセットされ、又
Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定された場合、分周器
２６をリセット信号ＲＳＴでリセットして初期値１がセ
ットされる。
【００３３】又ＡＤ変換器２２は、バンドパスフィルタ
２１を介した直交変調信号を、周波数Ｆｓでサンプリン
グして、３ビット構成の補数表現のディジタル信号に変
換する場合を示し、この３ビット構成のディジタル信号
を、フリップフロップ２５ａでは、分周器２６の１／２
の分周出力信号ｆｂの立上りでセットし、フリップフロ
ップ２５ｂでは、立下りでセットすることにより、ディ
ジタル信号を交互に２系統に切替える。
２１を介した直交変調信号を、周波数Ｆｓでサンプリン
グして、３ビット構成の補数表現のディジタル信号に変
換する場合を示し、この３ビット構成のディジタル信号
を、フリップフロップ２５ａでは、分周器２６の１／２
の分周出力信号ｆｂの立上りでセットし、フリップフロ
ップ２５ｂでは、立下りでセットすることにより、ディ
ジタル信号を交互に２系統に切替える。
【００３４】又分周器２６の１／４の分周出力信号ｆａ
を排他的オア回路２４ａ〜２４ｃに加え、又フリップフ
ロップ２７によりこの分周出力信号ｆａを１／Ｆｓ遅延
させて排他的オア回路２４ｄ〜２４ｆに加えて、フリッ
プフロップ２５ａ，２５ｂの出力信号位相に合わせ、図
２に於ける（−１）n を乗算する符号変換器４ａ，４ｂ
と等価な動作によって、３ビット構成のディジタル信号
を交互に符号変換を行うことができる。従って、排他的
オア回路２４ａ〜２４ｃから３ビット構成の復調信号Ｉ
ｃｈが出力され、又排他的オア回路２４ｄ〜２４ｆから
３ビット構成の復調信号Ｑｃｈが出力される。
を排他的オア回路２４ａ〜２４ｃに加え、又フリップフ
ロップ２７によりこの分周出力信号ｆａを１／Ｆｓ遅延
させて排他的オア回路２４ｄ〜２４ｆに加えて、フリッ
プフロップ２５ａ，２５ｂの出力信号位相に合わせ、図
２に於ける（−１）n を乗算する符号変換器４ａ，４ｂ
と等価な動作によって、３ビット構成のディジタル信号
を交互に符号変換を行うことができる。従って、排他的
オア回路２４ａ〜２４ｃから３ビット構成の復調信号Ｉ
ｃｈが出力され、又排他的オア回路２４ｄ〜２４ｆから
３ビット構成の復調信号Ｑｃｈが出力される。
【００３５】又Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定した
場合は、分周器２６のリセット信号ＲＳＴによりリセッ
トされて初期値を１とするから、分周出力信号ｆａは、
“０”，“１”，“１”，“０”，“０”，“１”，
“１”，・・・となり、ＡＤ変換器２２の出力信号をａ
１，ａ２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，・・
・とすると、フリップフロップ２５ａ，２５ｂにより切
替えられて、ａ１，ａ３，ａ５，ａ７，・・・が排他的
オア回路２４ａ〜２４ｃに加えられ、又ａ２，ａ４，ａ
６，ａ８，・・・が排他的オア回路２４ｄ〜２４ｆに加
えられる。従って、符号変換されたａ１，−ａ３，ａ
５，−ａ７，・・の復調信号Ｉｃｈと、−ａ２，ａ４，
−ａ６，ａ８，・・・の復調信号Ｑｃｈとが出力され
る。
場合は、分周器２６のリセット信号ＲＳＴによりリセッ
トされて初期値を１とするから、分周出力信号ｆａは、
“０”，“１”，“１”，“０”，“０”，“１”，
“１”，・・・となり、ＡＤ変換器２２の出力信号をａ
１，ａ２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，・・
・とすると、フリップフロップ２５ａ，２５ｂにより切
替えられて、ａ１，ａ３，ａ５，ａ７，・・・が排他的
オア回路２４ａ〜２４ｃに加えられ、又ａ２，ａ４，ａ
６，ａ８，・・・が排他的オア回路２４ｄ〜２４ｆに加
えられる。従って、符号変換されたａ１，−ａ３，ａ
５，−ａ７，・・の復調信号Ｉｃｈと、−ａ２，ａ４，
−ａ６，ａ８，・・・の復調信号Ｑｃｈとが出力され
る。
【００３６】従って、図３に示す場合と同様に、排他的
オア回路２４ａ〜２４ｃに於いては、（−１）n の乗算
を行うことと等価であり、又排他的オア回路２４ｄ〜２
４ｆに於いては、（−１）n+1 の乗算を行うことと等価
であって、それぞれ復調信号Ｉｃｈ，Ｑｃｈを得ること
ができる。
オア回路２４ａ〜２４ｃに於いては、（−１）n の乗算
を行うことと等価であり、又排他的オア回路２４ｄ〜２
４ｆに於いては、（−１）n+1 の乗算を行うことと等価
であって、それぞれ復調信号Ｉｃｈ，Ｑｃｈを得ること
ができる。
【００３７】図７は本発明の第３の実施例のブロック図
であり、３１はバンドパスフィルタ（ＢＰＦ）、３２は
ＡＤ変換器（Ａ／Ｄ）、３３は発振器、３４ａ〜３４ｄ
は符号変換器を構成する排他的オア回路（ＥＯＲ）、３
５ａ，３５ｂは切替部を構成するフリップフロップ（Ｄ
ＦＦ）、３６は分周器、３７は加算器である。この実施
例は、２の補数表現を用いた場合を示し、且つ図１に示
すように、符号変換器の後段にフリップフロップ３５
ａ，３５ｂからなる切替部を配置し、且つ発振器３３の
発振周波数Ｆｓを、直交変調信号の搬送波周波数Ｆｃに
対して、Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定した場合を
示す。
であり、３１はバンドパスフィルタ（ＢＰＦ）、３２は
ＡＤ変換器（Ａ／Ｄ）、３３は発振器、３４ａ〜３４ｄ
は符号変換器を構成する排他的オア回路（ＥＯＲ）、３
５ａ，３５ｂは切替部を構成するフリップフロップ（Ｄ
ＦＦ）、３６は分周器、３７は加算器である。この実施
例は、２の補数表現を用いた場合を示し、且つ図１に示
すように、符号変換器の後段にフリップフロップ３５
ａ，３５ｂからなる切替部を配置し、且つ発振器３３の
発振周波数Ｆｓを、直交変調信号の搬送波周波数Ｆｃに
対して、Ｆｓ＝４Ｆｃ／（４ｋ＋３）に選定した場合を
示す。
【００３８】従って、分周器３６は、リセット信号ＲＳ
Ｔによりリセットして、初期値１をセットするものであ
り、又フリップフロップ３５ａは分周器３６のＦｓ／２
の分周出力信号ｆｂの立下りでセット、フリップフロッ
プ３５ｂは分周出力信号ｆｂの立上りでセットする構成
とし、又分周器３６のＦｓ／４の分周出力信号ｆａを排
他的オア回路３４ａ〜３４ｄの出力信号に加算器３７に
於いて加算し、５ビット構成のディジタル信号としてフ
リップフロップ３５ａ，３５ｂに加える。
Ｔによりリセットして、初期値１をセットするものであ
り、又フリップフロップ３５ａは分周器３６のＦｓ／２
の分周出力信号ｆｂの立下りでセット、フリップフロッ
プ３５ｂは分周出力信号ｆｂの立上りでセットする構成
とし、又分周器３６のＦｓ／４の分周出力信号ｆａを排
他的オア回路３４ａ〜３４ｄの出力信号に加算器３７に
於いて加算し、５ビット構成のディジタル信号としてフ
リップフロップ３５ａ，３５ｂに加える。
【００３９】従って、排他的オア回路３４ａ〜３４ｄか
らなる符号変換器は、図３に示す場合と同様に、復調信
号Ｉｃｈ側のディジタル信号に対しては（−１）n を乗
算して符号変換し、復調信号Ｑｃｈ側のディジタル信号
に対しては（−１）n+1 を乗算して符号変換するものと
等価となり、フリップフロップ３５ａ，３５ｂによって
交互に切替えて復調信号Ｉｃｈ，Ｑｃｈとすることがで
きる。
らなる符号変換器は、図３に示す場合と同様に、復調信
号Ｉｃｈ側のディジタル信号に対しては（−１）n を乗
算して符号変換し、復調信号Ｑｃｈ側のディジタル信号
に対しては（−１）n+1 を乗算して符号変換するものと
等価となり、フリップフロップ３５ａ，３５ｂによって
交互に切替えて復調信号Ｉｃｈ，Ｑｃｈとすることがで
きる。
【００４０】図８は本発明の第４の実施例の要部説明図
であり、図１と同一符号は同一部分を示し、６ａ，６ｂ
はタップ係数可変型フィルタ（ＡＤＦ）、７ａ，７ｂは
タイミング制御部（ＴＣ）である。この実施例は、搬送
波周波数Ｆｃの直交変調信号をＦｓ＝４Ｆｃ／（４ｋ＋
１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係の周波数Ｆ
ｓによりＡＤ変換器３によりサンプリングしてディジタ
ル信号に変換し、符号変換器４により符号を変換し、切
替部５により交互に切替えて出力されるディジタルの復
調信号を、タップ係数可変型フィルタ６ａ，６ｂによっ
て波形整形し、ビットタイミングに合わせた復調信号Ｉ
ｃｈ，Ｑｃｈを出力するものである。
であり、図１と同一符号は同一部分を示し、６ａ，６ｂ
はタップ係数可変型フィルタ（ＡＤＦ）、７ａ，７ｂは
タイミング制御部（ＴＣ）である。この実施例は、搬送
波周波数Ｆｃの直交変調信号をＦｓ＝４Ｆｃ／（４ｋ＋
１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係の周波数Ｆ
ｓによりＡＤ変換器３によりサンプリングしてディジタ
ル信号に変換し、符号変換器４により符号を変換し、切
替部５により交互に切替えて出力されるディジタルの復
調信号を、タップ係数可変型フィルタ６ａ，６ｂによっ
て波形整形し、ビットタイミングに合わせた復調信号Ｉ
ｃｈ，Ｑｃｈを出力するものである。
【００４１】搬送波周波数Ｆｃの直交変調信号をサンプ
リングしてディジタル信号に変換するタイミングは、ビ
ットタイミングと異なるものであるが、ビット周波数Ｒ
ｓとサンプリング周波数ｆｓ＝４Ｆｃ／ｍとの関係は予
め判っており、ビット再生に必要なタイミングは１／Ｒ
ｓの整数倍であるから、タイミング制御部７ａ，７ｂに
よってタップ係数可変型フィルタ６ａ，６ｂのタップ係
数を制御し、識別タイミングに合わせた復調信号Ｉｃ
ｈ，Ｑｃｈを出力するものである。
リングしてディジタル信号に変換するタイミングは、ビ
ットタイミングと異なるものであるが、ビット周波数Ｒ
ｓとサンプリング周波数ｆｓ＝４Ｆｃ／ｍとの関係は予
め判っており、ビット再生に必要なタイミングは１／Ｒ
ｓの整数倍であるから、タイミング制御部７ａ，７ｂに
よってタップ係数可変型フィルタ６ａ，６ｂのタップ係
数を制御し、識別タイミングに合わせた復調信号Ｉｃ
ｈ，Ｑｃｈを出力するものである。
【００４２】図９はタップ係数可変型フィルタの説明図
であり、図８のタップ係数可変型フィルタ６ａ，６ｂの
一例を示し、４１1 〜４１5 ，４２1 〜４２5 はフリッ
プフロップ、４３1 〜４３5 は乗算器、４４1 〜４４5
はタップ係数メモリ（ＲＯＭ）、４５は加算器である。
又Ｄｉｎは切替部５により交互に切替えられて入力され
る入力ディジタル信号、ＣＬＫは入力ディジタル信号の
タイミングを示すクロック信号、ＬＴはフリップフロッ
プ４２1 〜４２5 に対するロードタイミング信号、ＴＡ
Ｄはタップ係数メモリ４４1 〜４４5 に対するタップ係
数アドレス、Ｄｏｕｔは復調信号Ｉｃｈ，Ｑｃｈに相当
する出力ディジタル信号を示す。
であり、図８のタップ係数可変型フィルタ６ａ，６ｂの
一例を示し、４１1 〜４１5 ，４２1 〜４２5 はフリッ
プフロップ、４３1 〜４３5 は乗算器、４４1 〜４４5
はタップ係数メモリ（ＲＯＭ）、４５は加算器である。
又Ｄｉｎは切替部５により交互に切替えられて入力され
る入力ディジタル信号、ＣＬＫは入力ディジタル信号の
タイミングを示すクロック信号、ＬＴはフリップフロッ
プ４２1 〜４２5 に対するロードタイミング信号、ＴＡ
Ｄはタップ係数メモリ４４1 〜４４5 に対するタップ係
数アドレス、Ｄｏｕｔは復調信号Ｉｃｈ，Ｑｃｈに相当
する出力ディジタル信号を示す。
【００４３】タップ係数メモリ４４1 〜４４5 はタップ
係数を格納したリードオンリメモリにより構成され、タ
ップ係数アドレスＴＡＤに従って読出されたタップ係数
が乗算器４３1 〜４３5 に加えられて、フリップフロッ
プ４２1 〜４２5 にラッチされたディジタル信号に乗算
されて、加算器４５によって加算されて出力ディジタル
信号Ｄｏｕｔとなる。このようなタップ係数可変型フィ
ルタは、既に知られた各種の構成を適用できるものであ
り、又タップ数は更に多くすることができるものであ
る。
係数を格納したリードオンリメモリにより構成され、タ
ップ係数アドレスＴＡＤに従って読出されたタップ係数
が乗算器４３1 〜４３5 に加えられて、フリップフロッ
プ４２1 〜４２5 にラッチされたディジタル信号に乗算
されて、加算器４５によって加算されて出力ディジタル
信号Ｄｏｕｔとなる。このようなタップ係数可変型フィ
ルタは、既に知られた各種の構成を適用できるものであ
り、又タップ数は更に多くすることができるものであ
る。
【００４４】図１０は本発明の第４の実施例のタイミン
グ制御部の説明図であり、図８のタイミング制御部７
ａ，７ｂの構成を示す。同図に於いて、５１は加算器、
５２は減算器、５３はセレクタ、５４，５６〜５８はフ
リップフロップ（ＤＦＦ）、５５は比較器、５９はアン
ド回路（ＡＮＤ）、６０はタップ係数メモリ（ＲＯＭ）
である。又フリップフロップのＣＫはクロック端子、Ｑ
は出力端子を示す。
グ制御部の説明図であり、図８のタイミング制御部７
ａ，７ｂの構成を示す。同図に於いて、５１は加算器、
５２は減算器、５３はセレクタ、５４，５６〜５８はフ
リップフロップ（ＤＦＦ）、５５は比較器、５９はアン
ド回路（ＡＮＤ）、６０はタップ係数メモリ（ＲＯＭ）
である。又フリップフロップのＣＫはクロック端子、Ｑ
は出力端子を示す。
【００４５】タップ係数メモリ６０は、図９のタップ係
数可変型フィルタのタップ係数メモリ４４1 〜４４5 に
相当するもので、減算器５２から図９のタップ係数アド
レスＴＡＤが出力され、又フリップフロップ５８から、
図９の乗算器４３1 〜４３5に加えるタップ係数データ
ＴＰＤが出力される。又フリップフロップ５６から図９
のフリップフロップ４２1 〜４２5 に加えるロードタイ
ミング信号ＬＴが出力される。又クロック信号ＣＬＫは
図９のフリップフロップ４１1 〜４１5 に加えるクロッ
ク信号ＣＬＫと同一である。又Ｘ，Ｙは、Ｘ：Ｙ＝１／
Ｒｓ：２／ｆｓの関係に選定する。この場合、４Ｆｃ／
ｍ＝ｆｓの関係のサンプリング周波数よりもビット周波
数Ｒｘは低いものであるから、Ｘ＞Ｙの関係となる。
数可変型フィルタのタップ係数メモリ４４1 〜４４5 に
相当するもので、減算器５２から図９のタップ係数アド
レスＴＡＤが出力され、又フリップフロップ５８から、
図９の乗算器４３1 〜４３5に加えるタップ係数データ
ＴＰＤが出力される。又フリップフロップ５６から図９
のフリップフロップ４２1 〜４２5 に加えるロードタイ
ミング信号ＬＴが出力される。又クロック信号ＣＬＫは
図９のフリップフロップ４１1 〜４１5 に加えるクロッ
ク信号ＣＬＫと同一である。又Ｘ，Ｙは、Ｘ：Ｙ＝１／
Ｒｓ：２／ｆｓの関係に選定する。この場合、４Ｆｃ／
ｍ＝ｆｓの関係のサンプリング周波数よりもビット周波
数Ｒｘは低いものであるから、Ｘ＞Ｙの関係となる。
【００４６】又セレクタ５３はリセット信号＊ＲＳＴに
より初期値を選択し、その後は加算器５１の出力信号を
選択してフリップフロップ５４に加える。又減算器５２
は、フリップフロップ５４の出力信号からアンド回路５
９の出力信号を減算する。又比較器５５は、フリップフ
ロップ５４にラッチ出力信号とＸとを比較し、ラッチ出
力信号が大きくなると“１”を出力する。
より初期値を選択し、その後は加算器５１の出力信号を
選択してフリップフロップ５４に加える。又減算器５２
は、フリップフロップ５４の出力信号からアンド回路５
９の出力信号を減算する。又比較器５５は、フリップフ
ロップ５４にラッチ出力信号とＸとを比較し、ラッチ出
力信号が大きくなると“１”を出力する。
【００４７】セレクタ５３により加算器５１の出力信号
が選択され、その時に比較器５５の出力信号が“０”で
あると、次のクロック信号ＣＬＫのタイミングでは、減
算器５２の出力信号はＹであるから、加算器５１の出力
信号は２Ｙとなる。以下同様にして、クロック信号ＣＬ
Ｋのタイミング毎にＹの累算が行われる。そして、比較
器５５により、ΣＹとＸとの比較が行われ、ΣＹ＞Ｘと
なると、比較出力信号が“１”となり、減算器５２には
アンド回路５９を介してＸが加えられ、減算器５２に於
いてはΣＹ−Ｘの減算が行われる。
が選択され、その時に比較器５５の出力信号が“０”で
あると、次のクロック信号ＣＬＫのタイミングでは、減
算器５２の出力信号はＹであるから、加算器５１の出力
信号は２Ｙとなる。以下同様にして、クロック信号ＣＬ
Ｋのタイミング毎にＹの累算が行われる。そして、比較
器５５により、ΣＹとＸとの比較が行われ、ΣＹ＞Ｘと
なると、比較出力信号が“１”となり、減算器５２には
アンド回路５９を介してＸが加えられ、減算器５２に於
いてはΣＹ−Ｘの減算が行われる。
【００４８】又比較出力信号の“１”をクロック信号Ｃ
ＬＫのタイミングでフリップフロップ５６にラッチし
て、図９のフリップフロップ４２1 〜４２5 に加えるロ
ードタイミング信号ＬＴとし、フリップフロップ４１1
〜４１5 により順次シフトして保持された入力ディジタ
ル信号Ｄｉｎがフリップフロップ４２1 〜４２5 にラッ
チされる。又比較出力信号の“１”をフリップフロップ
５７にラッチし、そのラッチ出力信号をフリップフロッ
プ５８のクロック端子ＣＫに加え、減算器５２の出力信
号をアドレスとしてタップ係数メモリ６０から読出した
タップ係数データをラッチし、図９の乗算器４３1 〜４
３5 に加えるタップ係数データＴＰＤとする。
ＬＫのタイミングでフリップフロップ５６にラッチし
て、図９のフリップフロップ４２1 〜４２5 に加えるロ
ードタイミング信号ＬＴとし、フリップフロップ４１1
〜４１5 により順次シフトして保持された入力ディジタ
ル信号Ｄｉｎがフリップフロップ４２1 〜４２5 にラッ
チされる。又比較出力信号の“１”をフリップフロップ
５７にラッチし、そのラッチ出力信号をフリップフロッ
プ５８のクロック端子ＣＫに加え、減算器５２の出力信
号をアドレスとしてタップ係数メモリ６０から読出した
タップ係数データをラッチし、図９の乗算器４３1 〜４
３5 に加えるタップ係数データＴＰＤとする。
【００４９】又前述のセレクタ５３に加える初期値は、
Ｉチャネル側とＱチャネル側とにおいて、Ｙ／２だけず
れた値とするものである。又ＯＱＰＳＫ（Ｏffset Ｑua
drature Ｐhase Ｓhift Ｋeying ）の場合は、Ｙ／２
＋Ｘ／２だけずれた値とするものである。このような構
成のタイミング制御部７ａ，７ｂによってタップ係数可
変型フィルタ６ａ，６ｂを制御することにより、ビット
周期（１／Ｒｓ）に対応したタイミングのディジタルの
復調信号Ｉｃｈ，Ｑｃｈを出力することができる。
Ｉチャネル側とＱチャネル側とにおいて、Ｙ／２だけず
れた値とするものである。又ＯＱＰＳＫ（Ｏffset Ｑua
drature Ｐhase Ｓhift Ｋeying ）の場合は、Ｙ／２
＋Ｘ／２だけずれた値とするものである。このような構
成のタイミング制御部７ａ，７ｂによってタップ係数可
変型フィルタ６ａ，６ｂを制御することにより、ビット
周期（１／Ｒｓ）に対応したタイミングのディジタルの
復調信号Ｉｃｈ，Ｑｃｈを出力することができる。
【００５０】図１１は本発明の第５の実施例の要部説明
図であり、図８と同一符号は同一部分を示し、７Ａ，７
Ｂはタイミング制御部である。この実施例は、タップ係
数可変型フィルタ６ａ，６ｂからの復調信号Ｉｃｈ，Ｑ
ｃｈの識別を行うと共にビットタイミングを再生するビ
ットタイミング再生回路（図示せず）からタイミング補
正信号ＢＴをタイミング制御部７Ａ，７Ｂに加えて、デ
ィジタルの復調信号Ｉｃｈ，Ｑｃｈを識別タイミングに
合わせるように制御するものである。
図であり、図８と同一符号は同一部分を示し、７Ａ，７
Ｂはタイミング制御部である。この実施例は、タップ係
数可変型フィルタ６ａ，６ｂからの復調信号Ｉｃｈ，Ｑ
ｃｈの識別を行うと共にビットタイミングを再生するビ
ットタイミング再生回路（図示せず）からタイミング補
正信号ＢＴをタイミング制御部７Ａ，７Ｂに加えて、デ
ィジタルの復調信号Ｉｃｈ，Ｑｃｈを識別タイミングに
合わせるように制御するものである。
【００５１】図１２は本発明の第５の実施例のタイミン
グ制御部の説明図であり、図１０と同一符号は同一部分
を示し、６１は加算器である。この加算器６１は、前述
のＸと、図示を省略したビットタイミング再生回路から
のタイミング補正信号ＢＴとを加算して、比較器５５及
びアンド回路５９に加えるものである。
グ制御部の説明図であり、図１０と同一符号は同一部分
を示し、６１は加算器である。この加算器６１は、前述
のＸと、図示を省略したビットタイミング再生回路から
のタイミング補正信号ＢＴとを加算して、比較器５５及
びアンド回路５９に加えるものである。
【００５２】ビットタイミング再生回路からのタイミン
グ補正信号ＢＴが、ビットタイミングを進める場合、−
ＢＴとし、加算器６１によりＸ−ＢＴを出力することに
より、比較器５５の比較出力信号が“１”となるタイミ
ングが速くなり、それによって、タップ係数可変型フィ
ルタ６ａ，６ｂに加えるロードタイミング信号ＬＴが速
くなる。反対に、タイミング補正信号ＢＴを＋ＢＴと
し、加算器６１によりＸ＋ＢＴを出力すると、比較器５
５の比較出力信号が“１”となるタイミングが遅くな
り、それによって、タップ係数可変型フィルタ６ａ，６
ｂに加えるロードタイミング信号ＬＴが遅くなる。
グ補正信号ＢＴが、ビットタイミングを進める場合、−
ＢＴとし、加算器６１によりＸ−ＢＴを出力することに
より、比較器５５の比較出力信号が“１”となるタイミ
ングが速くなり、それによって、タップ係数可変型フィ
ルタ６ａ，６ｂに加えるロードタイミング信号ＬＴが速
くなる。反対に、タイミング補正信号ＢＴを＋ＢＴと
し、加算器６１によりＸ＋ＢＴを出力すると、比較器５
５の比較出力信号が“１”となるタイミングが遅くな
り、それによって、タップ係数可変型フィルタ６ａ，６
ｂに加えるロードタイミング信号ＬＴが遅くなる。
【００５３】従って、ロードタイミング信号ＬＴ及びタ
ップ係数を制御することにより、ビット周期（１／Ｒ
ｓ）に対応した周期で且つビットを識別する為の最適タ
イミングとなるように制御したディジタルの復調信号Ｉ
ｃｈ，Ｑｃｈを出力することができる。
ップ係数を制御することにより、ビット周期（１／Ｒ
ｓ）に対応した周期で且つビットを識別する為の最適タ
イミングとなるように制御したディジタルの復調信号Ｉ
ｃｈ，Ｑｃｈを出力することができる。
【００５４】図１３は本発明の第６の実施例の要部説明
図であり、図１と同一符号は同一部分を示し、１Ａは直
交変調信号帯域をＳｗとした時、Ｓｗ＜Ｂｗの通過帯域
Ｂｗを有する中心周波数可変型バンドパスフィルタ、８
は選択制御部である。
図であり、図１と同一符号は同一部分を示し、１Ａは直
交変調信号帯域をＳｗとした時、Ｓｗ＜Ｂｗの通過帯域
Ｂｗを有する中心周波数可変型バンドパスフィルタ、８
は選択制御部である。
【００５５】この実施例は、選択制御部８によってバン
ドパスフィルタ１Ａの中心周波数を切替えることによ
り、受信周波数を切替えるもので、その場合に於いて
も、発振器３の発振周波数Ｆｓが、受信直交変調信号の
搬送波周波数Ｆｃに対して、Ｆｓ＝４Ｆｃ／（４ｋ＋
１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係に選定され
る状態であれば、前述の各実施例と同様に、ＡＤ変換器
２によりディジタル信号に変換し、符号変換器４により
符号変換し、切替部５により交互に切替えることによっ
て、直交成分の復調信号Ｉｃｈ，Ｑｃｈを得ることがで
きる。又図４に示すように、ＡＤ変換器２により変換さ
れたディジタル信号を切替部５により交互に切替えて２
系統の信号とし、それぞれ符号変換器４−１，４−２に
より符号変換する場合にも適用できる。
ドパスフィルタ１Ａの中心周波数を切替えることによ
り、受信周波数を切替えるもので、その場合に於いて
も、発振器３の発振周波数Ｆｓが、受信直交変調信号の
搬送波周波数Ｆｃに対して、Ｆｓ＝４Ｆｃ／（４ｋ＋
１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係に選定され
る状態であれば、前述の各実施例と同様に、ＡＤ変換器
２によりディジタル信号に変換し、符号変換器４により
符号変換し、切替部５により交互に切替えることによっ
て、直交成分の復調信号Ｉｃｈ，Ｑｃｈを得ることがで
きる。又図４に示すように、ＡＤ変換器２により変換さ
れたディジタル信号を切替部５により交互に切替えて２
系統の信号とし、それぞれ符号変換器４−１，４−２に
より符号変換する場合にも適用できる。
【００５６】図１４は本発明の第６の実施例のチャネル
選択部の要部説明図であり、７１1〜７１3 は中心周波
数がそれぞれ異なるバンドパスフィルタ（ＢＰＦ１〜Ｂ
ＰＦ３）、７２はセレクタ（ＳＥＬ）、７３はＡＤ変換
器（Ａ／Ｄ）、７４は発振器である。Ｆｃ１〜Ｆｃ３の
搬送波周波数の直交変調信号に対して、バンドパスフィ
ルタ７１1 〜７１3 は、それぞれ搬送波周波数Ｆｃ１〜
Ｆｃ３を中心周波数とし、且つＳｗ＞Ｂｗの帯域幅を有
するものである。
選択部の要部説明図であり、７１1〜７１3 は中心周波
数がそれぞれ異なるバンドパスフィルタ（ＢＰＦ１〜Ｂ
ＰＦ３）、７２はセレクタ（ＳＥＬ）、７３はＡＤ変換
器（Ａ／Ｄ）、７４は発振器である。Ｆｃ１〜Ｆｃ３の
搬送波周波数の直交変調信号に対して、バンドパスフィ
ルタ７１1 〜７１3 は、それぞれ搬送波周波数Ｆｃ１〜
Ｆｃ３を中心周波数とし、且つＳｗ＞Ｂｗの帯域幅を有
するものである。
【００５７】選択信号によってセレクタ７２を制御し、
バンドパスフィルタ７１1 〜７１3をＡＤ変換器７３に
対して選択接続することにより、チャネル選択を行うこ
とができる。即ち、図１３に於ける中心周波数可変型バ
ンドパスフィルタ１Ａと選択制御部８とからなるチャネ
ル選択部に相当する構成である。その場合、発振器７４
の発振周波数Ｆｓは、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又は
Ｆｓ＝４Ｆｃ／（４ｋ＋３）の関係を維持できるよう
に、搬送波周波数Ｆｃ１〜Ｆｃ３を選択することにな
る。
バンドパスフィルタ７１1 〜７１3をＡＤ変換器７３に
対して選択接続することにより、チャネル選択を行うこ
とができる。即ち、図１３に於ける中心周波数可変型バ
ンドパスフィルタ１Ａと選択制御部８とからなるチャネ
ル選択部に相当する構成である。その場合、発振器７４
の発振周波数Ｆｓは、Ｆｓ＝４Ｆｃ／（４ｋ＋１）又は
Ｆｓ＝４Ｆｃ／（４ｋ＋３）の関係を維持できるよう
に、搬送波周波数Ｆｃ１〜Ｆｃ３を選択することにな
る。
【００５８】例えば、４（Ｆｃ１）／９，４（Ｆｃ２）
／１７，４（Ｆｃ３）／２５の関係の搬送波周波数の場
合、即ち、Ｆｃ１＝Ｆｓ９／４＝２．２５Ｆｓ，Ｆｃ２
＝Ｆｓ１７／４＝４．２５Ｆｓ，Ｆｃ３＝Ｆｓ２５／４
＝６．２５Ｆｓの関係となり、発振器７４の発振周波数
Ｆｓを固定とし、セレクタ７２を制御することによっ
て、搬送波周波数Ｆｃ１〜Ｆｃ３の直交変調信号を選択
して受信し、ＡＤ変換器７３によってディジタル信号に
変換し、前述の実施例と同様に符号変換してから交互に
切替えるか、又は交互に切替えた後に、符号変換するこ
とにより、直交成分の復調信号を得ることができる。な
お、前述の関係を更に延長して、Ｆｃ４＝Ｆｓ３３／
４，Ｆｃ５＝Ｆｓ４１／４，のように選定することも可
能である。
／１７，４（Ｆｃ３）／２５の関係の搬送波周波数の場
合、即ち、Ｆｃ１＝Ｆｓ９／４＝２．２５Ｆｓ，Ｆｃ２
＝Ｆｓ１７／４＝４．２５Ｆｓ，Ｆｃ３＝Ｆｓ２５／４
＝６．２５Ｆｓの関係となり、発振器７４の発振周波数
Ｆｓを固定とし、セレクタ７２を制御することによっ
て、搬送波周波数Ｆｃ１〜Ｆｃ３の直交変調信号を選択
して受信し、ＡＤ変換器７３によってディジタル信号に
変換し、前述の実施例と同様に符号変換してから交互に
切替えるか、又は交互に切替えた後に、符号変換するこ
とにより、直交成分の復調信号を得ることができる。な
お、前述の関係を更に延長して、Ｆｃ４＝Ｆｓ３３／
４，Ｆｃ５＝Ｆｓ４１／４，のように選定することも可
能である。
【００５９】本発明は前述の各実施例にのみ限定される
ものではなく、種々付加変更し得るものであり、例え
ば、発振器の発振周波数Ｆｓを分周して所望のサンプリ
ング・タイミング信号とすることも可能であり、又符号
変換器は、符号付き演算回路と同様な処理によって符号
変換を行う構成とすることも可能である。
ものではなく、種々付加変更し得るものであり、例え
ば、発振器の発振周波数Ｆｓを分周して所望のサンプリ
ング・タイミング信号とすることも可能であり、又符号
変換器は、符号付き演算回路と同様な処理によって符号
変換を行う構成とすることも可能である。
【００６０】
【発明の効果】以上説明したように、本発明は、無線通
信システムや有線通信システムに於ける受信信号又は周
波数変換した中間周波信号の搬送波周波数Ｆｃに対し
て、発振器３の発振周波数Ｆｓを、Ｆｓ＝４Ｆｃ／（４
ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係に選定
し、この周波数ＦｓによってＡＤ変換器２に於いてサン
プリングしてディジタル信号に変換し、符号変換器４に
より符号変換して切替部５により２系統の信号に分配す
るか、又は切替部５により２系統の信号に分配してから
符号変換器により符号変換することによって、直交成分
の復調信号Ｉｃｈ，Ｑｃｈを得ることができるものであ
り、バンドパスフィルタ１の後段は総てディジタル回路
により構成することができる。
信システムや有線通信システムに於ける受信信号又は周
波数変換した中間周波信号の搬送波周波数Ｆｃに対し
て、発振器３の発振周波数Ｆｓを、Ｆｓ＝４Ｆｃ／（４
ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の関係に選定
し、この周波数ＦｓによってＡＤ変換器２に於いてサン
プリングしてディジタル信号に変換し、符号変換器４に
より符号変換して切替部５により２系統の信号に分配す
るか、又は切替部５により２系統の信号に分配してから
符号変換器により符号変換することによって、直交成分
の復調信号Ｉｃｈ，Ｑｃｈを得ることができるものであ
り、バンドパスフィルタ１の後段は総てディジタル回路
により構成することができる。
【００６１】従って、動作の安定化を図ることができる
と共に集積回路化も容易となる。又ＡＤ変換器２は１個
で済み、且つ発振器３は固定発振器とすることができる
と共に、準同期検波方式のように、ビット周期の発振器
を設ける必要がなく、従来例に比較して回路規模を著し
く縮小することが可能となる利点がある。
と共に集積回路化も容易となる。又ＡＤ変換器２は１個
で済み、且つ発振器３は固定発振器とすることができる
と共に、準同期検波方式のように、ビット周期の発振器
を設ける必要がなく、従来例に比較して回路規模を著し
く縮小することが可能となる利点がある。
【００６２】又直交成分の復調信号をタップ係数可変型
フィルタに加えて、サンプリング周期とビット周期との
関係を補正して、識別誤りが生じないようなタイミング
で復調信号Ｉｃｈ，Ｑｃｈを出力できる利点がある。更
に、ビットタイミング再生回路からのタイミング補正信
号を利用すると、一層安定な復調回路を実現できる利点
がある。又直交変調信号の搬送波周波数Ｆｃと発振器３
の発振周波数Ｆｓとが、前述のように奇数比の関係を維
持できる場合は、バンドパスフィルタ１の中心周波数を
切替えることにより、簡単にチャネル切替えの構成を実
現できる利点がある。
フィルタに加えて、サンプリング周期とビット周期との
関係を補正して、識別誤りが生じないようなタイミング
で復調信号Ｉｃｈ，Ｑｃｈを出力できる利点がある。更
に、ビットタイミング再生回路からのタイミング補正信
号を利用すると、一層安定な復調回路を実現できる利点
がある。又直交変調信号の搬送波周波数Ｆｃと発振器３
の発振周波数Ｆｓとが、前述のように奇数比の関係を維
持できる場合は、バンドパスフィルタ１の中心周波数を
切替えることにより、簡単にチャネル切替えの構成を実
現できる利点がある。
【図１】本発明の第１の実施例の要部説明図である。
【図２】本発明の第１の実施例の第１の等価回路であ
る。
る。
【図３】本発明の第１の実施例の第２の等価回路であ
る。
る。
【図４】本発明の第２の実施例の要部説明図である。
【図５】本発明の第１の実施例のブロック図である。
【図６】本発明の第２の実施例のブロック図である。
【図７】本発明の第３の実施例のブロック図である。
【図８】本発明の第４の実施例の要部説明図である。
【図９】タップ係数可変型フィルタの説明図である。
【図１０】本発明の第４の実施例のタイミング制御部の
説明図である。
説明図である。
【図１１】本発明の第５の実施例の要部説明図である。
【図１２】本発明の第５の実施例のタイミング制御部の
説明図である。
説明図である。
【図１３】本発明の第６の実施例の要部説明図である。
【図１４】本発明の第６の実施例のチャネル選択部の説
明図である。
明図である。
【図１５】従来例の説明図である。
１ バンドパスフィルタ（ＢＰＦ） ２ ＡＤ変換器（Ａ／Ｄ） ３ 発振器 ４ 符号変換器 ５ 切替部
Claims (7)
- 【請求項１】 搬送波周波数Ｆｃの直交変調信号を入力
するバンドパスフィルタと、 該バンドパスフィルタの出力信号をディジタル信号に変
換するＡＤ変換器と、 該ＡＤ変換器の変換タイミングを与える為の周波数Ｆｓ
の信号を出力する発振器と、 前記ＡＤ変換器の出力信号の符号を変換する符号変換器
と、 該符号変換器の出力信号を交互に２系統の信号に切替え
て、直交成分の復調信号を出力する切替部とを有し、 前記搬送波周波数Ｆｃと前記発振器の発振周波数Ｆｓと
を、 Ｆｓ＝４Ｆｃ／（４ｋ＋１）（但し、ｋ＝自然数） 又は Ｆｓ＝４Ｆｃ／（４ｋ＋３）（但し、ｋ＝自然数） の関係に選定したことを特徴とする復調回路。 - 【請求項２】 前記ＡＤ変換器に前記切替部を接続し、
該切替部により前記ＡＤ変換器の出力信号を交互に２系
統の信号とし、該２系統の信号に対してそれぞれ符号変
換する第１，第２の符号変換器を接続したことを特徴と
する請求項１記載の復調回路。 - 【請求項３】 搬送波周波数Ｆｃの直交変調信号を入力
するバンドパスフィルタと、 該バンドパスフィルタの出力信号を補数表現のディジタ
ル信号に変換するＡＤ変換器と、 該ＡＤ変換器の変換タイミングを与える為の周波数Ｆｓ
の信号を出力する発振器と、 前記ＡＤ変換器の補数表現の出力信号と前記発振器の出
力信号を１／４に分周した信号とを加えて符号を変換す
る排他的オア回路からなる符号変換器と、 該符号変換器の出力信号を前記発振器の出力信号を１／
２に分周した信号の立上りと立下りとのタイミングでそ
れぞれラッチする第１，第２のフリップフロップからな
る切替部とを有し、 前記搬送波周波数Ｆｃと前記発振器の発振周波数Ｆｓと
を、 Ｆｓ＝４Ｆｃ／（４ｋ＋１）（但し、ｋ＝自然数） の関係に選定したことを特徴とする復調回路。 - 【請求項４】 搬送波周波数Ｆｃの直交変調信号を入力
するバンドパスフィルタと、 該バンドパスフィルタの出力信号を補数表現のディジタ
ル信号に変換するＡＤ変換器と、 該ＡＤ変換器の変換タイミングを与える為の周波数Ｆｓ
の信号を出力する発振器と、 該発振器の出力信号を１／２に分周した信号の立上りと
立下りとのタイミングで前記ＡＤ変換器の出力信号をそ
れぞれラッチする第１，第２のフリップフロップからな
る切替部と、 該切替部の前記第１，第２のフリップフロップの出力信
号と、前記発振器の出力信号を１／４に分周した信号と
を加えて符号を変換する第１，第２の排他的オア回路か
らなる符号変換器とを有し、 前記搬送波周波数Ｆｃと前記発振器の発振周波数Ｆｓと
を、 Ｆｓ＝４Ｆｃ／（４ｋ＋１）（但し、ｋ＝自然数） 又は Ｆｓ＝４Ｆｃ／（４ｋ＋３）（但し、ｋ＝自然数） の関係に選定したことを特徴とする復調回路。 - 【請求項５】 前記切替部により交互に切替えて出力さ
れた２系統の信号を加えるタップ係数可変型フィルタ
と、該タップ係数可変型フィルタを制御するタイミング
制御部とを有し、該タイミング制御部は、前記ＡＤ変換
器に於ける変換周期とビット周期との比に対応して前記
タップ係数可変型フィルタのタップ係数及び出力タイミ
ングを制御する構成を有することを特徴とする請求項１
乃至４の何れか１項記載の復調回路。 - 【請求項６】 前記切替部により交互に切替えて出力さ
れた２系統の信号を加えるタップ係数可変型フィルタ
と、該タップ係数可変型フィルタを制御するタイミング
制御部とを有し、該タイミング制御部は、前記ＡＤ変換
器に於ける変換周期とビット周期との比に対応し、且つ
ビットタイミング再生回路からのタイミング補正信号に
従って、前記タップ係数可変型フィルタのタップ係数及
び出力タイミングを制御する構成を有することを特徴と
する請求項１乃至４の何れか１項記載の復調回路。 - 【請求項７】 それぞれ搬送波周波数を中心周波数と
し、該中心周波数を切替えると共に、前記発振器の発振
周波数Ｆｓと前記搬送波周波数Ｆｃとが、前記Ｆｓ＝４
Ｆｃ／（４ｋ＋１）又はＦｓ＝４Ｆｃ／（４ｋ＋３）の
関係を維持するように選定されたバンドパスフィルタを
設けたことを特徴とする請求項１乃至６の何れか１項記
載の復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30782295A JP3643993B2 (ja) | 1995-11-27 | 1995-11-27 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30782295A JP3643993B2 (ja) | 1995-11-27 | 1995-11-27 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149091A true JPH09149091A (ja) | 1997-06-06 |
| JP3643993B2 JP3643993B2 (ja) | 2005-04-27 |
Family
ID=17973630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30782295A Expired - Fee Related JP3643993B2 (ja) | 1995-11-27 | 1995-11-27 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643993B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023751A1 (ja) * | 2002-09-05 | 2004-03-18 | Sony Corporation | 復調回路と受信装置 |
| JP2007124329A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | 復調装置 |
| JP2009537080A (ja) * | 2006-03-03 | 2009-10-22 | エヌエックスピー ビー ヴィ | 直角位相サンプリング用クロック信号発生方法及び装置 |
| JP2015527005A (ja) * | 2012-08-16 | 2015-09-10 | マイクロチップ テクノロジー ジャーマニー ツー ゲーエムベーハー ウント コンパニー カーゲー | 雑音に対するロバスト性を有する容量センサシステムのための信号処理 |
-
1995
- 1995-11-27 JP JP30782295A patent/JP3643993B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023751A1 (ja) * | 2002-09-05 | 2004-03-18 | Sony Corporation | 復調回路と受信装置 |
| US7190216B2 (en) | 2002-09-05 | 2007-03-13 | Sony Corporation | Demodulation circuit and receiving set |
| JP2007124329A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | 復調装置 |
| JP2009537080A (ja) * | 2006-03-03 | 2009-10-22 | エヌエックスピー ビー ヴィ | 直角位相サンプリング用クロック信号発生方法及び装置 |
| JP2015527005A (ja) * | 2012-08-16 | 2015-09-10 | マイクロチップ テクノロジー ジャーマニー ツー ゲーエムベーハー ウント コンパニー カーゲー | 雑音に対するロバスト性を有する容量センサシステムのための信号処理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3643993B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
| JPH0983588A (ja) | 復調器及び変復調システム及び復調方法 | |
| JPH07321862A (ja) | ディジタル変調波復調装置 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| AU660878B2 (en) | Differential detection demodulator | |
| JPH0750700A (ja) | 搬送波再生回路 | |
| JP2000049882A (ja) | クロック同期回路 | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| WO1994026050A1 (en) | π/4 SHIFT DQPSK MODULATOR | |
| JPH09149091A (ja) | 復調回路 | |
| JP3362427B2 (ja) | 直交検波器 | |
| WO2001026316A1 (fr) | Demodulateur utilise pour traiter un signal numerique | |
| JP3350068B2 (ja) | デジタル変調波の復調装置 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP3152358B2 (ja) | 周波数制御回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH0541718A (ja) | デジタル変調波の復調装置 | |
| JPH02117247A (ja) | 位相変調波のディジタル復調回路 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH0637742A (ja) | クロック再生回路 | |
| JPH0646096A (ja) | デジタル復調器 | |
| JP2927052B2 (ja) | 搬送波信号再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |