JPH0915272A - 電圧測定回路 - Google Patents
電圧測定回路Info
- Publication number
- JPH0915272A JPH0915272A JP18796295A JP18796295A JPH0915272A JP H0915272 A JPH0915272 A JP H0915272A JP 18796295 A JP18796295 A JP 18796295A JP 18796295 A JP18796295 A JP 18796295A JP H0915272 A JPH0915272 A JP H0915272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- resolution
- differential amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 18
- 238000005259 measurement Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 27
- 239000000872 buffer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器固有の分解能よりも高い分解能
で電圧を測定する。 【構成】 Ａ／Ｄ変換器21は、被測定電圧Ｖｘを所定の
電圧単位で変換して第１の変換値を出力する。Ｄ／Ａ変
換器23は、第１の変換値を変換して差動増幅回路10に与
える。差動増幅回路１０は、被測定電圧Ｖｘ及び第１の
電圧の差分を所定増幅率で増幅して第２の電圧を出力す
る。Ａ／Ｄ変換器22は、第２の電圧を変換して第２の変
換値を出力する。制御部24は、第１及び第２の変換値と
上記所定増幅率とに基づいて被測定電圧Ｖｘに相当する
ディジタル値を演算する。
で電圧を測定する。 【構成】 Ａ／Ｄ変換器21は、被測定電圧Ｖｘを所定の
電圧単位で変換して第１の変換値を出力する。Ｄ／Ａ変
換器23は、第１の変換値を変換して差動増幅回路10に与
える。差動増幅回路１０は、被測定電圧Ｖｘ及び第１の
電圧の差分を所定増幅率で増幅して第２の電圧を出力す
る。Ａ／Ｄ変換器22は、第２の電圧を変換して第２の変
換値を出力する。制御部24は、第１及び第２の変換値と
上記所定増幅率とに基づいて被測定電圧Ｖｘに相当する
ディジタル値を演算する。
Description
【０００１】
【産業上の利用分野】本発明は、電圧をディジタル値に
変換して測定する電圧測定回路に関する。
変換して測定する電圧測定回路に関する。
【０００２】
【従来の技術】従来、電圧をディジタル値で測定する際
には、必要とする分解能（ビット幅）を有するＡ／Ｄ変
換器を用いるのが普通である。
には、必要とする分解能（ビット幅）を有するＡ／Ｄ変
換器を用いるのが普通である。
【０００３】
【発明が解決しようとする課題】したがって、手持ちの
Ａ／Ｄ変換器の分解能が所望の分解能に満たない場合に
は、分解能のより高いＡ／Ｄ変換器を入手しなくてはな
らない。本発明は、このような事情に基づいてなされた
もので、その目的は、所定分解能のＡ／Ｄ変換器を用い
て、被測定電圧に相当するディジタル値を上記所定分解
能よりも高い分解能で求める電圧測定回路を提供するこ
とにある。
Ａ／Ｄ変換器の分解能が所望の分解能に満たない場合に
は、分解能のより高いＡ／Ｄ変換器を入手しなくてはな
らない。本発明は、このような事情に基づいてなされた
もので、その目的は、所定分解能のＡ／Ｄ変換器を用い
て、被測定電圧に相当するディジタル値を上記所定分解
能よりも高い分解能で求める電圧測定回路を提供するこ
とにある。
【０００４】
【課題を解決するための手段】本発明の電圧測定回路
は、被測定電圧を入力するための入力端子と、前記入力
端子に印加された被測定電圧を第１の分解能に従って変
換する第１のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器
が出力する変換値を前記第１の分解能に従って変換する
Ｄ／Ａ変換器と、前記入力端子に印加された被測定電圧
及び前記Ｄ／Ａ変換器の出力電圧を差動入力として所定
の増幅率で増幅する差動増幅回路と、前記差動増幅回路
の出力電圧を第２の分解能に従って変換する第２のＡ／
Ｄ変換器と、前記第１のＡ／Ｄ変換器から出力される第
１の変換値と、前記第２のＡ／Ｄ変換器から出力される
第２の変換値と、前記差動増幅回路の所定の増幅率とに
基づいて前記被測定電圧に対応するディジタル値を算出
する演算手段とを有することを特徴としている。
は、被測定電圧を入力するための入力端子と、前記入力
端子に印加された被測定電圧を第１の分解能に従って変
換する第１のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器
が出力する変換値を前記第１の分解能に従って変換する
Ｄ／Ａ変換器と、前記入力端子に印加された被測定電圧
及び前記Ｄ／Ａ変換器の出力電圧を差動入力として所定
の増幅率で増幅する差動増幅回路と、前記差動増幅回路
の出力電圧を第２の分解能に従って変換する第２のＡ／
Ｄ変換器と、前記第１のＡ／Ｄ変換器から出力される第
１の変換値と、前記第２のＡ／Ｄ変換器から出力される
第２の変換値と、前記差動増幅回路の所定の増幅率とに
基づいて前記被測定電圧に対応するディジタル値を算出
する演算手段とを有することを特徴としている。
【０００５】また、本発明は、上記第１のＡ／Ｄ変換
器、第２のＡ／Ｄ変換器、及びＤ／Ａ変換器が１つのワ
ンチップマイクロコンピュータに内蔵されていることを
特徴としている。
器、第２のＡ／Ｄ変換器、及びＤ／Ａ変換器が１つのワ
ンチップマイクロコンピュータに内蔵されていることを
特徴としている。
【０００６】
【作用】第１のＡ／Ｄ変換器は、被測定電圧を第１の分
解能に基づいて決定される所定の電圧単位で変換して第
１の変換値を出力する。Ｄ／Ａ変換器は、上記第１の変
換値を第１の分解能に基づいて変換して第１の電圧とし
て差動増幅回路に与える。差動増幅回路は、被測定電圧
及び上記第１の電圧を差動入力として所定の増幅率で増
幅して第２の電圧を出力する。第２のＡ／Ｄ変換器は、
上記所定の電圧単位を下回る電圧値に相当する上記第２
の電圧を第２の分解能に基づいて第２の変換値を出力す
る。演算手段は、第１の変換値、第２の変換値及び差動
増幅回路の増幅率から被測定電圧の値を演算することに
より、第１のＡ／Ｄ変換器の第１の分解能よりも高い分
解能で上記被測定電圧に相当するディジタル値を求め
る。
解能に基づいて決定される所定の電圧単位で変換して第
１の変換値を出力する。Ｄ／Ａ変換器は、上記第１の変
換値を第１の分解能に基づいて変換して第１の電圧とし
て差動増幅回路に与える。差動増幅回路は、被測定電圧
及び上記第１の電圧を差動入力として所定の増幅率で増
幅して第２の電圧を出力する。第２のＡ／Ｄ変換器は、
上記所定の電圧単位を下回る電圧値に相当する上記第２
の電圧を第２の分解能に基づいて第２の変換値を出力す
る。演算手段は、第１の変換値、第２の変換値及び差動
増幅回路の増幅率から被測定電圧の値を演算することに
より、第１のＡ／Ｄ変換器の第１の分解能よりも高い分
解能で上記被測定電圧に相当するディジタル値を求め
る。
【０００７】また、上記第１のＡ／Ｄ変換器、第２のＡ
／Ｄ変換器、及びＤ／Ａ変換器が１つのワンチップマイ
クロコンピュータに内蔵されている場合には、部品点数
を増やすことなく電圧測定回路を構成することができ
る。
／Ｄ変換器、及びＤ／Ａ変換器が１つのワンチップマイ
クロコンピュータに内蔵されている場合には、部品点数
を増やすことなく電圧測定回路を構成することができ
る。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の電圧測定回路の一実施例を示す回
路図であり、図２は、動作フローチャートであり、図３
は、差動増幅回路の特性図である。
る。図１は、本発明の電圧測定回路の一実施例を示す回
路図であり、図２は、動作フローチャートであり、図３
は、差動増幅回路の特性図である。
【０００９】端子ｔｘ，ｔｘは、測定する被測定電圧Ｖ
ｘを入力するための入力端子である。 オペアンプＮ
１，Ｎ２は、それぞれ正負対称の電圧+Vcc，-Vccが電源
として供給されており、出力端子が反転入力端子に接続
されて高入力インピーダンスのバッファ回路を構成して
いる。
ｘを入力するための入力端子である。 オペアンプＮ
１，Ｎ２は、それぞれ正負対称の電圧+Vcc，-Vccが電源
として供給されており、出力端子が反転入力端子に接続
されて高入力インピーダンスのバッファ回路を構成して
いる。
【００１０】図中二点鎖線で示す差動増幅回路１０は、
動作電源として電圧Ｖｐが供給されるオペアンプＮ３、
入力抵抗Ｒ１，Ｒ３，Ｒ４、及び帰還抵抗Ｒ２によって
構成されている。Ｃ１〜Ｃ４は、ノイズ防止用コンデン
サである。ここで、上記差動増幅回路１０の抵抗値がＲ
１＝Ｒ３，Ｒ２＝Ｒ４という関係に設定されていれば、
入出力特性及び増幅率は、それぞれ（１）式及び（２）
式で示される。
動作電源として電圧Ｖｐが供給されるオペアンプＮ３、
入力抵抗Ｒ１，Ｒ３，Ｒ４、及び帰還抵抗Ｒ２によって
構成されている。Ｃ１〜Ｃ４は、ノイズ防止用コンデン
サである。ここで、上記差動増幅回路１０の抵抗値がＲ
１＝Ｒ３，Ｒ２＝Ｒ４という関係に設定されていれば、
入出力特性及び増幅率は、それぞれ（１）式及び（２）
式で示される。
【数１】 （Ｅｏ：出力電圧、Ｅi1：非反転入力電圧、Ｅi2：反転
入力電圧）
入力電圧）
【数２】 （Ａ：増幅率）
【００１１】図中一点鎖線で示すワンチップマイクロコ
ンピュータ２０は、それぞれアナログ入力端子ｔ１，ｔ
２に接続された第１のＡ／Ｄ変換器２１及び第２のＡ／
Ｄ変換器２２と、アナログ出力端子ｔ３に接続されたＤ
／Ａ変換器２３と、これら各部を制御するとともに、後
述する演算動作を実行する制御手段２４とを内蔵してい
る。上記制御手段２４は、ＣＰＵ、制御プログラムを内
蔵するＲＯＭ及びデータを記憶保持するＲＡＭを含む記
憶手段、各部とのデータ及び制御指令の授受を行う周辺
Ｉ／Ｆ素子等を含むものである。Ａ／Ｄ変換器２１，２
２、Ｄ／Ａ変換器２３、制御手段２４は、互いにデータ
バスＤＢ、コントロールバスＣＢによって接続されてい
る。
ンピュータ２０は、それぞれアナログ入力端子ｔ１，ｔ
２に接続された第１のＡ／Ｄ変換器２１及び第２のＡ／
Ｄ変換器２２と、アナログ出力端子ｔ３に接続されたＤ
／Ａ変換器２３と、これら各部を制御するとともに、後
述する演算動作を実行する制御手段２４とを内蔵してい
る。上記制御手段２４は、ＣＰＵ、制御プログラムを内
蔵するＲＯＭ及びデータを記憶保持するＲＡＭを含む記
憶手段、各部とのデータ及び制御指令の授受を行う周辺
Ｉ／Ｆ素子等を含むものである。Ａ／Ｄ変換器２１，２
２、Ｄ／Ａ変換器２３、制御手段２４は、互いにデータ
バスＤＢ、コントロールバスＣＢによって接続されてい
る。
【００１２】なお、本実施例では、Ａ／Ｄ変換器２１，
２２及びＤ／Ａ変換器２３の分解能（ビット幅）Ｗｂを
８ビットとする。また、Ａ／Ｄ変換器２１，２２及びＤ
／Ａ変換器２３の動作電圧を０Ｖ及び５Ｖとする。すな
わち、Ａ／Ｄ変換器２１，２２の入力レンジは０Ｖ〜５
Ｖであり、Ｄ／Ａ変換器２３の出力レンジは０Ｖ〜５Ｖ
となる。したがって、上記Ａ／Ｄ変換器２１，２２及び
Ｄ／Ａ変換器２３は、その動作電圧及び分解能で決定さ
れる単位電圧ΔＶでＡ／Ｄ変換及びＤ／Ａ変換を行う。
ここで、単位電圧ΔＶは、５Ｖ／２５６ビット＝19.53m
V/ビットとなる。
２２及びＤ／Ａ変換器２３の分解能（ビット幅）Ｗｂを
８ビットとする。また、Ａ／Ｄ変換器２１，２２及びＤ
／Ａ変換器２３の動作電圧を０Ｖ及び５Ｖとする。すな
わち、Ａ／Ｄ変換器２１，２２の入力レンジは０Ｖ〜５
Ｖであり、Ｄ／Ａ変換器２３の出力レンジは０Ｖ〜５Ｖ
となる。したがって、上記Ａ／Ｄ変換器２１，２２及び
Ｄ／Ａ変換器２３は、その動作電圧及び分解能で決定さ
れる単位電圧ΔＶでＡ／Ｄ変換及びＤ／Ａ変換を行う。
ここで、単位電圧ΔＶは、５Ｖ／２５６ビット＝19.53m
V/ビットとなる。
【００１３】上記構成によれば、被測定電圧Ｖｘは、バ
ッファＮ１を経て、ワンチップマイクロコンピュータ２
０のアナログ入力端子ｔ１を通過してＡ／Ｄ変換器２１
に供給されるとともに、差動増幅回路１０の非反転入力
端子に供給される。一方、ワンチップマイクロコンピュ
ータ２０のＤ／Ａ変換器２３の出力電圧は、出力端子ｔ
３を通過してバッファＮ２を介して差動増幅回路２０の
反転入力端子に供給される。差動増幅回路１０は、上記
両バッファＮ１，Ｎ２の出力電圧の差分に基づいて所定
の増幅率分増幅した電圧をワンチップマイクロコンピュ
ータ２０のアナログ入力端子ｔ２を介してＡ／Ｄ変換器
２２に与える。
ッファＮ１を経て、ワンチップマイクロコンピュータ２
０のアナログ入力端子ｔ１を通過してＡ／Ｄ変換器２１
に供給されるとともに、差動増幅回路１０の非反転入力
端子に供給される。一方、ワンチップマイクロコンピュ
ータ２０のＤ／Ａ変換器２３の出力電圧は、出力端子ｔ
３を通過してバッファＮ２を介して差動増幅回路２０の
反転入力端子に供給される。差動増幅回路１０は、上記
両バッファＮ１，Ｎ２の出力電圧の差分に基づいて所定
の増幅率分増幅した電圧をワンチップマイクロコンピュ
ータ２０のアナログ入力端子ｔ２を介してＡ／Ｄ変換器
２２に与える。
【００１４】次に、図１の回路図及び図２のフローチャ
ートを参照して電圧測定回路の動作について説明する。
入力端子ｔｘ，ｔｘには、被測定電圧Ｖｘが印加されて
いるものとする。まず、制御部２４は、バッファＮ１か
ら出力される被測定電圧Ｖｘをアナログ入力端子ｔ１経
由で入力しているＡ／Ｄ変換器２１にＡ／Ｄ変換動作の
開始をコントロールバスＣＢを介して指令する（ステッ
プＳ１）。
ートを参照して電圧測定回路の動作について説明する。
入力端子ｔｘ，ｔｘには、被測定電圧Ｖｘが印加されて
いるものとする。まず、制御部２４は、バッファＮ１か
ら出力される被測定電圧Ｖｘをアナログ入力端子ｔ１経
由で入力しているＡ／Ｄ変換器２１にＡ／Ｄ変換動作の
開始をコントロールバスＣＢを介して指令する（ステッ
プＳ１）。
【００１５】制御部２４は、上記Ａ／Ｄ変換器２１によ
るＡ／Ｄ変換動作が終了すると、Ａ／Ｄ変換器２１から
出力される第１の変換値ｄ１を記憶手段に保持する（ス
テップＳ２）。
るＡ／Ｄ変換動作が終了すると、Ａ／Ｄ変換器２１から
出力される第１の変換値ｄ１を記憶手段に保持する（ス
テップＳ２）。
【００１６】この際、Ａ／Ｄ変換器２１は、前述した単
位電圧ΔＶ（19.53mV/ビット）で変換を行う。したがっ
て、上記電圧単位を下回る量子化誤差に相当する誤差電
圧Ｖｅは切り捨てられる。
位電圧ΔＶ（19.53mV/ビット）で変換を行う。したがっ
て、上記電圧単位を下回る量子化誤差に相当する誤差電
圧Ｖｅは切り捨てられる。
【００１７】次に、制御部２４は、上記第１の変換値ｄ
１をＤ／Ａ変換器２３にデータバスＤＢを介して供給す
るとともに、上記Ｄ／Ａ変換器２３に対してＤ／Ａ変換
動作の開始を指令する（ステップＳ３）。
１をＤ／Ａ変換器２３にデータバスＤＢを介して供給す
るとともに、上記Ｄ／Ａ変換器２３に対してＤ／Ａ変換
動作の開始を指令する（ステップＳ３）。
【００１８】したがって、Ｄ／Ａ変換器２３は、前述し
た単位電圧ΔＶでＤ／Ａ変換を行って生成したアナログ
電圧Ｖa1をアナログ出力端子ｔ３から出力する（ステッ
プＳ４）。
た単位電圧ΔＶでＤ／Ａ変換を行って生成したアナログ
電圧Ｖa1をアナログ出力端子ｔ３から出力する（ステッ
プＳ４）。
【００１９】このアナログ電圧Ｖa1は、バッファＮ２を
介して差動増幅回路１０の反転入力端子に供給される。
このとき、差動増幅回路１０の非反転入力端子には、バ
ッファＮ１を介して被測定電圧Ｖｘが供給されている。
介して差動増幅回路１０の反転入力端子に供給される。
このとき、差動増幅回路１０の非反転入力端子には、バ
ッファＮ１を介して被測定電圧Ｖｘが供給されている。
【００２０】したがって、差動増幅回路１０は、被測定
電圧Ｖｘから電圧Ｖa1を差し引いた差分の電圧（ステッ
プＳ２で説明した誤差電圧Ｖｅに相当する）が増幅され
て第２の電圧Ｖa2として出力される。この電圧Ｖa2がＡ
／Ｄ変換器２２に入力される（ステップＳ５）。上記差
動増幅回路１０の増幅率Ａと上記誤差電圧Ｖｅとの関係
については、後述する。
電圧Ｖｘから電圧Ｖa1を差し引いた差分の電圧（ステッ
プＳ２で説明した誤差電圧Ｖｅに相当する）が増幅され
て第２の電圧Ｖa2として出力される。この電圧Ｖa2がＡ
／Ｄ変換器２２に入力される（ステップＳ５）。上記差
動増幅回路１０の増幅率Ａと上記誤差電圧Ｖｅとの関係
については、後述する。
【００２１】ここで、制御部２４は、Ａ／Ｄ変換器２２
にＡ／Ｄ変換動作の開始を指令する（ステップＳ６）。
その結果、Ａ／Ｄ変換器２２は、Ａ／Ｄ変換結果である
第２の変換値ｄ２を制御部２４に入力する（ステップＳ
７）。
にＡ／Ｄ変換動作の開始を指令する（ステップＳ６）。
その結果、Ａ／Ｄ変換器２２は、Ａ／Ｄ変換結果である
第２の変換値ｄ２を制御部２４に入力する（ステップＳ
７）。
【００２２】次いで、制御部２４は、既に記憶手段に保
持している第１の変換値ｄ１と、上記Ａ／Ｄ変換器２２
から供給された第２の変換値ｄ２とから以下に示す
（３）式に基づいて被測定電圧Ｖｘに相当するディジタ
ル電圧値Ｖdxを演算し（ステップＳ８）、その電圧値Ｖ
dxに基づいて所定の処理を実行し（ステップＳ９）、一
連の測定動作が終了する。
持している第１の変換値ｄ１と、上記Ａ／Ｄ変換器２２
から供給された第２の変換値ｄ２とから以下に示す
（３）式に基づいて被測定電圧Ｖｘに相当するディジタ
ル電圧値Ｖdxを演算し（ステップＳ８）、その電圧値Ｖ
dxに基づいて所定の処理を実行し（ステップＳ９）、一
連の測定動作が終了する。
【００２３】ここで、電圧値Ｖdxの算出式について説明
する。差動増幅回路１０の電源電圧を０Ｖ及び５Ｖとす
ると、２．５Ｖを基準電圧として出力電圧が生成され
る。すなわち、非反転端子の入力電圧から反転端子の入
力電圧を差し引いた差分の電圧が０Ｖのときに出力電圧
は２．５Ｖとなる。Ａ／Ｄ変換器２２は、その動作電圧
が０Ｖ，５Ｖであり、分解能が８ビットであるため、ア
ナログ入力電圧が２．５Ｖのときに、ディジタル出力値
は“ＦＦＨ”の１／２である“８０Ｈ”（１２８Ｄ）と
なる。したがって、電圧値Ｖdxは、下記（３）式で示さ
れる。
する。差動増幅回路１０の電源電圧を０Ｖ及び５Ｖとす
ると、２．５Ｖを基準電圧として出力電圧が生成され
る。すなわち、非反転端子の入力電圧から反転端子の入
力電圧を差し引いた差分の電圧が０Ｖのときに出力電圧
は２．５Ｖとなる。Ａ／Ｄ変換器２２は、その動作電圧
が０Ｖ，５Ｖであり、分解能が８ビットであるため、ア
ナログ入力電圧が２．５Ｖのときに、ディジタル出力値
は“ＦＦＨ”の１／２である“８０Ｈ”（１２８Ｄ）と
なる。したがって、電圧値Ｖdxは、下記（３）式で示さ
れる。
【数３】
【００２４】次に、図３を参照して、誤差電圧Ｖｅと差
動増幅回路１０の増幅率Ａとの関係について説明する。
図３は、横軸に差動増幅回路１０の差動入力電圧（Ｅi1
−Ｅi2）をとり、縦軸に出力電圧Ｅｏ及びＡ／Ｄ変換器
２２の出力値をとった特性図である。図示するように、
差動増幅回路１０の差動入力電圧として必要な動作範囲
は、０Ｖを中心として単位電圧ΔＶの幅を有していれば
よい。
動増幅回路１０の増幅率Ａとの関係について説明する。
図３は、横軸に差動増幅回路１０の差動入力電圧（Ｅi1
−Ｅi2）をとり、縦軸に出力電圧Ｅｏ及びＡ／Ｄ変換器
２２の出力値をとった特性図である。図示するように、
差動増幅回路１０の差動入力電圧として必要な動作範囲
は、０Ｖを中心として単位電圧ΔＶの幅を有していれば
よい。
【００２５】また、Ａ／Ｄ変換器２２が誤差電圧Ｖｅを
変換する際の分解能を広くとるためには、差動増幅回路
１０の増幅率Ａは、オペアンプＮ３の出力電圧の直線性
が保証された範囲内において、上記差動入力電圧の動作
範囲で可能な限り大きく設定することが好ましい。
変換する際の分解能を広くとるためには、差動増幅回路
１０の増幅率Ａは、オペアンプＮ３の出力電圧の直線性
が保証された範囲内において、上記差動入力電圧の動作
範囲で可能な限り大きく設定することが好ましい。
【００２６】上述したように、本実施例によれば、被測
定電圧ＶｘをＡ／Ｄ変換器２２により８ビットの分解能
で測定する。この際、８ビットの分解能によって定めら
れる単位電圧ΔＶの単位で第１の変換値ｄ１が測定され
る。次いで、上記単位電圧ΔＶを下回る誤差電圧Ｖｅを
増幅率Ａの差動増幅回路１０によって増幅して８ビット
のＡ／Ｄ変換器２３でディジタル変換して第２の変換値
ｄ２が測定される。制御部２４は、第１の変換値ｄ１、
第２の変換値ｄ２、及び増幅率Ａに基づいて被測定電圧
Ｖｘに対応する電圧値Ｖdxを、第１のＡ／Ｄ変換器２１
のビット幅である８ビットを上回る分解能で求めること
ができる。
定電圧ＶｘをＡ／Ｄ変換器２２により８ビットの分解能
で測定する。この際、８ビットの分解能によって定めら
れる単位電圧ΔＶの単位で第１の変換値ｄ１が測定され
る。次いで、上記単位電圧ΔＶを下回る誤差電圧Ｖｅを
増幅率Ａの差動増幅回路１０によって増幅して８ビット
のＡ／Ｄ変換器２３でディジタル変換して第２の変換値
ｄ２が測定される。制御部２４は、第１の変換値ｄ１、
第２の変換値ｄ２、及び増幅率Ａに基づいて被測定電圧
Ｖｘに対応する電圧値Ｖdxを、第１のＡ／Ｄ変換器２１
のビット幅である８ビットを上回る分解能で求めること
ができる。
【００２７】なお、第１のＡ／Ｄ変換器２１と第２のＡ
／Ｄ変換器２２との分解能（ビット幅Ｗｂ）は異なって
いてもよいが、第１のＡ／Ｄ変換器２１とＤ／Ａ変換器
２３との分解能は一致させる必要がある。また、第１の
Ａ／Ｄ変換器２１及び第２のＡ／Ｄ変換器２２の分解能
は、８ビットに限定されるものではない。
／Ｄ変換器２２との分解能（ビット幅Ｗｂ）は異なって
いてもよいが、第１のＡ／Ｄ変換器２１とＤ／Ａ変換器
２３との分解能は一致させる必要がある。また、第１の
Ａ／Ｄ変換器２１及び第２のＡ／Ｄ変換器２２の分解能
は、８ビットに限定されるものではない。
【００２８】本実施例では、Ａ／Ｄ変換器２１，２２及
びＤ／Ａ変換器２３を内蔵するワンチップマイクロコン
ピュータ２０を用いたので、部品点数を増やすことなく
安価に電圧測定回路構成することができるが、上記各変
換器２１，２２，２３を個別のＩＣで構成してもよいこ
とはもちろんである。
びＤ／Ａ変換器２３を内蔵するワンチップマイクロコン
ピュータ２０を用いたので、部品点数を増やすことなく
安価に電圧測定回路構成することができるが、上記各変
換器２１，２２，２３を個別のＩＣで構成してもよいこ
とはもちろんである。
【００２９】
【発明の効果】以上詳述したように、本発明の電圧測定
回路によれば、第１のＡ／Ｄ変換器は、被測定電圧を第
１の分解能に基づいて決定される所定の電圧単位で変換
して第１の変換値を出力する。Ｄ／Ａ変換器は、上記第
１の変換値を第１の分解能に基づいて変換して第１の電
圧として差動増幅回路に与える。差動増幅回路は、被測
定電圧及び上記第１の電圧を差動入力として受け入れて
所定の増幅率で増幅して第２の電圧を出力する。第２の
Ａ／Ｄ変換器は、上記所定の電圧単位を下回る電圧値に
相当する上記第２の電圧を第２の分解能に基づいて第２
の変換値を出力する。 したがって、演算手段は、第１
の変換値、第２の変換値及び差動増幅回路の増幅率から
被測定電圧の値を演算することにより、第１のＡ／Ｄ変
換器の第１の分解能よりも高い分解能で上記被測定電圧
のディジタル値を求めることができる。
回路によれば、第１のＡ／Ｄ変換器は、被測定電圧を第
１の分解能に基づいて決定される所定の電圧単位で変換
して第１の変換値を出力する。Ｄ／Ａ変換器は、上記第
１の変換値を第１の分解能に基づいて変換して第１の電
圧として差動増幅回路に与える。差動増幅回路は、被測
定電圧及び上記第１の電圧を差動入力として受け入れて
所定の増幅率で増幅して第２の電圧を出力する。第２の
Ａ／Ｄ変換器は、上記所定の電圧単位を下回る電圧値に
相当する上記第２の電圧を第２の分解能に基づいて第２
の変換値を出力する。 したがって、演算手段は、第１
の変換値、第２の変換値及び差動増幅回路の増幅率から
被測定電圧の値を演算することにより、第１のＡ／Ｄ変
換器の第１の分解能よりも高い分解能で上記被測定電圧
のディジタル値を求めることができる。
【００３０】また、上記第１のＡ／Ｄ変換器、第２のＡ
／Ｄ変換器、及びＤ／Ａ変換器が１つのワンチップマイ
クロコンピュータに内蔵されている場合には、部品点数
を増やすことなく、安価に電圧測定回路を構成すること
ができる。
／Ｄ変換器、及びＤ／Ａ変換器が１つのワンチップマイ
クロコンピュータに内蔵されている場合には、部品点数
を増やすことなく、安価に電圧測定回路を構成すること
ができる。
【図１】本発明の電圧測定回路の一実施例を示す回路図
である。
である。
【図２】同実施例における動作フローチャートである。
【図３】同実施例における差動増幅回路の特性図であ
る。
る。
１０ 差動増幅回路 ２１ 第１のＡ／Ｄ変換器 ２２ 第２のＡ／Ｄ変換器 ２３ Ｄ／Ａ変換器 ２４ 制御部（演算手段） ｔｘ 入力端子 Ｖｘ 被測定電圧
Claims (2)
- 【請求項１】被測定電圧を入力するための入力端子と、 前記入力端子に印加された被測定電圧を第１の分解能に
従って変換する第１のＡ／Ｄ変換器と、 前記第１のＡ／Ｄ変換器が出力する変換値を前記第１の
分解能に従って変換するＤ／Ａ変換器と、 前記入力端子に印加された被測定電圧及び前記Ｄ／Ａ変
換器の出力電圧を差動入力として所定の増幅率で増幅す
る差動増幅回路と、 前記差動増幅回路の出力電圧を第２の分解能に従って変
換する第２のＡ／Ｄ変換器と、 前記第１のＡ／Ｄ変換器から出力される第１の変換値
と、前記第２のＡ／Ｄ変換器から出力される第２の変換
値と、前記差動増幅回路の所定の増幅率とに基づいて前
記被測定電圧に対応するディジタル値を算出する演算手
段とを有すること、 を特徴とする電圧測定回路。 - 【請求項２】第１のＡ／Ｄ変換器、第２のＡ／Ｄ変換
器、及びＤ／Ａ変換器は、１つのワンチップマイクロコ
ンピュータに内蔵されていることを特徴とする請求項１
記載の電圧測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18796295A JPH0915272A (ja) | 1995-06-30 | 1995-06-30 | 電圧測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18796295A JPH0915272A (ja) | 1995-06-30 | 1995-06-30 | 電圧測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0915272A true JPH0915272A (ja) | 1997-01-17 |
Family
ID=16215212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18796295A Pending JPH0915272A (ja) | 1995-06-30 | 1995-06-30 | 電圧測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0915272A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007155538A (ja) * | 2005-12-06 | 2007-06-21 | Kodai Hitec:Kk | 電流電圧印加・測定装置及び半導体検査装置 |
| CN1324320C (zh) * | 2004-04-07 | 2007-07-04 | 威盛电子股份有限公司 | 多组直流信号转换数字信号装置 |
| US8866989B2 (en) | 2009-06-11 | 2014-10-21 | Apple Inc. | Portable computer display structures |
| US9069525B2 (en) | 2009-11-10 | 2015-06-30 | Apple Inc. | Methods for fabricating display structures |
| US12267449B2 (en) | 2022-03-03 | 2025-04-01 | Apple Inc. | Handheld electronic device |
-
1995
- 1995-06-30 JP JP18796295A patent/JPH0915272A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324320C (zh) * | 2004-04-07 | 2007-07-04 | 威盛电子股份有限公司 | 多组直流信号转换数字信号装置 |
| JP2007155538A (ja) * | 2005-12-06 | 2007-06-21 | Kodai Hitec:Kk | 電流電圧印加・測定装置及び半導体検査装置 |
| US8866989B2 (en) | 2009-06-11 | 2014-10-21 | Apple Inc. | Portable computer display structures |
| US10353432B2 (en) | 2009-06-11 | 2019-07-16 | Apple Inc. | Portable computer display structures |
| US9069525B2 (en) | 2009-11-10 | 2015-06-30 | Apple Inc. | Methods for fabricating display structures |
| US9575354B2 (en) | 2009-11-10 | 2017-02-21 | Apple Inc. | Methods for fabricating display structures |
| US10261540B2 (en) | 2009-11-10 | 2019-04-16 | Apple Inc. | Methods for fabricating display structures |
| US10983390B2 (en) | 2009-11-10 | 2021-04-20 | Apple Inc. | Methods for fabricating display structures |
| US12267449B2 (en) | 2022-03-03 | 2025-04-01 | Apple Inc. | Handheld electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804432B2 (en) | Integrated circuit device and electronic instrument | |
| US7924202B2 (en) | Integrated circuit device and electronic instrument | |
| JPS61129532A (ja) | ロ−ドセル秤 | |
| JPH0915272A (ja) | 電圧測定回路 | |
| JP3707281B2 (ja) | 圧力センサ回路 | |
| CN114487984A (zh) | 射频电源的校准装置及方法 | |
| JP6486237B2 (ja) | Ａｄ変換装置 | |
| JP3513971B2 (ja) | バッテリ温度検出装置 | |
| JPS61199199A (ja) | アナログ入力装置 | |
| JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
| JP2018115860A (ja) | 計測装置 | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JP3547614B2 (ja) | 電源装置 | |
| JPH0682267A (ja) | 温度ドリフト補正機能付センサ | |
| US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
| JP2996280B2 (ja) | 電子式はかりの零点およびスパン調整方法 | |
| JP2940321B2 (ja) | オペアンプの温度特性補正装置 | |
| JP2594722B2 (ja) | アナログ入力方式 | |
| JP4322660B2 (ja) | Ｄａコンバータ | |
| JP2004320553A (ja) | 補償回路 | |
| JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
| KR19990016226A (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JPH08292215A (ja) | バッテリ電圧測定装置 | |
| JPS58212207A (ja) | 電圧増幅回路の零点補正装置 | |
| JP2876844B2 (ja) | Ｉｃテスタ用ドライバの出力電圧補正回路 |