JPH0915352A

JPH0915352A - 電子時計およびその充電方法

Info

Publication number: JPH0915352A
Application number: JP16492495A
Authority: JP
Inventors: Akio Nakajima; 章夫中島
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1995-06-30
Filing date: 1995-06-30
Publication date: 1997-01-17

Abstract

(57)【要約】（修正有）【構成】エネルギー源１と昇圧手段２と蓄積手段３と
時計出力手段と定電圧回路５と電圧検出回路６と制御手
段７とスイッチ手段８とを有し、時計出力手段４はロジ
ック信号バス２０２を制御手段７に接続し、制御手段７
は昇圧手段２に昇圧制御信号バス２００を、電圧検出回
路６に選択信号バス２０４とデータ信号バス２０６と
を、スイッチ手段８にスイッチ制御信号バス２０８を接
続することを特徴とする電子時計とその充電方法。【効果】時計システムに並列に接続するコンデンサが
小さくとも、蓄積手段への効率が良く、時計システムが
起動後は、逆流ダイオードの損失のない充電技術を用い
る電子時計を提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は外部エネルギーにより電
気エネルギーを発生するエネルギー源を電源とし、エネ
ルギー源の発生電力を充電する蓄積手段を有する電子時
計とその充電方法に関するものである。

【０００２】

【従来の技術】従来例の外部エネルギーにより電気エネ
ルギーを発生するエネルギー源を電源とし、エネルギー
源の発生電力を充電する蓄積手段を有する電子時計とし
て、例えば、特公平４ー８１７５４号公報に開示された
電子時計がある。

【０００３】図１３は特公平４ー８１７４５号公報に記
載の従来例の電子時計の充電回路の回路図である。図１
２は図１３に示す従来例の充電回路の制御信号の波形図
であり、図１２（ａ）はコンデンサＣ１とコンデンサＣ
２との充電を駆動信号に同期して交互に行っている様子
を示す波形図であり、図１２（ｂ）はコンデンサＣ１の
充電を駆動信号２つ分続けて行っている様子を示す波形
図である。

【０００４】まず、従来例の電子時計を構成する充電回
路の構成を図１３を用いて説明する。従来例の電子時計
を構成する充電回路は、エネルギー源である太陽電池か
らなる電源ＳＣと、蓄積手段である電荷二重層コンデン
サ等の大容量コンデンサＣ１と、時計回路（図示せず）
に並列に接続する小容量コンデンサＣ２と、コンデンサ
Ｃ１とコンデンサＣ２を接続するスイイチＳＷ１と、コ
ンデンサＣ１と電源ＳＣとを接続するスイッチＳＷ２
と、電源ＳＣとコンデンサＣ１とからなる閉回路に挿入
される逆流防止ダイオードＤ１と、電源ＳＣとコンデン
サＣ２とからなる閉回路に挿入される逆流防止ダイオー
ドＤ２とで構成している。

【０００５】また、時計回路は、コンデンサＣ１とコン
デンサＣ２との充電電圧を検出する電圧検出回路（図示
せず）と、スイッチＳＷ１とスイッチＳＷ２とを制御す
る制御回路（図示せず）とを有している。

【０００６】次に、図１３に示す従来例の充電回路の回
路図と図１２（ａ）に示す波形図とを用いて充電回路の
動作を説明する。

【０００７】図１２に示す信号は、時計の表示機構を動
かすために一秒に一回発生してステップモータを駆動す
る駆動信号と、コンデンサＣ１とコンデンサＣ２との充
電電圧を検出するための駆動信号に同期する電圧検出回
路を制御する検出制御信号と、スイッチＳＷ１とスイッ
チＳＷ２と制御するための駆動信号に同期するＳＷ１制
御信号とＳＷ２制御信号とを発生している。

【０００８】初期状態では図１３（ａ）に示すように、
スイッチＳＷ１とスイッチＳＷ２とは開いており、また
コンデンサＣ１とコンデンサＣ２とには、充電電圧が発
生していない。

【０００９】そこで、太陽電池ＳＣに光を当たると、電
源ＳＣとコンデンサＣ２とダイオードＤ２は閉回路を形
成して、コンデンサＣ２はダイオードＤ２を介して充電
され、コンデンサＣ２が一定電圧以上充電されると、時
計回路および時計回路を構成する電圧検出回路と、スイ
ッチＳＷ１とＳＷ２とを制御する制御回路とが動作す
る。

【００１０】例えば、コンデンサＣ２の充電電圧が２ボ
ルト以上になると、電圧検出回路は制御回路を介してス
イッチＳＷ２を閉じて、図１３（ｂ）のようになる。

【００１１】時間ｔ１のとき、コンデンサＣ２の検出電
圧が２ボルト以上になると、検出信号が発生し、スイッ
チＳＷ２はＳＷ２制御信号によって閉じて、充電されて
いないコンデンサＣ１を充電する。

【００１２】次に、時間ｔ２のとき、コンデンサＣ２の
検出電圧が２ボルト以下になると、検出信号は発生せ
ず、スイッチＳＷ２は開いて図１３（ａ）の状態にな
り、時間ｔ１と時間ｔ２との間は、ほとんどコンデンサ
Ｃ１のみが充電される。

【００１３】次に、時間ｔ３のとき、コンデンサＣ２の
検出電圧が２ボルト以上になると、検出信号が発生し、
スイッチＳＷ２が閉じて図１３（ｂ）の状態になる。こ
の時間ｔ２と時間ｔ３の間は、コンデンサＣ２のみが充
電され、時間ｔ３から再び、コンデンサＣ１が充電され
る。このように、コンデンサＣ１とコンデンサＣ２とは
１秒毎に交互に充電される。

【００１４】さらに、コンデンサＣ１の充電電圧が２ボ
ルト以上になると、電圧検出回路は制御回路を介してス
イッチＳＷ１とスイッチＳＷ２とを閉じて、図１３
（ｃ）のようにコンデンサＣ１とコンデンサＣ２とは並
列に接続して、同時に充電する。

【００１５】図１２（ｂ）の駆動波形は、時間ｔ１のと
き、コンデンサＣ２の検出電圧が２ボルト以下であるこ
とを検出して、スイッチＳＷ２を開いて図１３（ａ）の
状態になり、時間ｔ１からコンデンサＣ２を充電する。

【００１６】次に、時間ｔ２のとき、コンデンサＣ２の
検出電圧が２ボルト以上になると、検出信号が発生し、
スイッチＳＷ２が閉じて図１３（ｂ）の状態になり、時
間ｔ１と時間ｔ２の間コンデンサＣ２を充電し、時間ｔ
２からコンデンサＣ１を充電する。

【００１７】次に、時間ｔ３のとき、コンデンサＣ２の
検出電圧がまだ２ボルト以上になっていると、検出信号
が発生し、スイッチＳＷ２は閉じたままになり図１３
（ｂ）の状態を継続し、時間ｔ２と時間ｔ３の間と時間
ｔ３以降もコンデンサＣ１を充電する。

【００１８】次に、時間ｔ４のとき、コンデンサＣ２の
検出電圧が２ボルト以下であることを検出して、スイッ
チＳＷ２を開いて図１３（ａ）の状態になり、時間ｔ４
からコンデンサＣ２を充電する。

【００１９】また、コンデンサＣ１の充電電圧が２ボル
ト以上になると、電圧検出回路は制御回路を介してスイ
ッチＳＷ１とスイッチＳＷ２とを閉じて、図１３（ｃ）
のようにコンデンサＣ１とコンデンサＣ２とは並列に接
続して、同時に充電する。

【００２０】

【発明が解決しようとする課題】しかしながら、従来例
の充電回路は、コンデンサＣ２の容量を小さくすると、
図１２（ａ）に示すように、時間ｔ１と時間ｔ２との間
の一秒間はコンデンサＣ１の充電期間であるが、時間ｔ
２とｔ３の間の一秒間はコンデンサＣ２の充電期間であ
るように、エネルギー源の発生電力の半分しか蓄積手段
であるコンデンサＣ１に充電できないという課題があ
る。

【００２１】また、コンデンサＣ２に時間ｔ２からｔ３
までの一秒間に充電される電力で駆動信号Ｐ３、Ｐ４の
２回分のパルスモータ駆動電力を供給するにはコンデン
サＣ２の容量値をある程度大きくする必要があり、この
ため、コンデンサＣ２が充電されて時計回路の最低動作
電圧に達するまでの時間が長くなり、時計としての自起
動性が悪くなるという課題がある。

【００２２】また、図１２（ｂ）に示すように蓄積手段
であるコンデンサＣ１の充電時間を多く取ろうとする
と、コンデンサＣ２には駆動信号Ｐ２，Ｐ３，Ｐ４に同
期した３回分のパルスモータ駆動電力を蓄える必要が生
じ、コンデンサＣ２の容量値をさらに大きくする必要が
あり、コンデンサＣ２を充電させて時計回路の最低動作
電圧に達する時間がさらに長くなるという課題ある。

【００２３】さらに、逆流防止ダイオードＤ１、Ｄ２が
常時回路に挿入されているため、電源ＳＣの発生電力が
少ないときには、Ｄ１、Ｄ２による損失が無視できなく
なるという課題がある。

【００２４】したがって、本発明の目的は、上記課題を
解決して、時計回路に並列に接続するコンデンサが小さ
くとも、蓄積手段への効率が良く、時計回路が起動後
は、逆流ダイオードの損失のない充電技術を用いる電子
時計を提供することである。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子時計は下記記載の構成とする。

【００２６】外部エネルギーにより電源電圧信号に発生
電圧を出力するエネルギー源と、電源電圧信号の電圧を
昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出力
する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ手
段を介して蓄積する蓄積手段と、電源電圧信号または昇
圧電圧信号または蓄積電圧信号の電圧をスイッチ手段を
介して時計電圧信号に入力することで複数のロジック信
号を出力する時計出力手段と、時計電圧信号の電圧から
基準電圧を出力する定電圧回路と、電源電圧信号と昇圧
電圧信号と蓄積電圧信号と時計電圧信号との電圧を選択
信号バスとデータ信号バスとにより電圧検出信号を出力
する電圧検出回路と、複数のロジック信号と電圧検出信
号とによって昇圧制御信号バスと選択信号バスとデータ
信号バスとスイッチ制御信号バスとを出力する制御手段
と、スイッチ制御信号バスにより蓄積手段と時計出力手
段とへの充電時間を制御する複数のスイッチを備えるス
イッチ手段とを有することを特徴とする。

【００２７】また、電圧検出回路は、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスの信号により選択するトランスミッションゲ
ートと選択する電圧を２分割する抵抗と有する電圧分圧
回路と、定電圧回路の基準電圧を低電位側電源として出
力に対して高電位側と低電位側とに同じ値の抵抗をそれ
ぞれ接続してデータ信号バスが入力に接続する複数イン
バータと、コンパレータとを備えるＤ／Ａ変換回路とで
構成し、それぞれのインバータの抵抗値は順番に２の乗
数倍に設定してあり、それぞれのインバータの出力はコ
ンパレータの反転入力端子に接続し、コンパレータの非
反転入力端子は電圧分圧回路の出力が接続することを特
徴とする。

【００２８】また、制御手段はロジック信号バスにより
電圧検出回路を制御するための選択信号バスとデータ信
号バスとを出力する電圧検出制御回路と、電圧検出信号
と選択信号バスとロジック信号バスとにより昇圧手段を
制御するための昇圧制御信号バスを出力する昇圧制御回
路と、パルス幅制御回路を有し電圧検出信号と選択信号
バスとロジック信号バスとによりスイッチ手段を制御す
ることにより蓄積手段と時計出力手段とへの充電時間を
制御するスイッチ制御信号バスを出力するスイッチ制御
回路とを備えることを特徴とする。

【００２９】また、スイッチ手段は制御手段が出力する
第１のスイッチ制御信号が接続して昇圧電圧信号と蓄積
電圧信号との間に位置する第１のスイッチと、制御手段
が出力する第２のスイッチ制御信号が接続して蓄積電圧
信号と時計電圧信号との間に位置する第２のスイッチ
と、制御手段が出力する第３のスイッチ制御信号が接続
して昇圧電圧信号と時計電圧信号との間に位置する第３
のスイッチと、制御手段が出力する第４のスイッチ制御
信号が接続して電源電圧信号と時計電圧信号との間に位
置する第４のスイッチと第４のスイッチに並列に接続す
る逆流防止ダイオードとを備えることを特徴とする。

【００３０】また本発明の電子時計の充電方法は下記記
載の方法とする。

【００３１】外部エネルギーにより電源電圧信号に発生
電圧を出力するエネルギー源と、電源電圧信号の電圧を
昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出力
する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ手
段を介して蓄積する蓄積手段と、電源電圧信号または昇
圧電圧信号または蓄積電圧信号の電圧をスイッチ手段を
介して時計電圧信号に入力することで複数のロジック信
号を出力する時計出力手段と、時計電圧信号の電圧から
基準電圧を出力する定電圧回路と、電源電圧信号と昇圧
電圧信号と蓄積電圧信号と時計電圧信号との電圧を選択
信号バスとデータ信号バスとにより電圧検出信号を出力
する電圧検出回路と、複数のロジック信号と電圧検出信
号とによって昇圧制御信号バスと選択信号バスとデータ
信号バスとスイッチ制御信号バスとを出力する制御手段
と、スイッチ制御信号バスにより蓄積手段と時計出力手
段とへの充電時間を制御する複数のスイッチを備えるス
イッチ手段とを有し、時計出力手段は電源電圧信号の電
圧が一定の電圧になるとロジック信号バスを制御手段に
出力し、制御手段を構成する電圧検出制御回路はロジッ
ク信号バスの信号により、選択信号バスを電圧検出回路
を構成する電圧分圧回路に出力し、選択信号バスに対応
するデータ信号バスを電圧検出回路を構成するＤ／Ａ変
換回路に出力し、選択信号バスが選択する電圧値をＤ／
Ａ変換回路で検出して制御手段を構成する昇圧制御回路
とスイッチ制御回路とに電圧検出信号を出力し、昇圧制
御回路は電圧検出信号と選択信号バスの第２の選択信号
と第４の選択信号とにより昇圧手段に昇圧制御信号バス
を出力し、スイッチ制御回路は電圧検出信号と選択信号
バスの第１の選択信号と第３の選択信号と第４の選択信
号とによりスイッチ制御回路を構成するパルス幅制御回
路を制御することでスイッチ制御信号バスをスイッチ手
段に出力して蓄積手段と時計出力手段とへの充電時間を
制御することを特徴とする。

【００３２】また、蓄積電圧信号の電圧が一定電圧以下
で、時計電圧信号の電圧が一定電圧以下の時に、スイッ
チ制御回路は電圧検出信号と選択信号バスの第１の選択
信号と第３の選択信号と第４の選択信号とによりスイッ
チ制御回路を構成するパルス幅制御回路をダウンカウン
タとして制御し、スイッチ手段を構成する昇圧電圧信号
と蓄積電圧信号との間に位置する第１のスイッチの導通
時間を減らし、スイッチ手段を構成する昇圧電圧信号と
時計電圧信号との間に位置する第３のスイッチの導通時
間を増やすように制御することを特徴とする。

【００３３】また、蓄積電圧信号の電圧が一定電圧以下
で、時計電圧信号の電圧が一定電圧以上の時には、スイ
ッチ制御回路は電圧検出信号と選択信号バスの第３の選
択信号と第４の選択信号とによりスイッチ制御回路を構
成するパルス幅制御回路をアップカウンタとして制御
し、スイッチ手段を構成する昇圧電圧信号と蓄積電圧信
号との間に位置する第１のスイッチの導通時間を増や
し、スイッチ手段を構成する昇圧電圧信号と時計電圧信
号との間に位置する第３のスイッチの導通時間を減らす
ように制御することを特徴とする。

【００３４】また、蓄積電圧信号の電圧が一定電圧以下
で、昇圧電圧信号の電圧が一定電圧以下の時には、スイ
ッチ制御回路は電圧検出信号と選択信号バスの第２の選
択信号と第３の選択信号と第４の選択信号とにより、ス
イッチ手段を構成する電源電圧信号と時計電圧信号との
間に位置する第４のスイッチを導通にし、逆流防止ダイ
オードをショートするように制御することを特徴とす
る。

【００３５】また、蓄積電圧信号の電圧が一定電圧以下
で、昇圧電圧信号の電圧が一定電圧以上の時には、スイ
ッチ制御回路は電圧検出信号と選択信号バスの第２の選
択信号とにより、スイッチ手段を構成する電源電圧信号
と時計電圧信号との間に位置する第４のスイッチを非導
通にし、逆流防止ダイオードを挿入するように制御する
ことを特徴とする。

【００３６】さらに、蓄積電圧信号の電圧が一定電圧以
上の時には、スイッチ制御回路は電圧検出信号と選択信
号バスの第３の選択信号とによりスイッチ制御回路を構
成するパルス幅制御回路を非選択状態にし、スイッチ手
段を構成する蓄積手段と時計出力手段との間に位置する
第２のスイッチを導通にし、エネルギー源と時計出力手
段との間に位置する第４のスイッチを非導通にし、逆流
防止ダイオードを挿入するように制御することを特徴と
する。

【００３７】

【作用】時計出力手段は電源電圧信号の電圧が一定の電
圧になるとロジック信号バスを制御手段に出力し、制御
手段を構成する電圧検出制御回路はロジック信号バスの
信号により、選択信号バスを電圧検出回路を構成する電
圧分圧回路に出力する。

【００３８】選択信号バスに対応するデータ信号バスを
電圧検出回路を構成するＤ／Ａ変換回路に出力し、選択
信号バスが選択する電圧値をＤ／Ａ変換回路で検出して
制御手段を構成する昇圧制御回路とスイッチ制御回路と
に電圧検出信号を出力し、昇圧制御回路は電圧検出信号
と選択信号バスの第２の選択信号と第４の選択信号とに
より昇圧手段に昇圧制御信号バスを出力する。

【００３９】蓄積電圧信号の電圧が一定電圧以下で、時
計電圧信号の電圧が一定電圧以下の時に、スイッチ制御
回路は電圧検出信号と選択信号バスの第１の選択信号と
第３の選択信号と第４の選択信号とによりスイッチ制御
回路を構成するパルス幅制御回路をダウンカウンタとし
て制御し、スイッチ手段を構成する昇圧電圧信号と蓄積
電圧信号との間に位置する第１のスイッチの導通時間を
減らし、スイッチ手段を構成する昇圧電圧信号と時計電
圧信号との間に位置する第３のスイッチの導通時間を増
やすように制御する。

【００４０】また、蓄積電圧信号の電圧が一定電圧以下
で、時計電圧信号の電圧が一定電圧以上の時には、スイ
ッチ制御回路は電圧検出信号と選択信号バスの第３の選
択信号と第４の選択信号とによりスイッチ制御回路を構
成するパルス幅制御回路をアップカウンタとして制御
し、スイッチ手段を構成する昇圧電圧信号と蓄積電圧信
号との間に位置する第１のスイッチの導通時間を増や
し、スイッチ手段を構成する昇圧電圧信号と時計電圧信
号との間に位置する第３のスイッチの導通時間を減らす
ように制御する。

【００４１】蓄積電圧信号の電圧が一定電圧以下で、昇
圧電圧信号の電圧が一定電圧以下の時には、スイッチ制
御回路は電圧検出信号と選択信号バスの第２の選択信号
と第３の選択信号と第４の選択信号とにより、スイッチ
手段を構成する電源電圧信号と時計電圧信号との間に位
置する第４のスイッチを導通にし、逆流防止ダイオード
をショートするように制御する。

【００４２】蓄積電圧信号の電圧が一定電圧以下で、昇
圧電圧信号の電圧が一定電圧以上の時には、スイッチ制
御回路は電圧検出信号と選択信号バスの第２の選択信号
とにより、スイッチ手段を構成する電源電圧信号と時計
電圧信号との間に位置する第４のスイッチを非導通に
し、逆流防止ダイオードを挿入するように制御する。

【００４３】蓄積電圧信号の電圧が一定電圧以上の時に
は、スイッチ制御回路は電圧検出信号と選択信号バスの
第３の選択信号とによりスイッチ制御回路を構成するパ
ルス幅制御回路を非選択状態にし、スイッチ手段を構成
する蓄積手段と時計出力手段との間に位置する第２のス
イッチを導通にし、エネルギー源と時計出力手段との間
に位置する第４のスイッチを非導通にし、逆流防止ダイ
オードを挿入するように制御する。

【００４４】時計出力手段の電圧を検出する電圧検出回
路の出力に対応して、蓄積手段への充電時間を長くした
り短くしたりすることを自動的にすることができ、充電
効率が向上する。

【００４５】さらに、蓄積電圧信号の電圧が一定電圧以
下で、昇圧電圧信号の電圧が一定電圧以上の時には、第
４のスイッチを非導通にし、逆流防止ダイオードを挿入
するように制御し、蓄積電圧信号の電圧が一定電圧以下
で、昇圧電圧信号の電圧が一定電圧以下の時には、第４
のスイッチを導通にし、逆流防止ダイオードをショート
するように制御することで、発生電力の利用効率があが
る。

【００４６】

【実施例】以下、本発明による実施例を図を用いて説明
する。図１は本発明の実施例における電子時計の回路構
成を示すブロック図である。

【００４７】まず、本発明の実施例における電子時計の
構成を図１を用いて説明する。本発明の実施例における
電子時計は、エネルギー源１と昇圧手段２と蓄積手段３
と時計出力手段４と定電圧回路５と電圧検出回路６と制
御手段７とスイッチ手段８とで構成している。

【００４８】エネルギー源１の高電位側はグランドであ
り、エネルギー源１のグランド信号１９は、昇圧手段２
と蓄積手段３と時計出力手段４と定電圧回路５と電圧検
出回路６と制御手段７とに接続している。

【００４９】また、エネルギー源１の低電位側はエネル
ギー源１の発生電圧であり、そのエネルギー源１の電源
電圧信号１８は、昇圧手段２と電圧検出回路６とスイッ
チ手段８とに接続している。

【００５０】また、昇圧手段２の昇圧電圧信号１７は、
電圧検出回路６とスイッチ手段８とに接続し、蓄積手段
３の蓄積電圧信号３５は電圧検出回路６とスイッチ手段
８とに接続している。

【００５１】また、時計出力手段４の時計電圧信号３６
は、定電圧回路５と電圧検出回路６と制御手段７とスイ
ッチ手段８とに接続している。

【００５２】また、定電圧回路５の基準電圧信号４６は
電圧検出回路６に接続し、電圧検出回路６の電圧検出信
号６９は制御手段７に接続している。

【００５３】さらに、時計出力手段４のロジック信号バ
ス２０２は制御手段７に接続し、制御手段７の昇圧制御
信号バス２００は昇圧手段２に接続し、制御手段７のデ
ータ信号バス２０６と選択信号バス２０４とは電圧検出
回路６に接続し、制御手段７のスイッチ制御信号バス２
０８はスイッチ手段８に接続している。

【００５４】本発明の実施例に用いるエネルギー源１
は、ゼーベック効果の原理にしたがって発電する熱電式
発電器であり、図示してないが、Ｐ型半導体材料とＮ型
半導体材料とを直列に接続する熱電子対を多数個組み合
わせたモジュールである。

【００５５】熱電式発電器は一方を熱極、他方を冷極と
して温度差を与えることによって発電し、腕時計用の電
源として使うには、例えば、時計内部で人間の皮膚に接
する裏側を熱極、大気に接する表側を冷極となるように
構成する。

【００５６】次に、本発明の電子時計を構成する各ブロ
ックの回路構成について図を用いて説明する。図２は本
発明の実施例におけるエネルギー源１と昇圧手段２との
内部構成を示す回路図である。

【００５７】図２に示すエネルギー源１は、熱電子対を
多数個組み合わせた熱電式発電器であり、等価的に電圧
源２０と内部抵抗２１とで表し、図１に示す時計出力手
段４を起動させるに必要な１〜２ボルト程度の開放電圧
を得るために、数千個の熱電子対を用い、内部抵抗２１
が数十キロオーム以上になる電源である。

【００５８】図２に示すエネルギー源１の内部抵抗２１
は、電圧源２０に対して高電位側に接続しているが、こ
れは等価的に表しただけであり、電圧源２０の内部に等
分に分布していると考えるのが一般的である。

【００５９】また、図２に示す昇圧手段２は、第１の昇
圧回路１５と第２の昇圧回路１６とで構成しており、以
下に第１の昇圧回路１５と第２の昇圧回路１６との構成
を説明する。

【００６０】図２に示す第１の昇圧回路１５と第２の昇
圧回路１６とは、それぞれ同じ構成の昇圧回路であり、
第１の容量２２と第２の容量２３と第１のＮチャネルＭ
ＯＳトランジスタ（以下Ｎ−ＭＯＳＴと記載する）２４
と第２のＮ−ＭＯＳＴ２５と第３のＮ−ＭＯＳＴ２６と
第４のＮ−ＭＯＳＴ２７とＰチャネルＭＯＳトランジス
タ（以下Ｐ−ＭＯＳＴと記載する）２８とで構成してい
る。

【００６１】次に、第１の昇圧回路１５と第２の昇圧回
路１６との構成要素の接続構成について説明する。

【００６２】エネルギー源１のグランド信号１９は、第
１の昇圧回路１５と第２の昇圧回路１６とを構成する第
１の容量２２の一方の端子とＰ−ＭＯＳＴ２８の一方の
端子とに接続し、エネルギー源１の電源電圧信号１８
は、第１の昇圧回路１５と第２の昇圧回路１６とを構成
する第１のＮ−ＭＯＳＴ２４と第２のＮ−ＭＯＳＴ２５
との一方の端子に接続している。

【００６３】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第１の容量２２の他方の端子は、第１のＮ
−ＭＯＳＴ２４の他方の端子と第３のＮ−ＭＯＳＴ２６
の一方の端子とに接続している。

【００６４】第１の昇圧回路１５と第２の昇圧回路１６
とを構成するＰ−ＭＯＳＴ２８の他方の端子は、第３の
Ｎ−ＭＯＳＴ２６の他方の端子と第２の容量２３の一方
の端子とに接続している。

【００６５】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第２の容量２３の他方の端子は、第２のＮ
−ＭＯＳＴ２５の他方の端子と第４のＮ−ＭＯＳＴ２７
の一方の端子とに接続している。

【００６６】第１の昇圧回路１５と第２の昇圧回路１６
とを構成する第４のＮ−ＭＯＳＴ２７の他方の端子は、
昇圧手段２の昇圧電圧信号１７にそれぞれ接続してい
る。

【００６７】第１の昇圧回路１５を構成する第１のＮ−
ＭＯＳＴ２４と第２のＮ−ＭＯＳＴ２５とのゲート端子
は、第２の昇圧回路１６を構成する第３のＮ−ＭＯＳＴ
２６と第４のＮ−ＭＯＳＴ２７とＰ−ＭＯＳＴ２８との
ゲート端子に接続し、図１に示す昇圧制御信号バス２０
０を構成する第１の昇圧制御信号１０に接続している。

【００６８】また、第１の昇圧回路１５を構成する第３
のＮ−ＭＯＳＴ２６と第４のＮ−ＭＯＳＴ２７とＰ−Ｍ
ＯＳＴ２８とのゲート端子は、第２の昇圧回路１６を構
成する第１のＮ−ＭＯＳＴ２４と第２のＮ−ＭＯＳＴ２
５とのゲート端子に接続し、図１に示す昇圧制御信号バ
ス２００を構成する第２の昇圧制御信号１１に接続して
いる。

【００６９】図３は本発明の実施例における蓄積手段３
と時計出力手段４とスイッチ手段８との内部構成を示す
回路図である。

【００７０】図３に示す蓄積手段３は、充電が可能な二
次電池４３であり、時計出力手段４は、時計システム４
２と、時計システム４２の電源を安定化するために時計
システム４２に並列に接続する小さいコンデンサ４１と
で構成し、蓄積手段３と時計出力手段４との高電位側の
電源端子には図２に示すエネルギー源１のグランド信号
１９が接続している。

【００７１】時計システム４２の内部構成は図示してい
ないが、水晶発振回路と分周回路と波形生成回路と駆動
回路とステップモータと輪列と表示等からなる一般的な
水晶時計である。

【００７２】図３に示すスイッチ手段８は第１のスイッ
チ３０と第２のスイッチ３１と第３のスイッチ３２と第
４のスイッチ３３と逆流防止ダイオード３４とで構成
し、それぞれのスイッチはＮ−ＭＯＳＴである。

【００７３】第１のスイッチ３０の一方の端子と第３の
スイッチ３２の一方の端子とは、図２に示す昇圧手段２
の昇圧電圧信号１７に接続し、第１のスイッチ３０の他
方の端子と第２のスイッチ３１の一方の端子とは、蓄積
手段３の低電位側である蓄積電圧信号３５に接続してい
る。

【００７４】第４のスイッチ３３の一方の端子と逆流防
止ダイオード３４のカソード端子とは、図２に示すエネ
ルギー源１の電源電圧信号１８に接続している。

【００７５】第２のスイッチ３１の他方の端子と第３の
スイッチ３２の他方の端子と第４のスイッチの他方の端
子と逆流防止ダイオード３４のアノード端子とは、時計
出力手段４の時計電圧信号３６に接続している。

【００７６】第１のスイッチ３０のゲート端子は、図１
に示すスイッチ制御信号バス２０８を構成する第１のス
イッチ制御信号３８に接続し、第２のスイッチ３１のゲ
ート端子は、図１に示すスイッチ制御信号バス２０８を
構成する第２のスイッチ制御信号３７に接続している。

【００７７】また、第３のスイッチ３２のゲート端子
は、図１に示すスイッチ制御信号バス２０８を構成する
第３のスイッチ制御信号３９に接続し、第４のスイッチ
３３のゲート端子は、図１に示すスイッチ制御信号バス
２０８を構成する第４のスイッチ制御信号４０に接続し
ている。

【００７８】また、時計出力手段４は、図１に示すよう
にロジック信号バス２０２を制御手段７に出力してい
る。

【００７９】図４は本発明の実施例における定電圧回路
５と電圧検出回路６の内部構成を示す回路図である。図
４に示す定電圧回路５は一般的な定電圧回路であり、同
一構造のＮ−ＭＯＳＴ４９とＮ−ＭＯＳＴ５０と、同一
構造のＰ−ＭＯＳＴ４７とＰ−ＭＯＳＴ４８と、抵抗５
１と、オペアンプ４４と、コンデンサ４５とで構成して
いる。

【００８０】Ｐ−ＭＯＳＴ４７の一方の端子は、抵抗５
１を介して図２に示すエネルギー源１のグランド信号１
９に接続し、Ｐ−ＭＯＳＴ４８の一方の端子は、図２に
示すエネルギー源１のグランド信号１９に接続してい
る。

【００８１】Ｎ−ＭＯＳＴ４９とＮ−ＭＯＳＴ５０との
一方の端子は、図１に示す時計出力手段４の時計電圧信
号３６に接続し、Ｎ−ＭＯＳＴ４９とＮ−ＭＯＳＴ５０
とのゲート端子は、Ｎ−ＭＯＳＴ４９の他方の端子と、
Ｐ−ＭＯＳＴ４７の他方の端子に接続し、Ｎ−ＭＯＳＴ
５０の他方の端子は、Ｐ−ＭＯＳＴ４８の他方の端子
と、Ｐ−ＭＯＳＴ４７とＰ−ＭＯＳＴ４８とのゲート端
子に接続している。

【００８２】そして、Ｎ−ＭＯＳＴ５０の他方の端子と
Ｐ−ＭＯＳＴ４８の他方の端子とが接続する接続点に発
生する基準電圧は、オペアンプ４４を用いてボルテージ
フロァにすることで低インピーダンス化された基準電圧
信号４６を、後述する電圧検出回路６を構成するＤ／Ａ
変換回路７７の電源端子に接続している。

【００８３】オペアンプ４４の出力端子とグランド信号
１９との間に接続するコンデンサ４５は、基準電圧信号
４６を安定化するためのものである。

【００８４】図４に示す電圧検出回路６は電圧分圧回路
７５とＤ／Ａ変換回路７７とで構成している。図４に示
す電圧検出回路６の電圧分圧回路７５は、同じ抵抗値の
第１の抵抗８１と第２の抵抗８２と、第１のトランスミ
ッションゲート（以下ＴＧと記載する）８３と第２のＴ
Ｇ８４と第３のＴＧ８５と第４のＴＧ８６とで構成して
いる。

【００８５】第１の抵抗８１の一方の端子は、図２に示
すエネルギー源１のグランド信号１９に接続し、第１の
抵抗８１の他方の端子は、第２の抵抗８２の一方の端子
に接続し、第２の抵抗８２の他方の端子は、第１のＴＧ
８３と第２のＴＧ８４と第３のＴＧ８５と第４のＴＧ８
６との一方の入出力端子に接続している。

【００８６】また、第１のＴＧ８３の他方の入出力端子
は、図３に示す時計電圧信号３６に接続し、第２のＴＧ
８４の他方の入出力端子は、図３に示す蓄積電圧信号３
５に接続し、第３のＴＧ８５の他方の入出力端子は、図
２に示す昇圧電圧信号１７に接続し、第４のＴＧ８６の
他方の入出力端子は、図２に示す電源電圧信号１８に接
続している。

【００８７】また、第１のＴＧ８３の制御端子は、図１
に示す選択信号バス２０４を構成する第４の選択信号９
３に接続し、第２のＴＧ８４の制御端子は、図１に示す
選択信号バス２０４を構成する第３の選択信号９２に接
続し、第３のＴＧ８５の制御端子は、図１に示す選択信
号バス２０４を構成する第２の選択信号９１に接続し、
第４のＴＧ８６の制御端子は、図１に示す選択信号バス
２０４を構成する第１の選択信号９０に接続している。

【００８８】さらに、第１の抵抗８１と第２の抵抗８２
との接続点である比較基準電圧信号は、後述するＤ／Ａ
変換回路７７を構成するコンパレータ６８の非反転入力
端子に接続している。

【００８９】図４に示す電圧検出回路６のＤ／Ａ変換回
路７７は、第１のインバータ６０と第２のインバータ６
１と第３のインバータ６２と第４のインバータ６３とコ
ンパレータ６８とで構成し、コンパレータ６８は、図２
に示すエネルギー源１のグランド信号１９と、図３に示
す時計電圧信号３６とを電源としている。

【００９０】また、Ｄ／Ａ変換回路７７を構成する４つ
のインバータ６０、６１、６２、６３は同じ構成で、Ｐ
−ＭＯＳＴ５５とＮ−ＭＯＳＴ５６と第３の抵抗５７と
第４の抵抗５８とで構成し、第３の抵抗５７と第４の抵
抗５８とは同じ抵抗値の抵抗であり、それぞれのインバ
ータによって、異なる抵抗値になっている。

【００９１】本発明の実施例では、第１のインバータ６
０を構成する第３の抵抗５７と第４の抵抗５８との抵抗
値は１Ｍオームとし、第２のインバータ６１を構成する
第３の抵抗５７と第４の抵抗５８との抵抗値は２Ｍオー
ムとし、第３のインバータ６２を構成する第３の抵抗５
７と第４の抵抗５８との抵抗値は４Ｍオームとし、第４
のインバータ６３を構成する第３の抵抗５７と第４の抵
抗５８との抵抗値は８Ｍオームとしている。

【００９２】４つのインバータ６０、６１、６２、６３
を構成するＰ−ＭＯＳＴ５５の一方の端子は、図２に示
すエネルギー源１のグランド信号１９に接続し、Ｐ−Ｍ
ＯＳＴ５５の他方の端子は、第３の抵抗５７の一方の端
子に接続し、第３の抵抗５７の他方の端子は、第４の抵
抗５８の一方の端子に接続し、第４の抵抗５８の他方の
端子は、Ｎ−ＭＯＳＴ５６の他方の端子に接続し、Ｎ−
ＭＯＳＴ５６の一方の端子は、定電圧回路５の出力であ
る基準電圧信号４６に接続している。

【００９３】また、４つのインバータ６０、６１、６
２、６３を構成する第３の抵抗５７と第４の抵抗５８と
の接続点はそれぞれ接続し、コンパレータ６８の反転入
力端子に接続している。

【００９４】また、第１のインバータ６０を構成するＰ
−ＭＯＳＴ５５とＮ−ＭＯＳＴ５６とのゲート端子は、
図１に示すデータ信号バス２０６を構成する第１のデー
タ信号９４に接続し、第２のインバータ６１を構成する
Ｐ−ＭＯＳＴ５５とＮ−ＭＯＳＴ５６とのゲート端子
は、図１に示すデータ信号バス２０６を構成する第２の
データ信号９５に接続している。

【００９５】また、第３のインバータ６２を構成するＰ
−ＭＯＳＴ５５とＮ−ＭＯＳＴ５６とのゲート端子は、
図１に示すデータ信号バス２０６を構成する第３のデー
タ信号９６に接続し、第４のインバータ６３を構成する
Ｐ−ＭＯＳＴ５５とＮ−ＭＯＳＴ５６とのゲート端子
は、図１に示すデータ信号バス２０６を構成する第４の
データ信号９７に接続している。

【００９６】さらに、コンパレータ６８の出力である電
圧検出信号６９は、図１に示すように制御手段７に接続
している。

【００９７】図５は本発明の実施例における電圧検出回
路６のＤ／Ａ変換回路７７の入力信号と出力電圧の関係
を示す表であり、４つのデータ信号９４、９５、９６、
９７のデータに対応してコンパレータ６８の反転入力端
子に出力する電位を基準電圧信号４６の電位を”１”と
したときの比率を表す図である。

【００９８】図５に示すＤ１は図４に示す第１のデータ
信号９４に対応し、Ｄ２は第２のデータ信号９５に対応
し、Ｄ３は第３のデータ信号９６に対応し、Ｄ４は第４
のデータ信号９７に対応し、Ｄ／Ａ変換回路７７を構成
するコンパレータ６８の反転入力端子の電圧は、データ
信号９４、９５、９６、９７のデータによって１６通り
の出力レベルを取ることができる。

【００９９】図６は図１に示す制御手段７の内部構成を
示す回路図である。図６に示す制御手段は、電圧検出制
御回路１２２と昇圧制御回路１２３とスイッチ制御回路
１２４とで構成している。

【０１００】図６に示す制御手段を構成する電圧検出制
御回路１２２は、リングカウンタ１００と、４つのデー
タＦＦ（以下ＤＦＦと記載する）１０１、１０２、１０
３、１０４と、４つの２入力アンド回路１０５、１０
６、１０７、１０８と、２つの２入力オア回路１１１、
１１３と、４入力ノア回路１１２と、データ出力回路１
１０とで構成している。

【０１０１】図６に示す制御手段を構成する昇圧制御回
路１２３は、２つのインバータ１２１、１３７と、３つ
の２入力アンド回路１２５、１３６、１３８と、セット
リセットＦＦ（以下ＳＲＦＦと記載する）１３２とで構
成している。

【０１０２】図６に示す制御手段を構成するスイッチ制
御回路１２４は、２つのインバータ１４２、１４６と、
８つの２入力アンド回路１２６、１２７、１２８、１２
９、１３０、１３１、１４４、１４７と、３つのＳＲＦ
Ｆ１３３、１３４、１３５と、２入力オア回路１４５
と、３入力アンド回路１４８と、パルス幅制御回路１４
９とで構成している。

【０１０３】電圧検出制御回路１２２を構成するリング
カウンタ１００のクロック入力端子は、図１に示す時計
出力手段４が出力するロジック信号バス２０２を構成す
る第１のロジック信号７０に接続している。

【０１０４】リングカウンタ１００の出力Ｑ１は、第１
のＤＦＦ１０１のデータ入力端子と第１の２入力アンド
回路１０５の一方の入力端子とに接続し、リングカウン
タ１００の出力Ｑ２は、第２のＤＦＦ１０２のデータ入
力端子と第２の２入力アンド回路１０６の一方の入力端
子とに接続している。

【０１０５】リングカウンタ１００の出力Ｑ３は、第３
のＤＦＦ１０３のデータ入力端子と第３の２入力アンド
回路１０７の一方の入力端子とに接続し、リングカウン
タ１００の出力Ｑ４は、第４のＤＦＦ１０４のデータ入
力端子と第４の２入力アンド回路１０８の一方の入力端
子とに接続している。

【０１０６】４つのＤＦＦ１０１、１０２、１０３、１
０４のクロック入力端子は図１に示すロジック信号バス
２０２を構成する第２のロジック信号７１に接続してい
る。

【０１０７】第１のＤＦＦ１０１の反転出力は、第１の
２入力アンド回路１０５の他方の入力端子に接続し、第
２のＤＦＦ１０２の反転出力は、第２の２入力アンド回
路１０６の他方の入力端子に接続し、第３のＤＦＦ１０
３の反転出力は、第３の２入力アンド回路１０７の他方
の入力端子に接続し、第４のＤＦＦ１０４の反転出力
は、第４の２入力アンド回路１０８の他方の入力端子に
接続している。

【０１０８】第１の２入力アンド回路１０５の出力であ
る第１の選択信号９０は、第１の２入力オア回路１１１
の一方の入力端子と、スイッチ制御回路１２４を構成す
る第１２の２入力アンド回路１３０と第１３の２入力ア
ンド回路１３１との一方の入力端子と、図４に示す電圧
検出回路６の電圧分圧回路７５を構成する第４のＴＧ８
６の制御端子とに接続している。

【０１０９】第２の２入力アンド回路１０６の出力であ
る第２の選択信号９１は、第１の２入力オア回路１１１
の他方の入力端子と、昇圧制御回路１２３を構成する第
５の２入力アンド回路１２５の一方の入力端子と、図４
に示す電圧検出回路６の電圧分圧回路７５を構成する第
３のＴＧ８５の制御端子とに接続している。

【０１１０】第３の２入力アンド回路１０７の出力であ
る第３の選択信号９２は、第２の２入力オア回路１１３
の一方の入力端子と、スイッチ制御回路１２４を構成す
る第１０の２入力アンド回路１２８と第１１の２入力ア
ンド回路１２９との一方の入力端子と、図４に示す電圧
検出回路６の電圧分圧回路７５を構成する第２のＴＧ８
４の制御端子とに接続している。

【０１１１】第４の２入力アンド回路１０８の出力であ
る第４の選択信号９３は、第２の２入力オア回路１１３
の他方の入力端子と、スイッチ制御回路１２４を構成す
る第８の２入力アンド回路１２６と第９の２入力アンド
回路１２７との一方の入力端子と、スイッチ制御回路１
２４を構成するパルス幅制御回路１４９のロード端子
と、図４に示す電圧検出回路６の電圧分圧回路７５を構
成する第１のＴＧ８３の制御端子とに接続している。

【０１１２】また、それぞれの選択信号９０、９１、９
２、９３は、４入力ノア回路１１２のそれぞれの入力端
子に接続し、第１の２入力オア回路１１１の出力１１４
と第２の２入力オア回路１１３の出力１１６と４入力ノ
ア回路の出力１１５とは、データ出力回路１１０に接続
している。

【０１１３】データ出力回路１１０は４つのデータ信号
９４、９５、９６、９７を出力し、４つのデータ信号９
４、９５、９６、９７は、図４に示す電圧検出回路６の
Ｄ／Ａ変換回路７７を構成する４つのインバータ６０、
６１、６２、６３のゲート端子にそれぞれ接続してい
る。

【０１１４】４つの選択信号９０、９１、９２、９３
は、図１に示す選択信号バス２０４を表し、４つのデー
タ信号９４、９５、９６、９７は、図１に示すデータ信
号バス２０６を表している。

【０１１５】昇圧制御回路１２３を構成する第６の２入
力アンド回路１３６の一方の入力端子と第６のインバー
タ１３７の入力端子とは、図１に示す時計出力手段４が
出力するロジック信号バス２０２を構成する第３のロジ
ック信号７２に接続し、第６のインバータ１３７の出力
は、第７の２入力アンド回路１３８の一方の入力端子に
接続している。

【０１１６】昇圧制御回路１２３を構成する第５のイン
バータ１２１の入力端子と、スイッチ制御回路１２４を
構成する第８の２入力アンド回路１２６と第１０の２入
力アンド回路１２８と第１２の２入力アンド回路１３０
とのそれぞれの他方の入力端子とは、図４に示す電圧検
出回路６のＤ／Ａ変換回路７７を構成するコンパレータ
６８が出力する電圧検出信号６９に接続している。

【０１１７】第５のインバータ１２１の出力は、昇圧制
御回路１２３を構成する第５の２入力アンド回路１２５
と、スイッチ制御回路１２４を構成する第９の２入力ア
ンド回路１２７と第１１の２入力アンド回路１２９と第
１３の２入力アンド回路１３１とのそれぞれの他方の入
力端子に接続している。

【０１１８】第５の２入力アンド回路１２５の出力は、
第１のＳＲＦＦ１３２のリセット端子に接続し、第１の
ＳＲＦＦ１３２のセット端子は、スイッチ制御回路１２
４を構成する第８の２入力アンド回路１２６の出力と第
２のＳＲＦＦ１３３のセット端子とに接続している。

【０１１９】第１のＳＲＦＦ１３２の出力は、第６の２
入力アンド回路１３６と第７の２入力アンド回路１３８
との他方の入力端子に接続し、第１のＳＲＦＦ１３２の
反転出力は、スイッチ制御回路１２４を構成する３入力
アンド回路１４８の第１の入力端子に接続している。

【０１２０】第６の２入力アンド回路１３６の出力は第
１の昇圧制御信号１０で、第７のアンド回路１３８出力
は第２の昇圧制御信号１１であり、第１の昇圧制御信号
１０と第２の昇圧制御信号１１とは、図１に示す昇圧制
御信号バス２００として図２に示す昇圧手段２に接続し
ている。

【０１２１】スイッチ制御回路１２４を構成する第８の
２入力アンド回路１２６の出力は、前述したように第２
のＳＲＦＦ１３３と昇圧制御回路１２３を構成する第１
のＳＲＦＦ１３２とのセット端子に接続している。

【０１２２】第９の２入力アンド回路１２７の出力は、
第２のＳＲＦＦ１３３のリセット端子に接続し、第１０
の２入力アンド回路１２８の出力は、第３のＳＲＦＦ１
３４のセット端子に接続し、第１１の２入力アンド回路
１２９の出力は、第３のＳＲＦＦ１３４のリセット端子
に接続している。

【０１２３】第１２の２入力アンド回路１３０の出力
は、第４のＳＲＦＦ１３５のセット端子に接続し、第１
３の２入力アンド回路１３１の出力は、第４のＳＲＦＦ
１３５のリセット端子に接続している。

【０１２４】第２のＳＲＦＦ１３３の反転出力１５０は
パルス幅制御回路１４９のアップダウン端子に接続し、
第３のＳＲＦＦ１３４の出力である第２のスイッチ制御
信号３７はパルス幅制御回路１４９のイネーブル端子に
接続し、図１に示す時計出力手段４が出力するロジック
信号バス２０２を構成する第４のロジック信号７３は、
インバータ１４２を介してパルス幅制御回路１４９のク
ロック端子に接続している。

【０１２５】また、第５のロジック信号７４と、第６の
ロジック信号７５と、第７のロジック信号７６と、第８
のロジック信号７７と、第９のロジック信号７８とは、
パルス幅制御回路１４９のロジック信号入力端子に接続
している。

【０１２６】第２のスイッチ制御信号３７である第３の
ＳＲＦＦ１３４の出力は、第３の２入力オア回路１４５
の一方の端子と、前述した図３に示すスイッチ手段８を
構成する第２のスイッチ３１のゲート端子に接続してい
る。

【０１２７】第３のＳＲＦＦ１３４の反転出力は、第１
４の２入力アンド回路１４４と第１５の２入力アンド回
路１４７との一方の端子と３入力アンド回路１４８の第
２の入力端子に接続し、第４のＳＲＦＦ１３５の出力
は、３入力アンド回路１４８の第３の入力端子に接続し
ている。

【０１２８】パルス幅制御回路１４９の出力は、第１４
の２入力アンド回路１４４の他方の入力端子と第８のイ
ンバータ１４６の入力端子に接続し、第８のインバータ
１４６の出力は、第１５の２入力アンド回路１４７の他
方の入力端子に接続している。

【０１２９】第１４の２入力アンド回路１４４の出力
は、第３の２入力オア回路１４５の他方の入力端子に接
続し、第１のスイッチ制御信号３８である第３の２入力
オア回路１４５の出力は、前述した図３に示すスイッチ
手段８を構成する第１のスイッチ３０のゲート端子に接
続している。

【０１３０】第３のスイッチ制御信号３９である第１５
の２入力アンド回路１４７の出力は、前述した図３に示
すスイッチ手段８を構成する第３のスイッチ３２のゲー
ト端子に接続し、第４のスイッチ制御信号４０である３
入力アンド回路１４８の出力は、前述した図３に示すス
イッチ手段８を構成する第４のスイッチ３３のゲート端
子に接続している。

【０１３１】４つのスイッチ制御信号３７、３８、３
９、４０は、図１に示すスイッチ制御信号バス２０８を
表している。

【０１３２】図７は図６に示す制御手段７の電圧検出制
御回路１２２を構成するデータ出力回路１１０の回路構
成を示す回路図である。

【０１３３】図７に示すデータ出力回路は、４ビット構
成の３つのトライステート・バッファ・ブロック１１
７、１１８、１１９で構成し、第１のトライステート・
バッファ・ブロック１１７のイネーブル端子は、図６に
示す電圧検出制御回路１２２を構成する第１の２入力オ
ア回路１１１の出力１１４が接続している。

【０１３４】第２のトライステート・バッファ・ブロッ
ク１１８のイネーブル端子は、図６に示す電圧検出制御
回路１２２を構成する第２の２入力オア回路１１３の出
力１１６が接続し、第３のトライステート・バッファ・
ブロック１１９のイネーブル端子は、図６に示す電圧検
出制御回路１２２を構成する４入力ノア回路１１２の出
力１１５が接続している。

【０１３５】データ出力回路１１０を構成するトライス
テート・バッファ・ブロック１１７、１１８、１１９に
イネーブル信号が入力すると、第１のトライステート・
バッファ・ブロック１１７はヘキサの”８”を、第２の
トライステート・バッファ・ブロック１１８はヘキサ
の”Ｂ”を、第３のトライステート・バッファ・ブロッ
ク１１９はヘキサの”Ｆ”をデータ信号９４、９５、９
６、９７に出力する。

【０１３６】図８は図６に示す制御手段７のスイッチ制
御回路１２を構成するパルス幅制御回路１４９の回路構
成を示す回路図である。

【０１３７】図８に示すパルス幅制御回路は、５つの２
入力ナンド回路１５３、１６０、１６１、１６２、１６
３と、３つの４入力アンド回路１５６、１５７、１６４
と、４ビット構成の２つのトライステート・バッファ・
ブロック１５８、１５９と、ＤＦＦ１６５と、一般的な
７４ＨＣ１９１と同等の４ビット構成のバイナリ・アッ
プダウンカウンタ（以下アップダウンカウンタと記載す
る）１５５と、３つのインバータとで構成している。

【０１３８】アップダウンカウンタ１５５のイネーブル
端子は、図６に示す第２のスイッチ制御信号３７である
第３のＳＲＦＦ１３４の反転出力に接続し、アップダウ
ンカウンタ１５５のアップダウン端子は、図６に示す第
２のＳＲＦＦ１３３の反転出力１５０に接続し、アップ
ダウンカウンタ１５５のクロック端子は、図６に示す第
７のインバータの出力１５１である第４のロジック信号
７３の反転信号に接続している。

【０１３９】第１の２入力ナンド回路１５３の一方の入
力端子は、第４の選択信号９３に接続し、第２の２入力
ナンド回路１６０の一方の入力端子は、図１に示す時計
出力手段４が出力するロジック信号バス２０２を構成す
る第５のロジック信号７４に接続している。

【０１４０】第３の２入力ナンド回路１６１の一方の入
力端子は、図１に示す時計出力手段４が出力するロジッ
ク信号バス２０２を構成する第６のロジック信号７５に
接続し、第４の２入力ナンド回路１６２の一方の入力端
子は、ロジック信号バス２０２を構成する第７のロジッ
ク信号７６に接続し、第５の２入力ナンド回路１６３の
一方の入力端子は、ロジック信号バス２０２を構成する
第８のロジック信号７７に接続している。

【０１４１】第５のＤＦＦ１６５のクロック入力端子
は、図１に示す時計出力手段４が出力するロジック信号
バス２０２を構成する第９のロジック信号７８に接続し
ている。

【０１４２】第１の４入力アンド回路１５６の入力端子
は、アップダウンカウンタ１５５の４ビットの出力に接
続し、第２の４入力アンド回路１５７の入力端子は、ア
ップダウンカウンタ１５５の４ビットの出力の下位１ビ
ットが直接接続し、上位３ビットはインバータを介して
接続している。

【０１４３】第２の２入力ナンド回路１６０の他方の入
力端子は、アップダウンカウンタ１５５の出力Ｑ１に接
続し、第３の２入力ナンド回路１６１の他方の入力端子
は、アップダウンカウンタ１５５の出力Ｑ２に接続し、
第４の２入力ナンド回路１６２の他方の入力端子は、ア
ップダウンカウンタ１５５の出力Ｑ３に接続し、第５の
２入力ナンド回路１６３の他方の入力端子は、アップダ
ウンカウンタ１５５の出力Ｑ４に接続している。

【０１４４】第１の４入力アンド回路１５６の出力は、
第４の２入力オア回路１５４の一方の入力端子と第４の
トライステート・バッファ・ブロック１５８のイネーブ
ル端子に接続している。

【０１４５】第２の４入力アンド回路１５７の出力は、
第４の２入力オア回路１５４の他方の入力端子と第５の
トライステート・バッファ・ブロック１５９のイネーブ
ル端子に接続している。

【０１４６】第４のトライステート・バッファ・ブロッ
ク１５８と第５のトライステート・バッファ・ブロック
１５９との出力は各ビットごとに接続し、アップダウン
カウンタ１５５のデータ入力端子に接続している。

【０１４７】第４の２入力オア回路１５４の出力は、第
１の２入力ナンド回路１５３の他方の入力端子に接続
し、第１の２入力ナンド回路１５３の出力はアップダウ
ンカウンタ１５５のロード端子に接続している。

【０１４８】第２の２入力ナンド回路１６０と、第３の
２入力ナンド回路１６１と、第４の２入力ナンド回路１
６２と、第５の２入力ナンド回路１６３との出力は、第
３の４入力アンド回路１６４の入力端子に接続し、第３
の４入力アンド回路１６４の出力は第５のＤＦＦ１６５
のリセット端子に接続している。

【０１４９】第５のＤＦＦ１６５の反転出力は、第５の
ＤＦＦ１６５のデータ入力端子に接続し、第５のＤＦＦ
１６５の出力１５２は、図６に示すスイッチ制御回路１
２４を構成する第１４の２入力アンド回路１４４の他方
の端子と、第８のインバータ１４６の入力端子に接続し
ている。

【０１５０】パルス幅制御回路１４９を構成するトライ
ステート・バッファ・ブロック１５８、１５９にイネー
ブル信号が入力すると、第４のトライステート・バッフ
ァ・ブロック１５８はヘキサの”Ｅ”を、第５のトライ
ステート・バッファ・ブロック１５９はヘキサの”２”
をアップダウンカウンタ１５５のデータ入力端子に出力
する。

【０１５１】次に、本発明の実施例における電子時計の
充電方法について図を用いて説明する。

【０１５２】まず、エネルギー源１の熱電式発電器の熱
極と冷極とに温度差が発生すると、起電圧が発生し電源
電圧信号１８を介して、昇圧手段２と電圧検出回路６と
スイッチ手段８とに起電圧を供給する。

【０１５３】図３に示す逆流防止ダイオード３４のカソ
ード端子は電源電圧信号１８に接続しており、負の１〜
２ボルト程度の電圧が発生すると、逆流防止ダイオード
３４は順方向バイアスされて電流が流れ、コンデンサ４
１はしだいに充電されて、時計電圧信号３６に電圧が発
生して時計出力手段４と定電圧回路５と電圧検出回路６
と制御手段７とに電圧を供給する。

【０１５４】しかしこの時、時計電圧信号３６に発生す
る電圧は、逆流防止ダイオードの順方向のバイアスによ
る電圧降下をともない、電源電圧信号１８の電圧より約
０．５ボルト低くなる。

【０１５５】また、時計出力手段４と定電圧回路５と電
圧検出回路６と制御手段７とは、時計電圧信号３６の電
圧が負の０．７ボルト以上になると動作を始め、時計出
力手段４はロジック信号バス２０２を制御手段７に出力
して、制御手段７はロジック信号バス２０２の信号によ
り、昇圧制御バス２００と選択信号バス２０４とデータ
信号バス２０６とスイッチ制御信号バス２０８とに信号
を出力する。

【０１５６】時計出力手段４が動作を開始すると、４Ｈ
ｚの第１のロジック信号７０と、数十Ｈｚから数ＫＨｚ
の第２のロジック信号７１と、２Ｈｚの第３のロジック
信号７２と、１秒毎に運針するための駆動信号である第
４のロジック信号７３とを制御手段７に出力する。

【０１５７】また、時計出力手段４は、８Ｈｚの第５の
ロジック信号７４と、４Ｈｚの第６のロジック信号７５
と、２Ｈｚの第７のロジック信号７６と、１Ｈｚの第８
のロジック信号７７と、第８のロジック信号７７にディ
レイを持たせた第９のロッジク信号７８とを制御手段７
に出力する。

【０１５８】また、定電圧回路５は負の０．７ボルトの
基準電圧を基準電圧信号４６に出力して、図４に示す電
圧検出回路６を構成するＤ／Ａ変換回路７７に基準電圧
を供給している。

【０１５９】図６に示す制御手段７の電圧検出制御回路
１２２に第１のロジック信号７０と第２のロジック信号
７１とが入力すると、第１の選択信号９０と第２の選択
信号９１と第３の選択信号９２と第４の選択信号９３と
には、１秒毎に第２のロジック信号７１の１周期分のパ
ルスをそれぞれ第１のロジック信号７０の周期毎にずら
した信号を出力する。

【０１６０】図７に示すデータ出力回路１１０を構成す
る第１のトライステート・バッファ・ブロック１１７
は、第１の選択信号９０と第２の選択信号９１とが”ハ
イ”のとき、データ信号バス２０６にヘキサの”８”の
信号を出力する。

【０１６１】また、図７に示すデータ出力回路１１０を
構成する第２のトライステート・バッファ・ブロック１
１８は、第３の選択信号９２と第４の選択信号９３と
が”ハイ”のとき、データ信号バス２０６にヘキサの”
Ｂ”の信号を出力する。

【０１６２】また、図７に示すデータ出力回路１１０を
構成する第３のトライステート・バッファ・ブロック１
１９は、第１の選択信号９０と第２の選択信号９１と第
３の選択信号９２と第４の選択信号９３とのどれか１つ
が”ハイ”でないとき、データ信号バス２０６にヘキサ
の”Ｆ”の信号を出力する。

【０１６３】以上のことから、本発明の実施例では、デ
ータ出力回路１１０が出力するデータは、３つの状態の
データのみをデータ信号バス２０６に出力する。

【０１６４】データ信号バス２０６は、図４に示す電圧
検出回路のＤ／Ａ変換回路７７を構成する４つのインバ
ータ６０、６１、６２、６３のゲート端子に接続してい
ることから、コンパレータ６８の反転入力端子の電圧
は、図５に示すように、データ信号バス２０６がヘキサ
の”８”のときには負の０．３７４ボルトに、データ信
号バス２０６がヘキサの”Ｂ”のときには負の０．５１
４ボルトに、データ信号バス２０６がヘキサの”Ｆ”の
ときには負の０．７ボルトになる。

【０１６５】また、第１の選択信号９０と第２の選択信
号９１と第３の選択信号９２と第４の選択信号９３と
は、図４に示す電圧検出回路６の電圧分圧回路７５を構
成する４つのＴＧ８３、ＴＧ８４、ＴＧ８５、ＴＧ８６
の制御端子に入力している。

【０１６６】したがって、第１の選択信号９０が”ハ
イ”のときにはエネルギー源１の電源電圧信号１８の電
圧を、第２の選択信号９１が”ハイ”のときには昇圧手
段２の昇圧電圧信号１７の電圧を、第３の選択信号９２
が”ハイ”のときには蓄積手段３の蓄積電圧信号３５の
電圧を、第４の選択信号９３が”ハイ”のときには時計
出力手段４の時計電圧信号３６の電圧を選択して、それ
ぞれの電圧の第１の抵抗８１と第２の抵抗８２とで２分
の１に分圧した電圧をコンパレータ６８の非反転入力端
子に出力する。

【０１６７】以上のように、それぞれの選択信号９０、
９１、９２、９３に応じてコンパレータ６８の非反転入
力端子と反転入力端子に供給する電圧が異なり、それぞ
れの状態に応じてコンパレータ６８の出力である電圧検
出信号６９は”ロウ”または”ハイ”の電圧を図６に示
す制御手段７の昇圧制御回路１２３とスイッチ制御回路
１２４とに出力する。

【０１６８】さらに、第１の選択信号９０と第３の選択
信号９２と第４の選択信号９３とは、図６に示す制御手
段７のスイッチ制御回路１２４に入力し、第２の選択信
号９１は図６に示す昇圧制御回路１２３に入力してい
る。

【０１６９】したがって、昇圧制御回路１２３は、電圧
検出信号６９と第２の選択信号９１と第３のロジック信
号７２とにより、図２に示す昇圧手段２に、第１の昇圧
制御信号１０と第２の昇圧制御信号１１とで構成する昇
圧制御信号バス２００を出力する。

【０１７０】また、スイッチ制御回路１２４は、電圧検
出信号６９と第１の選択信号９０と第３の選択信号９２
と第４の選択信号９３と第４のロジック信号７３と第５
のロジック信号７４と第６ロジック信号７５と第７のロ
ジック信号７６と第８のロジック信号７７と第９のロジ
ック信号７８とにより、図３に示すスイッチ手段８に、
第１のスイッチ制御信号３８と第２のスイッチ制御信号
３７と第３のスイッチ制御信号３９と第４のスイッチ制
御信号４０とで構成するスイッチ制御信号バス２０８を
出力する。

【０１７１】図９は本発明の電子時計のエネルギー源が
発生電圧の上昇時と下降時の昇圧制御信号バスの駆動波
形を示す波形図である。

【０１７２】図９に示す波形図は、図３に示す蓄積手段
３である二次電池４３が充電されていない状態での波形
図である。

【０１７３】時間Ｔａで電源電圧信号１８の電圧が負の
１．２ボルト以上になると、時計出力手段４と定電圧回
路５と電圧検出回路６と制御手段７動作を始める。動作
を開始する時には、制御手段７を構成する４つのＤＦＦ
１０１、１０２、１０３、１０４と４つのＳＲＦＦ１３
２、１３３、１３４、１３５との出力は”ロウ”を出力
し、反転出力は”ハイ”を出力している。

【０１７４】時計出力手段４が動作を始めるとロジック
信号バス２０２にロジック信号が出力され、第１の選択
信号９０と第２の選択信号９１と第３の選択信号９２と
第４の選択信号９３とは、それぞれ第１のロジック信号
７０に同期して第２のロジック信号７１の１周期分のパ
ルスを１秒毎に出力する。

【０１７５】時間Ｔ１１で最初に第１の選択信号９０が
パルスを出力すると、図４に示す電圧検出回路６を構成
する第４のＴＧ８６を”オン”し、エネルギー源１が出
力する電源電圧信号１８の電圧の２分の１の電圧をオペ
アンプ６８の非反転入力端子に出力する。

【０１７６】また同じタイミングで、図６に示すデータ
出力回路１１０はデータ信号バス２０６を介して、図４
に示す電圧検出回路６にヘキサの”８”を出力し、第１
のインバータ６０と第２のインバータ６１と第３のイン
バータ６２とを構成するＰ−ＭＯＳＴ５５を”オン”
し、第４のインバータ６３を構成するＮ−ＭＯＳＴ５６
を”オン”することで、コンパレータ６８の反転入力端
子に負の０．３７４ボルトの電圧を出力する。

【０１７７】上記説明から明らかなように、時計出力手
段４が起動するための電源電圧信号１８の電圧は負の
１．２ボルトであり、したがって電源電圧信号１８の電
圧の２分の１の電圧は負の０．３７４ボルトより絶対値
で大きいので、図６に示す第４のＳＲＦＦ１３５の出力
は、第１の選択信号９０のパルスに同期して”ハイ”に
なる。

【０１７８】また、この時点では第１のＳＲＦＦ１３２
の反転出力と第２のＳＲＦＦ１３３の反転出力と第３の
ＳＲＦＦ１３４の反転出力とは”ハイ”になっている。

【０１７９】第１のＳＲＦＦ１３２の反転出力と第３の
ＳＲＦＦ１３４の反転出力とが”ハイ”になっているの
で、第４のＳＲＦＦ１３５の出力が”ハイ”になる時点
で、３入力アンド回路１４８の出力である第４のスイッ
チ制御信号４０は”ハイ”になる。

【０１８０】第４のスイッチ制御信号４０が”ハイ”に
なると、図３に示すスイッチ手段８を構成する第４のス
イッチ３３が導通し、時計出力手段４の時計電圧信号３
６の電圧は電源電圧信号１８の電圧になる。

【０１８１】また、第２のＳＲＦＦ１３３の反転出力
が”ハイ”になり、第３のＳＲＦＦ１３４の出力が”ロ
ウ”になっているので、パルス幅制御回路１４９はダウ
ンカウンタとして動作して、第１のスイッチ制御信号３
８と第１のスイッチ制御信号３８の反転信号である第３
のスイッチ制御信号３９とには、デューティが１秒毎に
変化する信号を出力して、図３に示すスイッチ手段８を
構成する第１のスイッチ３０と第３のスイッチ３２とを
制御する。

【０１８２】また、第３のＳＲＦＦ１３４の出力である
第２のスイッチ制御信号３７が”ロウ”になっているこ
とで、図３に示す第２のスイッチ３１は非導通になって
いる。

【０１８３】またこの時、第１のＳＲＦＦ１３２の出力
は”ロウ”であり、第６の２入力アンド回路１３６と第
７の２入力アンド回路１３８の出力である、第１の昇圧
制御信号１０と第２の昇圧制御信号１１とは”ロウ”を
出力し、図２に示す昇圧手段２は動作をしていない。

【０１８４】次に、時間Ｔ１２で、第２の選択信号９１
がパルスを出力すると、図４に示す電圧検出回路６を構
成する第３のＴＧ８５を”オン”し、昇圧手段２が出力
する昇圧電圧信号１７の電圧の２分の１の電圧をオペア
ンプ６８の非反転入力端子に出力する。

【０１８５】また同じタイミングで、図６に示すデータ
出力回路１１０はデータ信号バス２０６を介して、図４
に示す電圧検出回路６にヘキサの”８”を出力し、第１
のインバータ６０と第２のインバータ６１と第３のイン
バータ６２とを構成するＰ−ＭＯＳＴ５５を”オン”
し、第４のインバータ６３を構成するＮ−ＭＯＳＴ５６
を”オン”することで、コンパレータ６８の反転入力端
子に負の０．３７４ボルトの電圧を出力する。

【０１８６】ただし、この時点では昇圧手段２は動作し
ておらず、昇圧電圧信号１７の電圧は、ほぼグランド電
位になっている。したがって、図６に示す第１のＳＲＦ
Ｆ１３２の出力は”ロウ”のままになっており、第６の
２入力アンド回路１３６と第７の２入力アンド回路１３
８の出力である、第１の昇圧制御信号１０と第２の昇圧
制御信号１１とは”ロウ”を出力し、図２に示す昇圧手
段２は動作をしていない。

【０１８７】また、この時点では第２のＳＲＦＦ１３３
と第３のＳＲＦＦ１３４と第４のＳＲＦＦ１３５との出
力は変化していないので、それぞれのスイッチ制御信号
３７、３８、３９、４０は前の状態を維持している。

【０１８８】次に、時間Ｔ１３で、第３の選択信号９２
がパルスを出力すると、図４に示す電圧検出回路６を構
成する第２のＴＧ８４を”オン”し、蓄積手段３が出力
する蓄積電圧信号３５の電圧の２分の１の電圧をオペア
ンプ６８の非反転入力端子に出力する。

【０１８９】また同じタイミングで、図６に示すデータ
出力回路１１０はデータ信号バス２０６を介して、図４
に示す電圧検出回路６にヘキサの”Ｂ”を出力し、第３
のインバータ６２を構成するＰ−ＭＯＳＴ５５を”オ
ン”し、第１のインバータ６０と第２のインバータ６１
と第４のインバータ６３とを構成するＮ−ＭＯＳＴ５６
を”オン”することで、コンパレータ６８の反転入力端
子に負の０．５１４ボルトの電圧を出力する。

【０１９０】ただし、この時点では蓄積手段３の二次電
池４３は充電されておらず、蓄積電圧信号３５の電圧
は、ほぼグランド電位になっている。したがって、図６
に示す第３のＳＲＦＦ１３４の出力は”ロウ”のままに
なっている。

【０１９１】また、この時点では第１のＳＲＦＦ１３２
と第２のＳＲＦＦ１３３と第４のＳＲＦＦ１３５との出
力は変化していないので、スイッチ制御信号３７、３
８、３９、４０と昇圧制御信号１０、１１とは前の状態
を維持している。

【０１９２】次に、時間Ｔ１４で、第４の選択信号９３
がパルスを出力すると、図４に示す電圧検出回路６を構
成する第１のＴＧ８３を”オン”し、時計出力手段４が
出力する時計電圧信号３６の電圧の２分の１の電圧をオ
ペアンプ６８の非反転入力端子に出力する。

【０１９３】また同じタイミングで、図６に示すデータ
出力回路１１０はデータ信号バス２０６を介して、図４
に示す電圧検出回路６にヘキサの”Ｂ”を出力し、第３
のインバータ６２を構成するＰ−ＭＯＳＴ５５を”オ
ン”し、第１のインバータ６０と第２のインバータ６１
と第４のインバータ６３とを構成するＮ−ＭＯＳＴ５６
を”オン”することで、コンパレータ６８の反転入力端
子に負の０．５１４ボルトの電圧を出力する。

【０１９４】この時、時計出力手段４の時計電圧信号３
６は、図３に示す第４のスイッチ３３が導通しているこ
とで負の１．２ボルト以上の電圧になっている。充電さ
れておらず、蓄積電圧信号３５の電圧は、ほぼグランド
電位になっている。したがって時計電圧信号３６の電圧
の２分の１の電圧は負の０．５１４ボルトより絶対値で
大きいので、図６に示す第１のＳＲＦＦ１３２の出力
は”ハイ”になり、第２のＳＲＦＦ１３３との反転出力
は”ロウ”になる。

【０１９５】また、この時点では第３のＳＲＦＦ１３４
と第４のＳＲＦＦ１３５との出力は変化していない。

【０１９６】第１のＳＲＦＦ１３２の出力が”ハイ”に
なると、第６の２入力アンド回路１３６と第７の２入力
アンド回路１３８とは動作を開始し、本発明では２Ｈｚ
の第３のロジック信号７２に同期した信号が第１の昇圧
制御信号１０と第２の昇圧制御信号１１とに出力し、図
２に示す昇圧手段２が動作を開始する。

【０１９７】またこの時、第１のＳＲＦＦ１３２の反転
出力が”ロウ”になると、第４のスイッチ制御信号４０
は第１のＳＲＦＦ１３２の反転出力に同期して”ロウ”
になり、図３に示すスイッチ手段８を構成する第４のス
イッチ３３を非導通にする。

【０１９８】またこの時、第２のＳＲＦＦ１３３との反
転出力が”ロウ”になると、パルス幅制御回路１４９は
アップカウンタとして動作しようとする。

【０１９９】図９では省略しているが、次に時間Ｔ２１
で、第１の選択信号９０がパルスを出力するが、それぞ
れのＳＲＦＦ１３２、１３３、１３４、１３５の出力は
変化せず、前の状態を維持している。

【０２００】次に、時間Ｔ２２で、第２の選択信号９１
がパルスを出力しても、まだ昇圧電圧信号１７の電位が
充分昇圧しきれていないとすると、図６に示す第１のＳ
ＲＦＦ１３２の出力は”ロウ”になり、昇圧制御信号１
０、１１の動作を停止しする。

【０２０１】この時、第１のＳＲＦＦ１３２の反転出力
が”ハイ”になるので、第４のスイッチ制御信号４０
は、図３に示す第４のスイッチ３３を導通にする。

【０２０２】以下、時間Ｔ２３では時間Ｔ１３と同じ動
作をし、時間２４では時間１４と同じ動作をする。また
時間Ｔ３１でも時間Ｔ２１と同じ動作をする。

【０２０３】時間Ｔ３１と時間Ｔ３２との間の時間Ｔｂ
で、昇圧電圧信号１７が負の０．７５ボルト以上になる
と、時間Ｔ３２で第２の選択信号９１がパルスを出力す
ると、図４に示すコンパレータ６８は”ハイ”を出力
し、図６に示す第１のＳＲＦＦ１３２はリセットすると
がなくなり、第１のＳＲＦＦ１３２の出力は”ハイ”を
維持する。

【０２０４】また、第１のＳＲＦＦ１３２の反転出力
も”ロウ”を維持することから、第４のスイッチ制御信
号４０は”ロウ”を維持することになり、図３に示すス
イッチ手段８を構成する第４のスイッチ３３を非導通に
している。

【０２０５】また、時間Ｔｃでエネルギー源１の電源電
圧信号１７の電圧が負の０．７５ボルト以下になると、
時間Ｔ４１で出力する第１の選択信号９０に同期して、
第４のＳＲＦＦ１３５出力は”ロウ”になり、第４のス
イッチ制御信号４０を”ロウ”にしようとする。

【０２０６】また、図９には図示していないが、蓄積手
段３の蓄積電圧信号３５の電圧が負の１．０３ボルト以
上になると、第３のＳＲＦＦ１３４の出力は”ハイ”に
なり、パルス幅制御回路１４９を停止し、第１のスイッ
チ制御信号３８と第２のスイッチ制御信号３７とを”ハ
イ”にし、第３のスイッチ制御信号３９と第４のスイッ
チ制御信号４０とを”ロウ”にする。

【０２０７】したがって、図３に示す第１のスイッチ３
０と第２のスイッチ３１とが導通することで、蓄積電圧
信号３５と時計電圧信号３６とがつながり、第３のスイ
ッチ３２と第４のスイッチ３３とは非道通にしている。

【０２０８】以上のように、３入力アンド回路１４８は
昇圧電圧信号１７が負の０．７５ボルト以上になるか、
蓄積電圧信号３５が負の１．０３ボルト以上になるか、
電源電圧信号１８が負の０．７５ボルト以下になるとき
に、図３に示す第４のスイッチ３３を非導通にするよう
になっている。

【０２０９】図３に示す第４のスイッチ３３を非導通に
することは、昇圧電圧信号１７と蓄積電圧信号３５との
電圧が電源電圧信号１８の電圧以上になるときにエネル
ギー源１に電流が逆流するのを防止するためである。

【０２１０】図１０は図８に示すパルス幅制御回路がダ
ウンカウントする様子を示す波形図であり、図１１は図
８に示すパルス幅制御回路がアップカウントする様子を
示す波形図である。

【０２１１】図１０または図１１に示していないが、第
５ロジック信号７４に用いる８Ｈｚの信号と、第６ロジ
ック信号７５に用いる４Ｈｚの信号と、第７ロジック信
号７６に用いる１Ｈｚの信号と、第８ロジック信号７７
に用いる１Ｈｚの信号とは第４の選択信号９３の立ち上
がりに同期して立ち上がる信号である。

【０２１２】また、第４のロジック信号７３は第４の選
択信号９３に同期し、第４の選択信号９３より多少早く
パルスを出力する信号であり、第９のロジック信号７８
は第４の選択信号９３のパルス出力の後に出力する１Ｈ
ｚの信号である。

【０２１３】以下に、図８に示すパルス幅制御回路と図
１０のダウンカウント波形とを用いてその駆動方法を説
明する。

【０２１４】図１０に示すアップダウンカウンタ１５５
の出力は、最初にヘキサの”４”になっており、第４の
ロジック信号７３の反転信号がアップダウンカウンタ１
５５のクロック入力端子に入力すると、アップダウンカ
ウンタ１５５の出力はヘキサの”３”になる。

【０２１５】次に、第４のロジック信号７３の反転信号
がアップダウンカウンタ１５５のクロック入力端子に入
力すると、アップダウンカウンタ１５５の出力はヘキサ
の”２”になる。

【０２１６】その次に、第４のロジック信号７３の反転
信号がアップダウンカウンタ１５５のクロック入力端子
に入力すると、アップダウンカウンタ１５５の出力はヘ
キサの”１”になる。

【０２１７】アップダウンカウンタ１５５の出力がヘキ
サの”１”になると、第２の４入力アンド回路１５７
は、第５のトライステートバッファブロック１５９と第
４の２入力オア回路１５４とに”ハイ”のイネーブル信
号を出力する。

【０２１８】第５のトライステートバッファブロック１
５９はイネーブル信号によって、アップダウンカウンタ
１５５のデータ入力端子にヘキサの”２”を出力し、そ
れと同時にイネーブル信号が出力されると、第４の選択
信号９３の反転信号がアップダウンカウンタ１５５のロ
ード入力端子に出力される。

【０２１９】アップダウンカウンタ１５５のロード入力
端子に第４の選択信号９３の反転信号が入力すると、ア
ップダウンカウンタ１５５の出力はヘキサの”２”を出
力して、アップダウンカウンタ１５５がオーバーフロー
しないようになっている。

【０２２０】上記記載のように、アップダウンカウンタ
１５５の出力が決定すると、第５のＤＦＦ１６５は第９
のロジック信号７８の立ち上がりに同期して、第５のＤ
ＦＦ１６５の出力１５２を”ハイ”にして、アップダウ
ンカウンタ１５５の出力値の数の第５のロジック信号７
４が入力されたときに、第５のＤＦＦ１６５をリセット
して出力１５２を”ロウ”にすることで、充電時間のデ
ューティを決定する。

【０２２１】以下に、図８に示すパルス幅制御回路と図
１１のアップカウント波形とを用いてその駆動方法を説
明する。

【０２２２】図１１に示すアップダウンカウンタ１５５
の出力は、最初にヘキサの”Ｃ”になっており、第４の
ロジック信号７３の反転信号がアップダウンカウンタ１
５５のクロック入力端子に入力すると、アップダウンカ
ウンタ１５５の出力はヘキサの”Ｄ”になる。

【０２２３】次に、第４のロジック信号７３の反転信号
がアップダウンカウンタ１５５のクロック入力端子に入
力すると、アップダウンカウンタ１５５の出力はヘキサ
の”Ｅ”になる。

【０２２４】その次に、第４のロジック信号７３の反転
信号がアップダウンカウンタ１５５のクロック入力端子
に入力すると、アップダウンカウンタ１５５の出力はヘ
キサの”Ｆ”になる。

【０２２５】アップダウンカウンタ１５５の出力がヘキ
サの”Ｆ”になると、第１の４入力アンド回路１５６
は、第４のトライステートバッファブロック１５８と第
４の２入力オア回路１５４とに”ハイ”のイネーブル信
号を出力する。

【０２２６】第４のトライステートバッファブロック１
５８はイネーブル信号によって、アップダウンカウンタ
１５５のデータ入力端子にヘキサの”Ｅ”を出力し、そ
れと同時にイネーブル信号が出力されると、第４の選択
信号９３の反転信号がアップダウンカウンタ１５５のロ
ード入力端子に出力される。

【０２２７】アップダウンカウンタ１５５のロード入力
端子に第４の選択信号９３の反転信号が入力すると、ア
ップダウンカウンタ１５５の出力はヘキサの”Ｅ”を出
力して、アップダウンカウンタ１５５がオーバーフロー
しないようになっている。

【０２２８】上記記載のように、アップダウンカウンタ
１５５の出力が決定すると、第５のＤＦＦ１６５は第９
のロジック信号７８の立ち上がりに同期して、第５のＤ
ＦＦ１６５の出力１５２を”ハイ”にして、アップダウ
ンカウンタ１５５の出力値の数の第５のロジック信号７
４が入力されたときに、第５のＤＦＦ１６５をリセット
して出力１５２を”ロウ”にすることで、充電時間のデ
ューティを決定する。

【０２２９】以上のように、第５のＤＦＦ１６５の出力
１５２が決定すると、図６に示す第１のスイッチ制御信
号３８は、第５のＤＦＦ１６５の出力１５２と同じ信号
を、図３に示すスイッチ手段８を構成する第１のスイッ
チ３０に出力して、”ハイ”の時のみ第１のスイッチ３
０を導通する。

【０２３０】また、図６に示す第３のスイッチ制御信号
３９は、第５のＤＦＦ１６５の出力１５２と反転の信号
を、図３に示すスイッチ手段８を構成する第３のスイッ
チ３２に出力して、”ハイ”の時のみ第３のスイッチ３
２を導通する。

【０２３１】本発明の実施例における蓄積手段３と時計
出力手段４とを充電するための充電時間を増減する最小
分解能は第５のロジック信号７４の周波数で決定してお
り、本発明では８Ｈｚを用いいているため最小ステップ
が６２．５ミリ秒となっている。

【０２３２】また、ステップ数は０からＦまでの１６分
割としているが、特にこの数値に限定されることはな
く、より高い周波数のロジック信号とより多くのロジッ
ク信号とを用い、パルス幅制御回路１４９を構成するア
ップダウンカウンタ１５５のビット数を多くすること
で、より小さいステップ幅、より多くのステップ数とす
ることが可能である。

【０２３３】また、本発明の実施例における電圧検出回
路６のＤ／Ａ変換回路７７を構成するインバータ６０、
６１、６２、６３は、Ｐ−ＭＯＳＴ５５とＮ−ＭＯＳＴ
５６と２つの抵抗５７、５８とで構成しているが、Ｐ−
ＭＯＳＴ５５とＮ−ＭＯＳＴ５６とのチャネル幅／チャ
ネル長を調整し所望のオン抵抗のインバータにすること
で本発明の実施例と同じ動作をするは明らかである。

【０２３４】また、本発明の実施例では制御手段７の電
圧検出制御回路１２２を構成するデータ出力回路１１０
のトライステートバッファブロック１１７、１１８、１
１９とスイッチ制御回路を構成するパルス幅制御回路１
４９のトライステートバッファブロック１５８、１５９
とは、記憶素子として例えばＭＯＮＯＳやＮＭＯＳやフ
ラッシュＲＯＭなどの不揮発性のメモリ素子を用いるこ
とで、仕様に応じてデータを書き換えることが可能な電
子時計を提供することができる。

【０２３５】

【発明の効果】本発明の実施例によると、制御手段とし
て、蓄積手段と時計出力手段の電圧を検出する電圧検出
の出力応じて、ステップ状に変化するパルス信号を生成
し、蓄積手段と時計出力手段の充電時間を制御すること
より、蓄積手段に効率良く発生エネルギーを充電するこ
とができる。

【０２３６】さらに、上記制御手段を用いると、１秒の
間に時計出力手段を充電する時間がとれるから、安定化
容量には１パルス分のパルスモータ駆動電力を充電する
だけでよく、安定化容量の容量値を従来の半分以下にで
きる。このため、充電のための時定数が小さくなり、蓄
積手段にエネルギーがほとんどないときでも、すみやか
に充電して時計出力手段の最低動作電圧に達するため、
自起動性がよくなる。

【０２３７】さらに、電圧検出回路に４つのＣ−ＭＯＳ
Ｔが並列接続されたＤ／Ａ変換回路を用いて、定電圧回
路から１６種類の基準電圧電圧をつくれるため、一つの
電圧比較回路でエネルギー源発生電圧、昇圧手段出力電
圧、蓄積手段出力電圧等の電圧等を時分割に検出でき
る。

【０２３８】さらに、エネルギー源に一定出力がある
と、逆流防止ダイオードを時計出力手段の出力によっ
て、短絡することにより、逆流防止ダイオードによる抵
抗損を防止することにより、発生エルルギーの蓄積手段
と時計出力手段での利用効率を上げることができる。

【図面の簡単な説明】

【図１】本発明の実施例における電子時計の回路構成を
示すブロック図である。

【図２】本発明の実施例におけるエネルギー源と昇圧手
段との内部構成を示す回路図である。

【図３】本発明の実施例における蓄積手段と時計出力手
段とスイッチ手段との内部構成を示す回路図である。

【図４】本発明の実施例における定電圧回路と電圧検出
回路の内部構成を示す回路図である。

【図５】本発明の実施例における電圧検出回路のＤ／Ａ
変換回路の入力信号と出力電圧の関係を示す表である。

【図６】本発明の実施例における制御手段の内部構成を
示す回路図である。

【図７】本発明の実施例における制御手段の電圧検出制
御回路を構成するデータ出力回路の回路構成を示す回路
図である。

【図８】本発明の実施例における制御手段のスイッチ制
御回路を構成するパルス幅制御回路の回路構成を示す回
路図である。

【図９】本発明の電子時計のエネルギー源が発生電圧の
上昇時と下降時の昇圧制御信号バスの駆動波形を示す波
形図である。

【図１０】本発明の実施例におけるパルス幅制御回路が
ダウンカウントする様子を示す波形図である。

【図１１】本発明の実施例におけるパルス幅制御回路が
アップカウントする様子を示す波形図である。

【図１２】従来例の充電回路の制御信号の波形図であ
る。

【図１３】従来例の電子時計の充電回路の回路図であ
る。

【符号の説明】

１エネルギー源２昇圧手段３蓄積手段４時計出力手段５定電圧回路６電圧検出回路７制御手段８スイッチ手段１７昇圧電圧信号１８電源電圧信号１９グランド信号３５蓄積電圧信号３６時計電圧信号４６基準電圧信号６９電圧検出信号２００昇圧制御信号バス２０２ロジック信号バス２０４選択信号バス２０６データ信号バス２０８スイッチ制御信号バス

Claims

【特許請求の範囲】

【請求項１】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有することを特徴とする電子時計。
【請求項２】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、電圧検出回路は、電源電圧信号
と昇圧電圧信号と蓄積電圧信号と時計電圧信号との電圧
を選択信号バスの信号により選択するトランスミッショ
ンゲートと選択する電圧を２分割する抵抗と有する電圧
分圧回路と、定電圧回路の基準電圧を低電位側電源とし
て出力に対して高電位側と低電位側とに同じ値の抵抗を
それぞれ接続してデータ信号バスが入力に接続する複数
インバータと、コンパレータとを備えるＤ／Ａ変換回路
とで構成し、それぞれのインバータの抵抗値は順番に２
の乗数倍に設定してあり、それぞれのインバータの出力
はコンパレータの反転入力端子に接続し、コンパレータ
の非反転入力端子は電圧分圧回路の出力が接続すること
を特徴とする電子時計。
【請求項３】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、ロジック信号バスにより電圧検
出回路を制御するための選択信号バスとデータ信号バス
とを出力する電圧検出制御回路と、電圧検出信号と選択
信号バスとロジック信号バスとにより昇圧手段を制御す
るための昇圧制御信号バスを出力する昇圧制御回路と、
パルス幅制御回路を有し電圧検出信号と選択信号バスと
ロジック信号バスとによりスイッチ手段を制御すること
により蓄積手段と時計出力手段とへの充電時間を制御す
るスイッチ制御信号バスを出力するスイッチ制御回路と
を備える制御手段と、スイッチ制御信号バスにより蓄積
手段と時計出力手段とへの充電時間を制御する複数のス
イッチを備えるスイッチ手段とを有することを特徴とす
る電子時計。
【請求項４】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、制御手段が出力する第１のスイッチ制御信号が接
続して昇圧電圧信号と蓄積電圧信号との間に位置する第
１のスイッチと、制御手段が出力する第２のスイッチ制
御信号が接続して蓄積電圧信号と時計電圧信号との間に
位置する第２のスイッチと、制御手段が出力する第３の
スイッチ制御信号が接続して昇圧電圧信号と時計電圧信
号との間に位置する第３のスイッチと、制御手段が出力
する第４のスイッチ制御信号が接続して電源電圧信号と
時計電圧信号との間に位置する第４のスイッチと第４の
スイッチに並列に接続する逆流防止ダイオードとを備え
るスイッチ手段とを有することを特徴とする電子時計。
【請求項５】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、時計出力手段は電源電圧信号の
電圧が一定の電圧になるとロジック信号バスを制御手段
に出力し、制御手段を構成する電圧検出制御回路はロジ
ック信号バスの信号により、選択信号バスを電圧検出回
路を構成する電圧分圧回路に出力し、選択信号バスに対
応するデータ信号バスを電圧検出回路を構成するＤ／Ａ
変換回路に出力し、選択信号バスが選択する電圧値をＤ
／Ａ変換回路で検出して制御手段を構成する昇圧制御回
路とスイッチ制御回路とに電圧検出信号を出力し、昇圧
制御回路は電圧検出信号と選択信号バスの第２の選択信
号と第４の選択信号とにより昇圧手段に昇圧制御信号バ
スを出力し、スイッチ制御回路は電圧検出信号と選択信
号バスの第１の選択信号と第３の選択信号と第４の選択
信号とによりスイッチ制御回路を構成するパルス幅制御
回路を制御することでスイッチ制御信号バスをスイッチ
手段に出力して蓄積手段と時計出力手段とへの充電時間
を制御することを特徴とする電子時計の充電方法。
【請求項６】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、時計出力手段は電源電圧信号の
電圧が一定の電圧になるとロジック信号バスを制御手段
に出力し、制御手段を構成する電圧検出制御回路はロジ
ック信号バスの信号により、選択信号バスを電圧検出回
路を構成する電圧分圧回路に出力し、選択信号バスに対
応するデータ信号バスを電圧検出回路を構成するＤ／Ａ
変換回路に出力し、選択信号バスが選択する電圧値をＤ
／Ａ変換回路で検出して制御手段を構成する昇圧制御回
路とスイッチ制御回路とに電圧検出信号を出力し、昇圧
制御回路は電圧検出信号と選択信号バスの第２の選択信
号と第４の選択信号とにより昇圧手段に昇圧制御信号バ
スを出力し、蓄積電圧信号の電圧が一定電圧以下で、時
計電圧信号の電圧が一定電圧以下の時に、スイッチ制御
回路は電圧検出信号と選択信号バスの第１の選択信号と
第３の選択信号と第４の選択信号とによりスイッチ制御
回路を構成するパルス幅制御回路をダウンカウンタとし
て制御し、スイッチ手段を構成する昇圧電圧信号と蓄積
電圧信号との間に位置する第１のスイッチの導通時間を
減らし、スイッチ手段を構成する昇圧電圧信号と時計電
圧信号との間に位置する第３のスイッチの導通時間を増
やすように制御することを特徴とする電子時計の充電方
法。
【請求項７】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、時計出力手段は電源電圧信号の
電圧が一定の電圧になるとロジック信号バスを制御手段
に出力し、制御手段を構成する電圧検出制御回路はロジ
ック信号バスの信号により、選択信号バスを電圧検出回
路を構成する電圧分圧回路に出力し、選択信号バスに対
応するデータ信号バスを電圧検出回路を構成するＤ／Ａ
変換回路に出力し、選択信号バスが選択する電圧値をＤ
／Ａ変換回路で検出して制御手段を構成する昇圧制御回
路とスイッチ制御回路とに電圧検出信号を出力し、昇圧
制御回路は電圧検出信号と選択信号バスの第２の選択信
号と第４の選択信号とにより昇圧手段に昇圧制御信号バ
スを出力し、蓄積電圧信号の電圧が一定電圧以下で、時
計電圧信号の電圧が一定電圧以上の時には、スイッチ制
御回路は電圧検出信号と選択信号バスの第３の選択信号
と第４の選択信号とによりスイッチ制御回路を構成する
パルス幅制御回路をアップカウンタとして制御し、スイ
ッチ手段を構成する昇圧電圧信号と蓄積電圧信号との間
に位置する第１のスイッチの導通時間を増やし、スイッ
チ手段を構成する昇圧電圧信号と時計電圧信号との間に
位置する第３のスイッチの導通時間を減らすように制御
することを特徴とする電子時計の充電方法。
【請求項８】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、時計出力手段は電源電圧信号の
電圧が一定の電圧になるとロジック信号バスを制御手段
に出力し、制御手段を構成する電圧検出制御回路はロジ
ック信号バスの信号により、選択信号バスを電圧検出回
路を構成する電圧分圧回路に出力し、選択信号バスに対
応するデータ信号バスを電圧検出回路を構成するＤ／Ａ
変換回路に出力し、選択信号バスが選択する電圧値をＤ
／Ａ変換回路で検出して制御手段を構成する昇圧制御回
路とスイッチ制御回路とに電圧検出信号を出力し、昇圧
制御回路は電圧検出信号と選択信号バスの第２の選択信
号と第４の選択信号とにより昇圧手段に昇圧制御信号バ
スを出力し、蓄積電圧信号の電圧が一定電圧以下で、昇
圧電圧信号の電圧が一定電圧以下の時には、スイッチ制
御回路は電圧検出信号と選択信号バスの第２の選択信号
と第３の選択信号と第４の選択信号とにより、スイッチ
手段を構成する電源電圧信号と時計電圧信号との間に位
置する第４のスイッチを導通にし、逆流防止ダイオード
をショートするように制御することを特徴とする電子時
計の充電方法。
【請求項９】外部エネルギーにより電源電圧信号に発
生電圧を出力するエネルギー源と、電源電圧信号の電圧
を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を出
力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッチ
手段を介して蓄積する蓄積手段と、電源電圧信号または
昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手段
を介して時計電圧信号に入力することで複数のロジック
信号を出力する時計出力手段と、時計電圧信号の電圧か
ら基準電圧を出力する定電圧回路と、電源電圧信号と昇
圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を選
択信号バスとデータ信号バスとにより電圧検出信号を出
力する電圧検出回路と、複数のロジック信号と電圧検出
信号とによって昇圧制御信号バスと選択信号バスとデー
タ信号バスとスイッチ制御信号バスとを出力する制御手
段と、スイッチ制御信号バスにより蓄積手段と時計出力
手段とへの充電時間を制御する複数のスイッチを備える
スイッチ手段とを有し、時計出力手段は電源電圧信号の
電圧が一定の電圧になるとロジック信号バスを制御手段
に出力し、制御手段を構成する電圧検出制御回路はロジ
ック信号バスの信号により、選択信号バスを電圧検出回
路を構成する電圧分圧回路に出力し、選択信号バスに対
応するデータ信号バスを電圧検出回路を構成するＤ／Ａ
変換回路に出力し、選択信号バスが選択する電圧値をＤ
／Ａ変換回路で検出して制御手段を構成する昇圧制御回
路とスイッチ制御回路とに電圧検出信号を出力し、昇圧
制御回路は電圧検出信号と選択信号バスの第２の選択信
号と第４の選択信号とにより昇圧手段に昇圧制御信号バ
スを出力し、蓄積電圧信号の電圧が一定電圧以下で、昇
圧電圧信号の電圧が一定電圧以上の時には、スイッチ制
御回路は電圧検出信号と選択信号バスの第２の選択信号
とにより、スイッチ手段を構成する電源電圧信号と時計
電圧信号との間に位置する第４のスイッチを非導通に
し、逆流防止ダイオードを挿入するように制御すること
を特徴とする電子時計の充電方法。
【請求項１０】外部エネルギーにより電源電圧信号に
発生電圧を出力するエネルギー源と、電源電圧信号の電
圧を昇圧制御信号バスにより昇圧電圧信号に昇圧電圧を
出力する昇圧手段と、昇圧電圧信号の昇圧電圧をスイッ
チ手段を介して蓄積する蓄積手段と、電源電圧信号また
は昇圧電圧信号または蓄積電圧信号の電圧をスイッチ手
段を介して時計電圧信号に入力することで複数のロジッ
ク信号を出力する時計出力手段と、時計電圧信号の電圧
から基準電圧を出力する定電圧回路と、電源電圧信号と
昇圧電圧信号と蓄積電圧信号と時計電圧信号との電圧を
選択信号バスとデータ信号バスとにより電圧検出信号を
出力する電圧検出回路と、複数のロジック信号と電圧検
出信号とによって昇圧制御信号バスと選択信号バスとデ
ータ信号バスとスイッチ制御信号バスとを出力する制御
手段と、スイッチ制御信号バスにより蓄積手段と時計出
力手段とへの充電時間を制御する複数のスイッチを備え
るスイッチ手段とを有し、時計出力手段は電源電圧信号
の電圧が一定の電圧になるとロジック信号バスを制御手
段に出力し、制御手段を構成する電圧検出制御回路はロ
ジック信号バスの信号により、選択信号バスを電圧検出
回路を構成する電圧分圧回路に出力し、選択信号バスに
対応するデータ信号バスを電圧検出回路を構成するＤ／
Ａ変換回路に出力し、選択信号バスが選択する電圧値を
Ｄ／Ａ変換回路で検出して制御手段を構成する昇圧制御
回路とスイッチ制御回路とに電圧検出信号を出力し、昇
圧制御回路は電圧検出信号と選択信号バスの第２の選択
信号と第４の選択信号とにより昇圧手段に昇圧制御信号
バスを出力し、蓄積電圧信号の電圧が一定電圧以上の時
には、スイッチ制御回路は電圧検出信号と選択信号バス
の第３の選択信号とによりスイッチ制御回路を構成する
パルス幅制御回路を非選択状態にし、スイッチ手段を構
成する蓄積手段と時計出力手段との間に位置する第２の
スイッチを導通にし、エネルギー源と時計出力手段との
間に位置する第４のスイッチを非導通にし、逆流防止ダ
イオードを挿入するように制御することを特徴とする電
子時計の充電方法。