JPH09160521A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH09160521A JPH09160521A JP7320347A JP32034795A JPH09160521A JP H09160521 A JPH09160521 A JP H09160521A JP 7320347 A JP7320347 A JP 7320347A JP 32034795 A JP32034795 A JP 32034795A JP H09160521 A JPH09160521 A JP H09160521A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- dot clock
- signal
- pull
- data table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ドットクロック周波数データテーブルをＰＬ
Ｌの引込み範囲のオーバーラップ率の異なるものを設
け、粗検索と本検索の２段階検索し、ロックに要する時
間を短縮する。 【解決手段】 表示回路部７で端子１よりの水平同期信
号の周波数を判別し、ＣＰＵ９にデータを送り、ＣＰＵ
により表示回路部の切換え等を行い、同時にクロックジ
ェネレータ５に信号を送り、ＶＣＯ４よりの信号を水平
周波数の判別に基づく所要の周波数に変換出力するよう
に制御する。ＣＰＵは記憶部８よりＰＬＬの引込み範囲
のオーバーラップ率を低く設定したドットクロック周波
数データテーブルを読出し、クロックジェネレータを制
御し、引込みにて、標準オーバーラップ率のデータテー
ブルを読出し、当該周波数を含む引込み範囲のデータを
判別し、クロックジェネレータを制御する。
Ｌの引込み範囲のオーバーラップ率の異なるものを設
け、粗検索と本検索の２段階検索し、ロックに要する時
間を短縮する。 【解決手段】 表示回路部７で端子１よりの水平同期信
号の周波数を判別し、ＣＰＵ９にデータを送り、ＣＰＵ
により表示回路部の切換え等を行い、同時にクロックジ
ェネレータ５に信号を送り、ＶＣＯ４よりの信号を水平
周波数の判別に基づく所要の周波数に変換出力するよう
に制御する。ＣＰＵは記憶部８よりＰＬＬの引込み範囲
のオーバーラップ率を低く設定したドットクロック周波
数データテーブルを読出し、クロックジェネレータを制
御し、引込みにて、標準オーバーラップ率のデータテー
ブルを読出し、当該周波数を含む引込み範囲のデータを
判別し、クロックジェネレータを制御する。
Description
【０００１】
【産業上の利用分野】本発明は多種類の水平周波数の映
像信号を入力する画像表示装置に係り、ＰＬＬ（位相同
期ループ）回路の引込み範囲の合わせ込み時間を短縮す
るものに関する。
像信号を入力する画像表示装置に係り、ＰＬＬ（位相同
期ループ）回路の引込み範囲の合わせ込み時間を短縮す
るものに関する。
【０００２】
【従来の技術】表示画素が映像データと１対１で対応す
る画像表示装置、例えば、プラズマディスプレイパネル
（ＰＤＰ）あるいは液晶表示素子（ＬＣＤ）等を用いた
画像表示装置では、入力映像信号の水平同期信号の周波
数（水平周波数）および位相が表示装置の表示のタイミ
ングの基準となるドットクロックの周波数および位相と
一致していることが必要である。これは、入力同期信号
とドットクロックの位相がずれた場合、表示データのサ
ンプリング位置にずれが生じ、例えば、白と黒の１ドッ
トずつの繰り返しパターンがグレー表示になったり、繰
り返し周期が乱れたり、あるいは文字を表示した場合に
縦の線が二重に表示される等の現象が生じ、正常な画像
表示がなされない場合があるからである。また、入力信
号の水平周波数とドットクロックの周波数が異なる場
合、単位時間当たりの画像データのサンプリング数の違
いにより横方向にデータが間引かれ、あるいは付加さ
れ、正常な画像を表示できなくなり、さらにはドットク
ロックと水平同期信号の位相の引込み範囲を越えた場合
は同期がとれなくなる事態も生じる。
る画像表示装置、例えば、プラズマディスプレイパネル
（ＰＤＰ）あるいは液晶表示素子（ＬＣＤ）等を用いた
画像表示装置では、入力映像信号の水平同期信号の周波
数（水平周波数）および位相が表示装置の表示のタイミ
ングの基準となるドットクロックの周波数および位相と
一致していることが必要である。これは、入力同期信号
とドットクロックの位相がずれた場合、表示データのサ
ンプリング位置にずれが生じ、例えば、白と黒の１ドッ
トずつの繰り返しパターンがグレー表示になったり、繰
り返し周期が乱れたり、あるいは文字を表示した場合に
縦の線が二重に表示される等の現象が生じ、正常な画像
表示がなされない場合があるからである。また、入力信
号の水平周波数とドットクロックの周波数が異なる場
合、単位時間当たりの画像データのサンプリング数の違
いにより横方向にデータが間引かれ、あるいは付加さ
れ、正常な画像を表示できなくなり、さらにはドットク
ロックと水平同期信号の位相の引込み範囲を越えた場合
は同期がとれなくなる事態も生じる。
【０００３】現在、小型コンピュータ装置等には数えき
れないほどの種類があり、これらから出力される信号の
水平周波数は、例えば、15KHz 、24KHz 、31KHz 、ある
いは37KHz 等のように様々であり、さらにはこれらの周
波数に装置間のばらつきがある。このため、このような
信号を切換えて入力する画像表示装置は、入力映像信号
の水平周波数（ばらつきを含む）および表示装置の表示
画素数に応じて最適のドットクロック周波数を選択でき
ることが必要で、ハード的には、上記各水平周波数ごと
に対応すべきドットクロックの周波数範囲を設定し、こ
の周波数範囲を複数の引込み範囲を連続させてカバーす
るようにし、これに必要な周波数のドットクロックを発
生するクロックジェネレータを設けると共に、入力映像
信号を所要の期間サンプリングし表示デバイス上の物理
的な位置（画素）に割当てる制御回路を設け、ソフト的
には、入力水平同期信号に対するドットクロックの位相
のロック状態を判断し、入力映像信号に対応するように
ドットクロックを制御すると共に、表示回路部の切換え
等を行う機能を設けている。このためにクロックジェネ
レータをシリアルインターフェース対応のものとし、ド
ットクロックの位相がロックしない場合はドットクロッ
クの周波数を徐々に可変し、ＰＬＬ（位相同期ループ）
回路の引込み範囲に合わせ込むようにしている。
れないほどの種類があり、これらから出力される信号の
水平周波数は、例えば、15KHz 、24KHz 、31KHz 、ある
いは37KHz 等のように様々であり、さらにはこれらの周
波数に装置間のばらつきがある。このため、このような
信号を切換えて入力する画像表示装置は、入力映像信号
の水平周波数（ばらつきを含む）および表示装置の表示
画素数に応じて最適のドットクロック周波数を選択でき
ることが必要で、ハード的には、上記各水平周波数ごと
に対応すべきドットクロックの周波数範囲を設定し、こ
の周波数範囲を複数の引込み範囲を連続させてカバーす
るようにし、これに必要な周波数のドットクロックを発
生するクロックジェネレータを設けると共に、入力映像
信号を所要の期間サンプリングし表示デバイス上の物理
的な位置（画素）に割当てる制御回路を設け、ソフト的
には、入力水平同期信号に対するドットクロックの位相
のロック状態を判断し、入力映像信号に対応するように
ドットクロックを制御すると共に、表示回路部の切換え
等を行う機能を設けている。このためにクロックジェネ
レータをシリアルインターフェース対応のものとし、ド
ットクロックの位相がロックしない場合はドットクロッ
クの周波数を徐々に可変し、ＰＬＬ（位相同期ループ）
回路の引込み範囲に合わせ込むようにしている。
【０００４】ところで、ＰＬＬ回路の引込み範囲には温
度依存性（温度によって引込み範囲の幅、あるいは上限
・下限が変化する）がある。このため、温度の変化によ
って隣接の引込み範囲に移行しなければならない場合が
あり、その際に引込み範囲の不連続箇所でロック外れに
ならないようにするため、例えば、図２（Ｂ）に示すよ
うに引込み範囲を互いに約50％オーバーラップさせて設
定する方法が用いられている。ＰＬＬ回路は電源オン、
あるいは入力切換え等にて、入力映像信号の水平周波数
に相応するドットクロック周波数範囲で、例えば、最も
低い周波数の引込み範囲（図の）から周波数の高い方
へ順次検索し、正常にロックするレンジ（図の）を探
す、という動作を行う。このため、引込み範囲の数が多
く（例えば、60個）、ロックすべきレンジが高い周波数
領域にあった場合、ロックするのに時間がかかるという
問題がある。
度依存性（温度によって引込み範囲の幅、あるいは上限
・下限が変化する）がある。このため、温度の変化によ
って隣接の引込み範囲に移行しなければならない場合が
あり、その際に引込み範囲の不連続箇所でロック外れに
ならないようにするため、例えば、図２（Ｂ）に示すよ
うに引込み範囲を互いに約50％オーバーラップさせて設
定する方法が用いられている。ＰＬＬ回路は電源オン、
あるいは入力切換え等にて、入力映像信号の水平周波数
に相応するドットクロック周波数範囲で、例えば、最も
低い周波数の引込み範囲（図の）から周波数の高い方
へ順次検索し、正常にロックするレンジ（図の）を探
す、という動作を行う。このため、引込み範囲の数が多
く（例えば、60個）、ロックすべきレンジが高い周波数
領域にあった場合、ロックするのに時間がかかるという
問題がある。
【０００５】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ＰＬＬ回路の引込み範囲を低い率でオーバーラ
ップさせて設定した粗検索用の機能と標準オーバーラッ
プ率で設定した標準検索用の機能とを設け、最初に粗検
索機能を用いて引込み範囲の見当をつけ、次いで標準機
能による検索を行って最適な引込み範囲を見つけること
により、ＰＬＬ回路のロックに要する時間を短縮するこ
とにある。
に鑑み、ＰＬＬ回路の引込み範囲を低い率でオーバーラ
ップさせて設定した粗検索用の機能と標準オーバーラッ
プ率で設定した標準検索用の機能とを設け、最初に粗検
索機能を用いて引込み範囲の見当をつけ、次いで標準機
能による検索を行って最適な引込み範囲を見つけること
により、ＰＬＬ回路のロックに要する時間を短縮するこ
とにある。
【０００６】
【課題を解決するための手段】本発明は上述の課題を解
決するため、ドットクロックを発振するクロックジェネ
レータと、クロックジェネレータの出力信号を分周器を
介して入力し水平同期信号との位相を比較する位相比較
器と、位相比較器よりの信号に基づいた周波数で発振す
る電圧制御発振器と、水平同期信号の周波数を判別する
水平周波数判別部と、前記電圧制御発振器よりの信号を
水平周波数判別部よりの判別信号に基づく所要の周波数
に変換出力するように制御するＣＰＵと、ドットクロッ
ク周波数データテーブルを記憶する記憶部とを設け、前
記記憶部にドットクロック周波数間隔の異なる複数のデ
ータテーブルを記憶するようにし、前記ＣＰＵにより、
記憶部より複数のデータテーブルを切換えて読出し、ク
ロックジェネレータを制御するようにした画像表示装置
を提供するものである。
決するため、ドットクロックを発振するクロックジェネ
レータと、クロックジェネレータの出力信号を分周器を
介して入力し水平同期信号との位相を比較する位相比較
器と、位相比較器よりの信号に基づいた周波数で発振す
る電圧制御発振器と、水平同期信号の周波数を判別する
水平周波数判別部と、前記電圧制御発振器よりの信号を
水平周波数判別部よりの判別信号に基づく所要の周波数
に変換出力するように制御するＣＰＵと、ドットクロッ
ク周波数データテーブルを記憶する記憶部とを設け、前
記記憶部にドットクロック周波数間隔の異なる複数のデ
ータテーブルを記憶するようにし、前記ＣＰＵにより、
記憶部より複数のデータテーブルを切換えて読出し、ク
ロックジェネレータを制御するようにした画像表示装置
を提供するものである。
【０００７】
【作用】以上のように構成したので、本発明による画像
表示装置においては、水平同期信号の周波数を検出し、
この水平周波数に相応する低オーバーラップ率のデータ
テーブルを記憶部より読出し、ＣＰＵを介してクロック
ジェネレータに周波数データを順次シリアル送信し、ク
ロックジェネレータを制御してドットクロック周波数を
可変し、ＰＬＬ回路のロックを検索し、ロックにて、当
該引込み範囲のドットクロック周波数を判別する。これ
にて低オーバーラップ率のデータテーブルによる検索を
終了し、次いで、前記記憶部より標準オーバーラップ率
のデータテーブルを読出し、この中から、上記ドットク
ロック周波数の存在する引込み範囲（複数）のドットク
ロック周波数データを順次クロックジェネレータにシリ
アル送信し、最適な引込み範囲を判別し、対応するドッ
トクロック周波数データを確定し、このデータによりク
ロックジェネレータを制御する。
表示装置においては、水平同期信号の周波数を検出し、
この水平周波数に相応する低オーバーラップ率のデータ
テーブルを記憶部より読出し、ＣＰＵを介してクロック
ジェネレータに周波数データを順次シリアル送信し、ク
ロックジェネレータを制御してドットクロック周波数を
可変し、ＰＬＬ回路のロックを検索し、ロックにて、当
該引込み範囲のドットクロック周波数を判別する。これ
にて低オーバーラップ率のデータテーブルによる検索を
終了し、次いで、前記記憶部より標準オーバーラップ率
のデータテーブルを読出し、この中から、上記ドットク
ロック周波数の存在する引込み範囲（複数）のドットク
ロック周波数データを順次クロックジェネレータにシリ
アル送信し、最適な引込み範囲を判別し、対応するドッ
トクロック周波数データを確定し、このデータによりク
ロックジェネレータを制御する。
【０００８】
【実施例】以下、図面に基づいて本発明による画像表示
装置の実施例を詳細に説明する。図１は本発明による画
像表示装置の一実施例の要部ブロック図である。図にお
いて、１は水平同期信号（H-sync）の入力端子で、例え
ば、15KHz 、24KHz 、31KHz 、あるいは37KHz 等の水平
同期信号を入力する。２は位相比較器で、端子１よりの
水平同期信号と分周器６よりの信号の位相を比較し、位
相差に応じた信号を出力する。３はＬＰＦ（低域濾波
器）で、位相比較器２よりの信号を積分し、直流成分を
取出す。４はＶＣＯ（電圧制御発振器）で、ＬＰＦ３よ
りの電圧に応じた周波数で発振する。５はクロックジェ
ネレータで、ＶＣＯ４よりの信号を後述するＣＰＵ９よ
りの信号に基づいた所要の周波数に変換して出力する。
分周器６は、クロックジェネレータ５よりの信号を分周
し、位相比較器２に入力する。これら位相比較器２、Ｌ
ＰＦ３、ＶＣＯ４、クロックジェネレータ５および分周
器６によりＰＬＬ回路を構成する。
装置の実施例を詳細に説明する。図１は本発明による画
像表示装置の一実施例の要部ブロック図である。図にお
いて、１は水平同期信号（H-sync）の入力端子で、例え
ば、15KHz 、24KHz 、31KHz 、あるいは37KHz 等の水平
同期信号を入力する。２は位相比較器で、端子１よりの
水平同期信号と分周器６よりの信号の位相を比較し、位
相差に応じた信号を出力する。３はＬＰＦ（低域濾波
器）で、位相比較器２よりの信号を積分し、直流成分を
取出す。４はＶＣＯ（電圧制御発振器）で、ＬＰＦ３よ
りの電圧に応じた周波数で発振する。５はクロックジェ
ネレータで、ＶＣＯ４よりの信号を後述するＣＰＵ９よ
りの信号に基づいた所要の周波数に変換して出力する。
分周器６は、クロックジェネレータ５よりの信号を分周
し、位相比較器２に入力する。これら位相比較器２、Ｌ
ＰＦ３、ＶＣＯ４、クロックジェネレータ５および分周
器６によりＰＬＬ回路を構成する。
【０００９】７は表示回路部で、端子１よりの水平同期
信号の周波数を判別する水平周波数判別部、およびＰＬ
Ｌのロック／アンロックを判別するロック判別部を内蔵
し、水平周波数の判別信号をＣＰＵ９に送出し、ＣＰＵ
９よりの信号にて表示カウンタの切換え、あるいは画像
の水平・垂直の表示位置の切換え等を行い、ロック判別
部によりクロックジェネレータ５よりのドットクロック
を端子１よりの水平同期信号と比較してＰＬＬのロック
／アンロックを判別し、ＣＰＵ９にデータを送出する。
８は記憶部で、水平同期信号の周波数（前述の15KHz 、
24KHz 、31KHz、37KHz 等）に対応するドットクロック
周波数データテーブルを記憶する。ＣＰＵ９は、表示回
路部７よりの水平周波数に応じて記憶部８より相応する
データテーブルを読出し、このデータをクロックジェネ
レータ５にシリアル送信する。なお、上記ドットクロッ
ク周波数テーブルはＣＰＵ９の内部ＲＯＭに記憶するよ
うにしてもよい。クロックジェネレータ５は、ＣＰＵ９
よりの信号（水平周波数）に基づいてＶＣＯ４よりの信
号を所要の周波数に変換出力し、表示回路部７にてアン
ロックが判別された場合は前記データテーブルから隣接
する引込み範囲のデータを読出し、クロックジェネレー
タ５の周波数を切換え、入力映像信号に相応する周波数
のドットクロックを出力する。
信号の周波数を判別する水平周波数判別部、およびＰＬ
Ｌのロック／アンロックを判別するロック判別部を内蔵
し、水平周波数の判別信号をＣＰＵ９に送出し、ＣＰＵ
９よりの信号にて表示カウンタの切換え、あるいは画像
の水平・垂直の表示位置の切換え等を行い、ロック判別
部によりクロックジェネレータ５よりのドットクロック
を端子１よりの水平同期信号と比較してＰＬＬのロック
／アンロックを判別し、ＣＰＵ９にデータを送出する。
８は記憶部で、水平同期信号の周波数（前述の15KHz 、
24KHz 、31KHz、37KHz 等）に対応するドットクロック
周波数データテーブルを記憶する。ＣＰＵ９は、表示回
路部７よりの水平周波数に応じて記憶部８より相応する
データテーブルを読出し、このデータをクロックジェネ
レータ５にシリアル送信する。なお、上記ドットクロッ
ク周波数テーブルはＣＰＵ９の内部ＲＯＭに記憶するよ
うにしてもよい。クロックジェネレータ５は、ＣＰＵ９
よりの信号（水平周波数）に基づいてＶＣＯ４よりの信
号を所要の周波数に変換出力し、表示回路部７にてアン
ロックが判別された場合は前記データテーブルから隣接
する引込み範囲のデータを読出し、クロックジェネレー
タ５の周波数を切換え、入力映像信号に相応する周波数
のドットクロックを出力する。
【００１０】上記記憶部８には、各水平周波数（上記15
KHz 、24KHz 、31KHz 、37KHz 等）に対応させ、それぞ
れ低オーバーラップ率用のドットクロック周波数データ
テーブルと、標準オーバーラップ率用のドットクロック
周波数データテーブルとを設ける。図２はこの一例の部
分図（高い周波数領域を省略）で、（Ａ）が低オーバー
ラップ率（略10％）のもの、（Ｂ）が標準オーバーラッ
プ率（略50％）のもので、各引込み範囲（Ａの(1) 、
(2) ・・ およびＢの、・・）に対応するドットク
ロック周波数データを記憶する。
KHz 、24KHz 、31KHz 、37KHz 等）に対応させ、それぞ
れ低オーバーラップ率用のドットクロック周波数データ
テーブルと、標準オーバーラップ率用のドットクロック
周波数データテーブルとを設ける。図２はこの一例の部
分図（高い周波数領域を省略）で、（Ａ）が低オーバー
ラップ率（略10％）のもの、（Ｂ）が標準オーバーラッ
プ率（略50％）のもので、各引込み範囲（Ａの(1) 、
(2) ・・ およびＢの、・・）に対応するドットク
ロック周波数データを記憶する。
【００１１】次に、本発明による画像表示装置の動作を
説明する。端子１よりの水平同期信号は表示回路部７に
入力し、内蔵の水平周波数判別部にて水平周波数を判別
し、データをＣＰＵ９に送出する。ＣＰＵ９はこの信号
に対応する制御データを記憶部８より読出し、表示回路
部７にシリアル送信し、表示カウンタを切換え、画像の
水平位置、垂直位置、水平サイズ、あるいは垂直サイズ
等を予め水平周波数別に設定されている状態に切換え
る。
説明する。端子１よりの水平同期信号は表示回路部７に
入力し、内蔵の水平周波数判別部にて水平周波数を判別
し、データをＣＰＵ９に送出する。ＣＰＵ９はこの信号
に対応する制御データを記憶部８より読出し、表示回路
部７にシリアル送信し、表示カウンタを切換え、画像の
水平位置、垂直位置、水平サイズ、あるいは垂直サイズ
等を予め水平周波数別に設定されている状態に切換え
る。
【００１２】ＣＰＵ９は、これと同時にクロックジェネ
レータ５に水平周波数の判別信号を送り、クロックジェ
ネレータ５は、この信号に基づいてＶＣＯ４よりの信号
を所要の周波数に変換する。そして、記憶部８より前記
水平周波数判別部で判別された水平周波数用の、まず、
オーバーラップ率を低く設定（10％）した図２のデータ
テーブル（Ａ）を読出し、最も周波数の低い引込み範囲
(1) に対応するドットクロックの周波数データをクロッ
クジェネレータ５に送り、ドットクロックの周波数を制
御する。そして、所望のドットクロック周波数が、例え
ば、図２に示す「イ」の場合、表示回路部７のロック判
別部でアンロックを判別し、この判別に基づいて次の引
込み範囲(2) のデータをクロックジェネレータ５に送
り、この周波数でもアンロックを判別し、・・という動
作を順次繰り返して行い、引込み範囲(5) にてロックを
判別し、ロックの判別にてデータテーブル（Ａ）による
検索を終了する。
レータ５に水平周波数の判別信号を送り、クロックジェ
ネレータ５は、この信号に基づいてＶＣＯ４よりの信号
を所要の周波数に変換する。そして、記憶部８より前記
水平周波数判別部で判別された水平周波数用の、まず、
オーバーラップ率を低く設定（10％）した図２のデータ
テーブル（Ａ）を読出し、最も周波数の低い引込み範囲
(1) に対応するドットクロックの周波数データをクロッ
クジェネレータ５に送り、ドットクロックの周波数を制
御する。そして、所望のドットクロック周波数が、例え
ば、図２に示す「イ」の場合、表示回路部７のロック判
別部でアンロックを判別し、この判別に基づいて次の引
込み範囲(2) のデータをクロックジェネレータ５に送
り、この周波数でもアンロックを判別し、・・という動
作を順次繰り返して行い、引込み範囲(5) にてロックを
判別し、ロックの判別にてデータテーブル（Ａ）による
検索を終了する。
【００１３】次いで標準オーバーラップ率（50％）のデ
ータテーブル（Ｂ）を読出し、上記「イ」に該当する引
込み範囲およびを判別し、この引込み範囲および
に対応するドットクロック周波数データをクロックジ
ェネレータ５に順次シリアル送信し、ドットクロック周
波数を切換える。そして、表示回路部７のロック判別部
により、引込み範囲のデータによるドットクロック周
波数が最適であることを判別し、これにより、クロック
ジェネレータ５は端子１よりの水平同期信号の周波数に
相応する周波数のドットクロックを出力するものとな
る。
ータテーブル（Ｂ）を読出し、上記「イ」に該当する引
込み範囲およびを判別し、この引込み範囲および
に対応するドットクロック周波数データをクロックジ
ェネレータ５に順次シリアル送信し、ドットクロック周
波数を切換える。そして、表示回路部７のロック判別部
により、引込み範囲のデータによるドットクロック周
波数が最適であることを判別し、これにより、クロック
ジェネレータ５は端子１よりの水平同期信号の周波数に
相応する周波数のドットクロックを出力するものとな
る。
【００１４】ドットクロックの周波数が上記「イ」の場
合、引込み範囲の検索回数はデータテーブル（Ａ）の
(1) から(5) までの５回と、データテーブル（Ｂ）の
およびの２回の合計７回であり、データテーブル
（Ｂ）のみを用いた場合のからまでの８回に比べて
差は僅かである。しかし、実際のデータテーブル（Ｂ）
は、信号源（コンピュータ装置等）のばらつきを考慮し
て引込み範囲を60個程度設けており、例えば、入力信号
が第40番目の引込み範囲に該当した場合、データテーブ
ル（Ｂ）のみで検索した場合は40〜41回検索することに
なるが、この周波数はデータテーブル（Ａ）では22番目
付近に該当するので、本発明の方法を用いることにより
データテーブル（Ａ）で22回、データテーブル（Ｂ）で
２〜３回の合計で24〜25回の検索で済むことになり、検
索時間が大幅に短縮される。
合、引込み範囲の検索回数はデータテーブル（Ａ）の
(1) から(5) までの５回と、データテーブル（Ｂ）の
およびの２回の合計７回であり、データテーブル
（Ｂ）のみを用いた場合のからまでの８回に比べて
差は僅かである。しかし、実際のデータテーブル（Ｂ）
は、信号源（コンピュータ装置等）のばらつきを考慮し
て引込み範囲を60個程度設けており、例えば、入力信号
が第40番目の引込み範囲に該当した場合、データテーブ
ル（Ｂ）のみで検索した場合は40〜41回検索することに
なるが、この周波数はデータテーブル（Ａ）では22番目
付近に該当するので、本発明の方法を用いることにより
データテーブル（Ａ）で22回、データテーブル（Ｂ）で
２〜３回の合計で24〜25回の検索で済むことになり、検
索時間が大幅に短縮される。
【００１５】なお、データテーブル（Ｂ＝標準）のオー
バーラップ率を略50％とする理由は、ＰＬＬ回路の引込
み範囲に温度依存性があり、常温では引込み範囲の上限
と下限はＣＰＵ９により設定される周波数を中心に略同
じ幅にバランスしているが、高温時は、引込み範囲の下
限側が狭まると同時に上限側が広くなり、また、低温で
は引込み範囲の上限および下限が共に狭くなるという問
題、および、装置あるいは回路部品の経年変化等で引込
み範囲が変化し、引込み範囲の不連続箇所が生じないよ
うにするためである。
バーラップ率を略50％とする理由は、ＰＬＬ回路の引込
み範囲に温度依存性があり、常温では引込み範囲の上限
と下限はＣＰＵ９により設定される周波数を中心に略同
じ幅にバランスしているが、高温時は、引込み範囲の下
限側が狭まると同時に上限側が広くなり、また、低温で
は引込み範囲の上限および下限が共に狭くなるという問
題、および、装置あるいは回路部品の経年変化等で引込
み範囲が変化し、引込み範囲の不連続箇所が生じないよ
うにするためである。
【００１６】
【発明の効果】以上に説明したように、本発明による画
像表示装置によれば、オーバーラップ率を低く設定した
データテーブルを用いてＰＬＬ回路の引込み範囲を検索
し、ロックする周波数を判別し、しかる後、標準オーバ
ーラップ率のデータテーブルにて上記周波数を含む引込
み範囲を検索し、最適のデータを決定すものであるか
ら、多種類の水平周波数の信号に対応するため対応すべ
きドットクロック周波数範囲を広く設定し、この周波数
範囲を多数の引込み範囲でカバーするようにしたものの
場合に引込み範囲の検索回数が少なくて済み、ロックす
るまでの時間を短縮することができる。
像表示装置によれば、オーバーラップ率を低く設定した
データテーブルを用いてＰＬＬ回路の引込み範囲を検索
し、ロックする周波数を判別し、しかる後、標準オーバ
ーラップ率のデータテーブルにて上記周波数を含む引込
み範囲を検索し、最適のデータを決定すものであるか
ら、多種類の水平周波数の信号に対応するため対応すべ
きドットクロック周波数範囲を広く設定し、この周波数
範囲を多数の引込み範囲でカバーするようにしたものの
場合に引込み範囲の検索回数が少なくて済み、ロックす
るまでの時間を短縮することができる。
【図１】本発明による画像表示装置の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】本発明による画像表示装置の動作を説明するた
めのＰＬＬの引込み範囲の概念図である。
めのＰＬＬの引込み範囲の概念図である。
１ 水平同期信号（H-sync）の入力端子 ２ 位相比較器 ４ 電圧制御発振器（ＶＣＯ） ５ クロックジェネレータ ６ 分周器 ７ 表示回路部 ８ 記憶部 ９ ＣＰＵ
Claims (6)
- 【請求項１】 ドットクロックを発振するクロックジェ
ネレータと、クロックジェネレータの出力信号を分周器
を介して入力し水平同期信号との位相を比較する位相比
較器と、位相比較器よりの信号に基づいた周波数で発振
する電圧制御発振器と、水平同期信号の周波数を判別す
る水平周波数判別部と、前記電圧制御発振器よりの信号
を水平周波数判別部よりの判別信号に基づく所要の周波
数に変換出力するように制御するＣＰＵと、ドットクロ
ック周波数データテーブルを記憶する記憶部とを設け、
前記記憶部にドットクロック周波数間隔の異なる複数の
データテーブルを記憶するようにし、前記ＣＰＵによ
り、記憶部より複数のデータテーブルを切換えて読出
し、クロックジェネレータを制御するようにした画像表
示装置。 - 【請求項２】 前記記憶部に記憶されるドットクロック
周波数データテーブルは、前記クロックジェネレータ、
分周器、位相比較器および電圧制御発振器からなるＰＬ
Ｌ回路の引込み範囲が、隣接する引込み範囲とそれぞれ
第１のオーバーラップ率で連続するように設定したも
の、および、隣接する引込み範囲とそれぞれ第１のオー
バーラップ率より高い第２のオーバーラップ率で連続す
るように設定したものでなる請求項１記載の画像表示装
置。 - 【請求項３】 前記記憶部に記憶される第１のオーバー
ラップ率のドットクロック周波数データテーブルはオー
バーラップ率を10％に設定し、第２のオーバーラップ率
のドットクロック周波数データテーブルはオーバーラッ
プ率を50％に設定したものでなる請求項２記載の画像表
示装置。 - 【請求項４】 前記ＣＰＵにより、前記記憶部より第１
のオーバーラップ率のドットクロック周波数データテー
ブルを読出し、クロックジェネレータを制御し、ＰＬＬ
回路の引込まれるドットクロック周波数を判別し、しか
る後、第２のオーバーラップ率のドットクロック周波数
データテーブルを読出し、ＣＰＵで判別された前記ドッ
トクロック周波数に相応するデータによりクロックジェ
ネレータを制御するようにした請求項２または請求項３
記載の画像表示装置。 - 【請求項５】 前記ＰＬＬ回路のロック／アンロックを
判別するロック判別部を設け、前記ＣＰＵにより、ロッ
ク判別部よりのアンロックの信号にて、前記データテー
ブルの別のドットクロック周波数データにより前記クロ
ックジェネレータを制御するようにした請求項２、請求
項３または請求項４記載の画像表示装置。 - 【請求項６】 前記ＣＰＵは、前記記憶部より読出した
ドットクロック周波数データを周波数の低いものから順
次クロックジェネレータにシリアル送信し、ドットクロ
ック周波数を可変するものでなる請求項２、請求項３、
請求項４または請求項５記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320347A JPH09160521A (ja) | 1995-12-08 | 1995-12-08 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320347A JPH09160521A (ja) | 1995-12-08 | 1995-12-08 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09160521A true JPH09160521A (ja) | 1997-06-20 |
Family
ID=18120466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320347A Pending JPH09160521A (ja) | 1995-12-08 | 1995-12-08 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09160521A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678834B1 (en) | 1998-03-20 | 2004-01-13 | International Business Machines Corporation | Apparatus and method for a personal computer system providing non-distracting video power management |
| CN100481206C (zh) | 2005-11-30 | 2009-04-22 | 瑞轩科技股份有限公司 | 显示装置的电源控制电路 |
-
1995
- 1995-12-08 JP JP7320347A patent/JPH09160521A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6678834B1 (en) | 1998-03-20 | 2004-01-13 | International Business Machines Corporation | Apparatus and method for a personal computer system providing non-distracting video power management |
| CN100481206C (zh) | 2005-11-30 | 2009-04-22 | 瑞轩科技股份有限公司 | 显示装置的电源控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821818A (en) | Phase locked loop ciruit for a liquid crystal display | |
| US6704009B2 (en) | Image display | |
| EP0855802A2 (en) | PLL circuit and phase lock detector | |
| EP0661686A2 (en) | Display control apparatus | |
| US7471345B2 (en) | Flat display device and control method thereof | |
| JP3302202B2 (ja) | 表示制御装置 | |
| JPH09160521A (ja) | 画像表示装置 | |
| US6133900A (en) | OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal | |
| JPH07334141A (ja) | マルチスキャンディスプレイ装置 | |
| JPH09160520A (ja) | 画像表示装置 | |
| JP3473222B2 (ja) | Ｐｌｌ回路 | |
| JPH09191416A (ja) | 映像表示装置 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JPH11194738A (ja) | 映像表示装置のサンプリングクロック調整回路 | |
| JP2002006823A (ja) | ディスプレイ装置 | |
| JPH10308666A (ja) | Ｐｌｌ回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| KR100468711B1 (ko) | 감시용 카메라 시스템의 외부동기 모드 자동 판별 기능을 갖는외부 동기화 장치 및 동기화 방법 | |
| KR100229928B1 (ko) | 액정 모니터의 동기신호 유무 표시 방법 및 그 장치 | |
| JP3239982B2 (ja) | Ｐｌｌ回路 | |
| JPH10303745A (ja) | Ｐｌｌ回路 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
| JP2689918B2 (ja) | Ｍｕｓｅデコーダ |