JPH09191416A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH09191416A JPH09191416A JP8002139A JP213996A JPH09191416A JP H09191416 A JPH09191416 A JP H09191416A JP 8002139 A JP8002139 A JP 8002139A JP 213996 A JP213996 A JP 213996A JP H09191416 A JPH09191416 A JP H09191416A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- lock
- data
- dot clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬの引込み範囲を連続する複数の引込み
範囲でカバーする場合にロックに要する時間を短縮す
る。 【解決手段】 端子１よりの水平同期信号の周波数を水
平周波数判別部８で判別し、ＣＰＵ13よりクロックジェ
ネレータ５に制御信号を送り、ＶＣＯ４よりの信号を水
平周波数に対応する周波数に変換するように制御し、記
憶部９より相応するドットクロック周波数データテーブ
ルを読出し、クロックジェネレータ５に送信して制御す
る。ロック判別部10でドットクロック６を基準信号11と
比較してロックを判別し、その都度、当該ドットクロッ
ク周波数データをメモリ部12に記録する。信号切換え
時、ＣＰＵはメモリ部より読出したデータでクロックジ
ェネレータを制御する。ロックしない場合は記憶部より
読出したデータで制御を行う。
範囲でカバーする場合にロックに要する時間を短縮す
る。 【解決手段】 端子１よりの水平同期信号の周波数を水
平周波数判別部８で判別し、ＣＰＵ13よりクロックジェ
ネレータ５に制御信号を送り、ＶＣＯ４よりの信号を水
平周波数に対応する周波数に変換するように制御し、記
憶部９より相応するドットクロック周波数データテーブ
ルを読出し、クロックジェネレータ５に送信して制御す
る。ロック判別部10でドットクロック６を基準信号11と
比較してロックを判別し、その都度、当該ドットクロッ
ク周波数データをメモリ部12に記録する。信号切換え
時、ＣＰＵはメモリ部より読出したデータでクロックジ
ェネレータを制御する。ロックしない場合は記憶部より
読出したデータで制御を行う。
Description
【０００１】
【産業上の利用分野】本発明は映像表示装置に係り、Ｐ
ＬＬ（位相同期ループ）の引込み範囲を連続する複数の
引込み範囲によってカバーする場合に引込み範囲の検索
時間を短縮するものに関する。
ＬＬ（位相同期ループ）の引込み範囲を連続する複数の
引込み範囲によってカバーする場合に引込み範囲の検索
時間を短縮するものに関する。
【０００２】
【従来の技術】表示画素が映像データと１対１で対応す
る映像表示装置、例えば、液晶表示素子等を用いた映像
表示装置では、入力映像信号の水平同期信号の周波数
（水平周波数）および位相が、映像表示装置の表示のタ
イミングの基準となるドットクロックの周波数および位
相と一致していることが必要である。これは、ドットク
ロックの位相が入力同期信号からずれた場合、表示デー
タのサンプリング位置にずれが生じて映像を正常に表示
できない場合があり、また、ドットクロックの周波数が
入力水平周波数と異なる場合、単位時間当たりの映像デ
ータのサンプリング数の違いにより映像データが間引か
れ、あるいは付加され、やはり正常な映像を表示できな
いという問題があるからであり、さらにはドットクロッ
クと水平同期信号の位相の引込み範囲を越えた場合は同
期しなくなる事態も生じる。
る映像表示装置、例えば、液晶表示素子等を用いた映像
表示装置では、入力映像信号の水平同期信号の周波数
（水平周波数）および位相が、映像表示装置の表示のタ
イミングの基準となるドットクロックの周波数および位
相と一致していることが必要である。これは、ドットク
ロックの位相が入力同期信号からずれた場合、表示デー
タのサンプリング位置にずれが生じて映像を正常に表示
できない場合があり、また、ドットクロックの周波数が
入力水平周波数と異なる場合、単位時間当たりの映像デ
ータのサンプリング数の違いにより映像データが間引か
れ、あるいは付加され、やはり正常な映像を表示できな
いという問題があるからであり、さらにはドットクロッ
クと水平同期信号の位相の引込み範囲を越えた場合は同
期しなくなる事態も生じる。
【０００３】映像信号源が小型コンピュータ装置等の場
合、小型コンピュータ装置の出力信号は装置間で水平周
波数にばらつきがあり、このばらつきを表示装置側で吸
収するためにＰＬＬの引込み範囲を広く設定する必要が
ある。そこで、複数の引込み範囲を連続させて設け、ロ
ックする引込み範囲を検索する方法を用いている。しか
し、この方法は、入力信号の切換え等でロックの外れる
都度、周波数の一番低い（あるいは高い）方から引込み
範囲を順に切換え、ロックする引込み範囲を検索するた
め、ドットクロック周波数が高い（あるいは低い）領域
にある場合にロックするのに時間がかかるという問題が
ある。
合、小型コンピュータ装置の出力信号は装置間で水平周
波数にばらつきがあり、このばらつきを表示装置側で吸
収するためにＰＬＬの引込み範囲を広く設定する必要が
ある。そこで、複数の引込み範囲を連続させて設け、ロ
ックする引込み範囲を検索する方法を用いている。しか
し、この方法は、入力信号の切換え等でロックの外れる
都度、周波数の一番低い（あるいは高い）方から引込み
範囲を順に切換え、ロックする引込み範囲を検索するた
め、ドットクロック周波数が高い（あるいは低い）領域
にある場合にロックするのに時間がかかるという問題が
ある。
【０００４】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ＰＬＬの引込み範囲を広くするため、複数の引
込み範囲を連続して設け、ロックする引込み範囲を検索
する場合にロックに要する時間を短縮することにある。
に鑑み、ＰＬＬの引込み範囲を広くするため、複数の引
込み範囲を連続して設け、ロックする引込み範囲を検索
する場合にロックに要する時間を短縮することにある。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するため、ドットクロックを発生するクロックジェネ
レータと、クロックジェネレータの出力信号を分周器を
介して入力し水平同期信号との位相を比較する位相比較
器と、位相比較器よりの信号に基づいた周波数で発振す
る電圧制御発振器と、所定のドットクロック周波数デー
タを記憶する記憶部と、前記電圧制御発振器よりの信号
を所要の周波数に変換出力するように記憶部より読出し
たデータに基づいて前記クロックジェネレータを制御す
るＣＰＵと、前記クロックジェネレータ、分周器、位相
比較器および電圧制御発振器からなるＰＬＬのロックを
判別するロック判別部と、ロック判別部でロックを判別
したときのドットクロック周波数データを記録するメモ
リ部と、水平同期信号の周波数を判別する水平周波数判
別部とからなり、入力信号の切換えにて、前記ＣＰＵに
より、前記メモリ部より前記水平周波数判別部よりの信
号に対応するドットクロック周波数データを読出し、ク
ロックジェネレータを制御するようにした映像表示装置
を提供するものである。
決するため、ドットクロックを発生するクロックジェネ
レータと、クロックジェネレータの出力信号を分周器を
介して入力し水平同期信号との位相を比較する位相比較
器と、位相比較器よりの信号に基づいた周波数で発振す
る電圧制御発振器と、所定のドットクロック周波数デー
タを記憶する記憶部と、前記電圧制御発振器よりの信号
を所要の周波数に変換出力するように記憶部より読出し
たデータに基づいて前記クロックジェネレータを制御す
るＣＰＵと、前記クロックジェネレータ、分周器、位相
比較器および電圧制御発振器からなるＰＬＬのロックを
判別するロック判別部と、ロック判別部でロックを判別
したときのドットクロック周波数データを記録するメモ
リ部と、水平同期信号の周波数を判別する水平周波数判
別部とからなり、入力信号の切換えにて、前記ＣＰＵに
より、前記メモリ部より前記水平周波数判別部よりの信
号に対応するドットクロック周波数データを読出し、ク
ロックジェネレータを制御するようにした映像表示装置
を提供するものである。
【０００６】
【作用】以上のように構成したので、本発明による映像
表示装置においては、ＣＰＵにより、水平周波数判別部
よりの信号に対応するドットクロック周波数データを記
憶部より読出し、クロックジェネレータを制御し、所要
周波数のドットクロックを生成する。そして、ＰＬＬが
ロックしたときのドットクロック周波数データをメモリ
部に記録する。ＣＰＵは、入力信号の切換え時、水平周
波数判別部よりの信号に対応するドットクロック周波数
データをメモリ部より読出し、クロックジェネレータを
制御し、ＰＬＬがロックしない場合、水平周波数判別部
よりの信号に対応するドットクロック周波数データを記
憶部より読出し、クロックジェネレータを制御する。
表示装置においては、ＣＰＵにより、水平周波数判別部
よりの信号に対応するドットクロック周波数データを記
憶部より読出し、クロックジェネレータを制御し、所要
周波数のドットクロックを生成する。そして、ＰＬＬが
ロックしたときのドットクロック周波数データをメモリ
部に記録する。ＣＰＵは、入力信号の切換え時、水平周
波数判別部よりの信号に対応するドットクロック周波数
データをメモリ部より読出し、クロックジェネレータを
制御し、ＰＬＬがロックしない場合、水平周波数判別部
よりの信号に対応するドットクロック周波数データを記
憶部より読出し、クロックジェネレータを制御する。
【０００７】
【実施例】以下、図面に基づいて本発明による映像表示
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１は水平同期信号（H-sync）の入力端子で、例え
ば、15KHz 、24KHz 、31KHz あるいは37KHz 等の水平同
期信号を入力する。２は位相比較器で、端子１よりの水
平同期信号と分周器７よりの信号の位相を比較し、位相
差に応じた信号を出力する。３はＬＰＦ（低域濾波器）
で、位相比較器２よりの信号を積分し、直流成分を取出
す。４はＶＣＯ（電圧制御発振器）で、ＬＰＦ３よりの
電圧に応じた周波数で発振する。５はクロックジェネレ
ータで、ＶＣＯ４よりの信号を後述するＣＰＵ13よりの
信号に基づく周波数に変換して出力する（ドットクロッ
ク６）。分周器７は、クロックジェネレータ５よりのド
ットクロック６を分周し、位相比較器２に入力する。こ
れら位相比較器２、ＬＰＦ３、ＶＣＯ４、クロックジェ
ネレータ５および分周器７によりＰＬＬを構成する。
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１は水平同期信号（H-sync）の入力端子で、例え
ば、15KHz 、24KHz 、31KHz あるいは37KHz 等の水平同
期信号を入力する。２は位相比較器で、端子１よりの水
平同期信号と分周器７よりの信号の位相を比較し、位相
差に応じた信号を出力する。３はＬＰＦ（低域濾波器）
で、位相比較器２よりの信号を積分し、直流成分を取出
す。４はＶＣＯ（電圧制御発振器）で、ＬＰＦ３よりの
電圧に応じた周波数で発振する。５はクロックジェネレ
ータで、ＶＣＯ４よりの信号を後述するＣＰＵ13よりの
信号に基づく周波数に変換して出力する（ドットクロッ
ク６）。分周器７は、クロックジェネレータ５よりのド
ットクロック６を分周し、位相比較器２に入力する。こ
れら位相比較器２、ＬＰＦ３、ＶＣＯ４、クロックジェ
ネレータ５および分周器７によりＰＬＬを構成する。
【０００８】８は水平周波数判別部で、端子１よりの水
平同期信号の周波数を判別する。９は記憶部で、水平同
期信号の周波数（前述の15KHz 、24KHz 、31KHz あるい
は37KHz 等）に対応する所定のドットクロック周波数デ
ータを記憶する。10はロック判別部で、クロックジェネ
レータ５よりのドットクロック６を基準信号11と比較
し、ＰＬＬのロック／アンロックを判別する。12はメモ
リ部で、ロック判別部10のロック判別にて、その都度、
ドットクロック周波数データを水平周波数判別部８より
のデータと共に記録する。ＣＰＵ13は、水平周波数判別
部８で判別された水平周波数のドットクロック周波数デ
ータを記憶部９より読出し、クロックジェネレータ５に
送信し、ドットクロックの周波数を制御し、ロック判別
部10にてアンロックが判別された場合は別のドットクロ
ック周波数データを読出してクロックジェネレータ５を
制御する。また、入力信号の切換え時、水平周波数判別
部８よりのデータに対応するドットクロック周波数デー
タをメモリ部12のデータから検索し、記録されていた場
合はこれを読出し、クロックジェネレータ５を制御す
る。メモリ部12に対応するデータが記録されていない場
合は記憶部９よりドットクロック周波数データを読出
し、クロックジェネレータ５を制御する。
平同期信号の周波数を判別する。９は記憶部で、水平同
期信号の周波数（前述の15KHz 、24KHz 、31KHz あるい
は37KHz 等）に対応する所定のドットクロック周波数デ
ータを記憶する。10はロック判別部で、クロックジェネ
レータ５よりのドットクロック６を基準信号11と比較
し、ＰＬＬのロック／アンロックを判別する。12はメモ
リ部で、ロック判別部10のロック判別にて、その都度、
ドットクロック周波数データを水平周波数判別部８より
のデータと共に記録する。ＣＰＵ13は、水平周波数判別
部８で判別された水平周波数のドットクロック周波数デ
ータを記憶部９より読出し、クロックジェネレータ５に
送信し、ドットクロックの周波数を制御し、ロック判別
部10にてアンロックが判別された場合は別のドットクロ
ック周波数データを読出してクロックジェネレータ５を
制御する。また、入力信号の切換え時、水平周波数判別
部８よりのデータに対応するドットクロック周波数デー
タをメモリ部12のデータから検索し、記録されていた場
合はこれを読出し、クロックジェネレータ５を制御す
る。メモリ部12に対応するデータが記録されていない場
合は記憶部９よりドットクロック周波数データを読出
し、クロックジェネレータ５を制御する。
【０００９】次に、本発明による映像表示装置の動作を
説明する。まず最初、水平周波数判別部８で端子１より
の水平同期信号の周波数（前記15KHz 、24KHz ・・等）
を判別し、ＣＰＵ13に入力する。ＣＰＵ13はこの周波数
に対応するドットクロック周波数データを記憶部９より
読出し、例えば、一番低いドットクロック周波数データ
をクロックジェネレータ５に送信する。図２はドット
クロック周波数データの一例で、このようなデータを水
平周波数ごとに設け、各データは、それぞれ周波数の低
い方から複数（図の例はからまでの６個であるが、
小型コンピュータ装置の種類に応じて数十の設定を要す
る場合もある）の引込み範囲を適宜にオーバーラップさ
せて設定する。クロックジェネレータ５はＣＰＵ13より
の信号に基づいてＶＣＯ４よりの信号を所要の周波数に
変換する。クロックジェネレータ５よりのドットクロッ
ク６は分周器７で所要の分周比で分周し、位相比較器２
に帰還し、端子１よりの水平同期信号と位相を比較し、
位相差に応じた信号（電圧）を出力し、この信号（電
圧）をＬＰＦ３を介してＶＣＯ４に印加し、ドットクロ
ック６の位相を端子１よりの水平同期信号の位相に徐々
に近づける。そして、ロック判別部10でこのドットクロ
ック６を基準信号11と比較し、ロックが判別されない場
合、ドットクロック周波数データをクロックジェネレ
ータ５にシリアル送信し、アンロックを判別し、・・と
いう検索動作を繰り返し、ロックする引込み範囲を検索
する。そして、ロックにて、その中心の周波数データを
水平周波数判別部８よりのデータと共にメモリ部12に記
録する。なお、上記では、ロック判別部10はドットクロ
ック６を基準信号11と比較してロックの判別を行うよう
にしたが、ＬＰＦ３よりの信号（電圧）に基づいてロッ
クの判別を行うようにしてもよい。
説明する。まず最初、水平周波数判別部８で端子１より
の水平同期信号の周波数（前記15KHz 、24KHz ・・等）
を判別し、ＣＰＵ13に入力する。ＣＰＵ13はこの周波数
に対応するドットクロック周波数データを記憶部９より
読出し、例えば、一番低いドットクロック周波数データ
をクロックジェネレータ５に送信する。図２はドット
クロック周波数データの一例で、このようなデータを水
平周波数ごとに設け、各データは、それぞれ周波数の低
い方から複数（図の例はからまでの６個であるが、
小型コンピュータ装置の種類に応じて数十の設定を要す
る場合もある）の引込み範囲を適宜にオーバーラップさ
せて設定する。クロックジェネレータ５はＣＰＵ13より
の信号に基づいてＶＣＯ４よりの信号を所要の周波数に
変換する。クロックジェネレータ５よりのドットクロッ
ク６は分周器７で所要の分周比で分周し、位相比較器２
に帰還し、端子１よりの水平同期信号と位相を比較し、
位相差に応じた信号（電圧）を出力し、この信号（電
圧）をＬＰＦ３を介してＶＣＯ４に印加し、ドットクロ
ック６の位相を端子１よりの水平同期信号の位相に徐々
に近づける。そして、ロック判別部10でこのドットクロ
ック６を基準信号11と比較し、ロックが判別されない場
合、ドットクロック周波数データをクロックジェネレ
ータ５にシリアル送信し、アンロックを判別し、・・と
いう検索動作を繰り返し、ロックする引込み範囲を検索
する。そして、ロックにて、その中心の周波数データを
水平周波数判別部８よりのデータと共にメモリ部12に記
録する。なお、上記では、ロック判別部10はドットクロ
ック６を基準信号11と比較してロックの判別を行うよう
にしたが、ＬＰＦ３よりの信号（電圧）に基づいてロッ
クの判別を行うようにしてもよい。
【００１０】装置の電源オフ、あるいは信号入力の切換
え等で端子１に新たな水平同期信号が入力した場合、Ｃ
ＰＵ13は、まずメモリ部12より、水平周波数判別部８で
判別された水平周波数に対応するドットクロック周波数
データを読出し、クロックジェネレータ５に送信し、周
波数の制御を行う。メモリ部12に対応するデータが記録
されていない場合、上述の場合と同様、水平周波数判別
部８よりの信号に相応するドットクロック周波数データ
を記憶部９より読出し、一番低い周波数のドットクロッ
ク周波数データをクロックジェネレータ５に送信して
制御し、ロックしない場合はドットクロック周波数デー
タを送信して制御し、・・・の如く上記と同様に検索
を行い、ロックの判別にて、この状態でクロックジェネ
レータ５の制御を行うと共に当該ドットクロック周波数
データを水平周波数判別部８よりのデータと共にメモリ
部12に記録する。メモリ部12は、ロックの判別される都
度入力されるデータをそれぞれ記録するようにする。す
なわち、入力データが既に記録されているデータと同一
の場合はこのデータを更新し（元と同じ）、記録されて
いないデータが入力された場合は新たに記録する。
え等で端子１に新たな水平同期信号が入力した場合、Ｃ
ＰＵ13は、まずメモリ部12より、水平周波数判別部８で
判別された水平周波数に対応するドットクロック周波数
データを読出し、クロックジェネレータ５に送信し、周
波数の制御を行う。メモリ部12に対応するデータが記録
されていない場合、上述の場合と同様、水平周波数判別
部８よりの信号に相応するドットクロック周波数データ
を記憶部９より読出し、一番低い周波数のドットクロッ
ク周波数データをクロックジェネレータ５に送信して
制御し、ロックしない場合はドットクロック周波数デー
タを送信して制御し、・・・の如く上記と同様に検索
を行い、ロックの判別にて、この状態でクロックジェネ
レータ５の制御を行うと共に当該ドットクロック周波数
データを水平周波数判別部８よりのデータと共にメモリ
部12に記録する。メモリ部12は、ロックの判別される都
度入力されるデータをそれぞれ記録するようにする。す
なわち、入力データが既に記録されているデータと同一
の場合はこのデータを更新し（元と同じ）、記録されて
いないデータが入力された場合は新たに記録する。
【００１１】これにより、この装置に入力し、正常に同
期した信号源の各水平同期信号に対応するドットクロッ
ク周波数データが全てメモリ部12に記録されるものとな
り、これらの信号源の切換え入力であれば、ＣＰＵ13は
メモリ部12より読出したデータのみでクロックジェネレ
ータ５を制御すればＰＬＬがロックするので、上述のよ
うに、信号切換えの都度、記憶部９よりドットクロック
周波数データを読出し、周波数の低い方から引込み範囲
を順次検索する、という動作が不要となり、ロックに要
する時間を短縮することができる。なお、メモリ部12
に、今後接続する見込みのない信号源用のデータを記録
したままにしておくことはロック時間を短縮する場合の
障害になる。そこで、クリアボタン等を設け、クリアボ
タンよりの信号でＣＰＵ13を介してメモリ部12のデータ
を抹消できるようにしてもよい。
期した信号源の各水平同期信号に対応するドットクロッ
ク周波数データが全てメモリ部12に記録されるものとな
り、これらの信号源の切換え入力であれば、ＣＰＵ13は
メモリ部12より読出したデータのみでクロックジェネレ
ータ５を制御すればＰＬＬがロックするので、上述のよ
うに、信号切換えの都度、記憶部９よりドットクロック
周波数データを読出し、周波数の低い方から引込み範囲
を順次検索する、という動作が不要となり、ロックに要
する時間を短縮することができる。なお、メモリ部12
に、今後接続する見込みのない信号源用のデータを記録
したままにしておくことはロック時間を短縮する場合の
障害になる。そこで、クリアボタン等を設け、クリアボ
タンよりの信号でＣＰＵ13を介してメモリ部12のデータ
を抹消できるようにしてもよい。
【００１２】
【発明の効果】以上に説明したように、本発明による映
像表示装置によれば、この装置に入力し正常に同期した
信号源に対応するドットクロック周波数データがメモリ
に記録され、信号入力切換え時、このメモリのデータを
用いてクロックジェネレータを制御するので、一度正常
に処理されたことのある信号源であれば、何れの水平周
波数のものでもＰＬＬのロックに殆ど時間を要しないも
のである。
像表示装置によれば、この装置に入力し正常に同期した
信号源に対応するドットクロック周波数データがメモリ
に記録され、信号入力切換え時、このメモリのデータを
用いてクロックジェネレータを制御するので、一度正常
に処理されたことのある信号源であれば、何れの水平周
波数のものでもＰＬＬのロックに殆ど時間を要しないも
のである。
【図１】本発明による映像表示装置の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】本発明による映像表示装置のドットクロック対
応周波数範囲の一例である。
応周波数範囲の一例である。
１ 水平同期信号（H-sync）の入力端子 ２ 位相比較器 ４ ＶＣＯ（電圧制御発振器） ５ クロックジェネレータ ７ 分周器 ８ 水平周波数判別部 ９ 記憶部 10 ロック判別部 11 基準信号 12 メモリ部 13 ＣＰＵ
Claims (6)
- 【請求項１】 ドットクロックを発生するクロックジェ
ネレータと、クロックジェネレータの出力信号を分周器
を介して入力し水平同期信号との位相を比較する位相比
較器と、位相比較器よりの信号に基づいた周波数で発振
する電圧制御発振器と、所定のドットクロック周波数デ
ータを記憶する記憶部と、前記電圧制御発振器よりの信
号を所要の周波数に変換出力するように記憶部より読出
したデータに基づいて前記クロックジェネレータを制御
するＣＰＵと、前記クロックジェネレータ、分周器、位
相比較器および電圧制御発振器からなるＰＬＬのロック
を判別するロック判別部と、ロック判別部でロックを判
別したときのドットクロック周波数データを記録するメ
モリ部と、水平同期信号の周波数を判別する水平周波数
判別部とからなり、入力信号の切換えにて、前記ＣＰＵ
により、前記メモリ部より前記水平周波数判別部よりの
信号に対応するドットクロック周波数データを読出し、
クロックジェネレータを制御するようにした映像表示装
置。 - 【請求項２】 前記記憶部に、複数種類の水平同期信号
に対応するための複数のドットクロック周波数データを
記憶するようにし、前記ＣＰＵにより、前記水平周波数
判別部よりの信号に相応するドットクロック周波数デー
タを記憶部より読出し、前記クロックジェネレータを制
御するようにした請求項１記載の映像表示装置。 - 【請求項３】 前記メモリ部は、前記ロック判別部でロ
ックを判別する都度、前記水平周波数判別部よりのデー
タと共にドットクロック周波数データを記録するもので
なる請求項１または請求項２記載の映像表示装置。 - 【請求項４】 前記メモリ部は、前記記憶部より読出し
たドットクロック周波数データによるクロックジェネレ
ータの制御にて、前記ロック判別部でロックを判別した
場合に前記水平周波数判別部よりのデータと共にドット
クロック周波数データを記録するものでなる請求項１ま
たは請求項２記載の映像表示装置。 - 【請求項５】 前記ＣＰＵは、前記メモリ部より読出し
たデータに基づいてクロックジェネレータを制御し、ロ
ック判別部にてロックが判別されない場合、前記記憶部
よりドットクロック周波数データを読出し、クロックジ
ェネレータを制御するものでなる請求項１、請求項２、
請求項３または請求項４記載の映像表示装置。 - 【請求項６】 クリア入力部を設け、前記メモリ部に記
録されたデータを抹消できるようにした請求項１、請求
項２、請求項３、請求項４または請求項５記載の映像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002139A JPH09191416A (ja) | 1996-01-10 | 1996-01-10 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002139A JPH09191416A (ja) | 1996-01-10 | 1996-01-10 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09191416A true JPH09191416A (ja) | 1997-07-22 |
Family
ID=11521015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002139A Pending JPH09191416A (ja) | 1996-01-10 | 1996-01-10 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09191416A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098532A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 表示装置 |
| JP2010128494A (ja) * | 2008-11-28 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | ディスプレイ駆動装置 |
| EP3713206A1 (en) | 2019-03-22 | 2020-09-23 | Ricoh Company, Ltd. | Data processing device, image reading apparatus; image forming apparatus, and data processing method |
-
1996
- 1996-01-10 JP JP8002139A patent/JPH09191416A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098532A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 表示装置 |
| JP2010128494A (ja) * | 2008-11-28 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | ディスプレイ駆動装置 |
| US8184111B2 (en) | 2008-11-28 | 2012-05-22 | Samsung Electro-Mechanics Co., Ltd. | Driver for a display having a frequency detection unit |
| EP3713206A1 (en) | 2019-03-22 | 2020-09-23 | Ricoh Company, Ltd. | Data processing device, image reading apparatus; image forming apparatus, and data processing method |
| CN111726469A (zh) * | 2019-03-22 | 2020-09-29 | 株式会社理光 | 数据处理装置及方法、图像读取装置、图像形成装置 |
| US11429141B2 (en) | 2019-03-22 | 2022-08-30 | Ricoh Company, Ltd. | Data processing device, image reading apparatus, image forming apparatus, and data processing method |
| CN111726469B (zh) * | 2019-03-22 | 2023-01-13 | 株式会社理光 | 数据处理装置及方法、图像读取装置、图像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3302202B2 (ja) | 表示制御装置 | |
| EP0553748A2 (en) | Divider synchronization circuit | |
| JP3473222B2 (ja) | Ｐｌｌ回路 | |
| JPH1055161A (ja) | デジタル映像処理装置用のｐｌｌ回路 | |
| JP2970843B2 (ja) | Ｐｌｌ回路 | |
| JPH09160521A (ja) | 画像表示装置 | |
| JPH08242391A (ja) | 同期分離回路及びモニタ | |
| JP3239982B2 (ja) | Ｐｌｌ回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH05327490A (ja) | Ｐｌｌ回路 | |
| JPH09160520A (ja) | 画像表示装置 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JPH09191247A (ja) | Ｐｌｌ回路 | |
| JPH08125943A (ja) | 信号変換回路 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| JPH10308666A (ja) | Ｐｌｌ回路 | |
| KR100468711B1 (ko) | 감시용 카메라 시스템의 외부동기 모드 자동 판별 기능을 갖는외부 동기화 장치 및 동기화 방법 | |
| JP2002006823A (ja) | ディスプレイ装置 | |
| JPH10303745A (ja) | Ｐｌｌ回路 | |
| JPH08336061A (ja) | Ｐｌｌ装置 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JP3019327B2 (ja) | 選局回路 | |
| JPH08125529A (ja) | Ｐｌｌ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 |