JPH09162237A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09162237A JPH09162237A JP31763295A JP31763295A JPH09162237A JP H09162237 A JPH09162237 A JP H09162237A JP 31763295 A JP31763295 A JP 31763295A JP 31763295 A JP31763295 A JP 31763295A JP H09162237 A JPH09162237 A JP H09162237A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal base
- insulating substrate
- semiconductor device
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、はんだボールの形成、はんだ強度不
足、位置ずれ等のはんだ付け不良の発生の防止を目的と
する。 【解決手段】本発明の半導体装置は、金属ベースと、上
下両面にそれぞれ上部電極及び下部電極を有する絶縁基
板と、上記下部電極と上記金属ベースとの間に介設され
たはんだ膜と、上記絶縁基板の上面に設けられ且つ上記
上部電極に電気的に接続された半導体素子と、上記金属
ベースの上記下部電極の周縁部に対向する位置に凹設さ
れたはんだ溝とを具備する。
足、位置ずれ等のはんだ付け不良の発生の防止を目的と
する。 【解決手段】本発明の半導体装置は、金属ベースと、上
下両面にそれぞれ上部電極及び下部電極を有する絶縁基
板と、上記下部電極と上記金属ベースとの間に介設され
たはんだ膜と、上記絶縁基板の上面に設けられ且つ上記
上部電極に電気的に接続された半導体素子と、上記金属
ベースの上記下部電極の周縁部に対向する位置に凹設さ
れたはんだ溝とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばジャイアン
ト・トランジスタなどの半導体装置及びその製造方法に
関する。
ト・トランジスタなどの半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】図６及び図７に示すように、大型の絶縁
基板Ａを金属ベースＢにはんだ付けにより接続する例え
ばジャイアント・トランジスタなどの半導体装置Ｃは、
絶縁基板Ａの上に複数の半導体素子Ｄ…を配置し、半導
体素子Ｄ…の電極と絶縁基板Ａの上に設けられた電極と
を、アルミニウムのワイヤＦ…で接続したもので、この
絶縁基板ＡをはんだＧによって金属ベースＢと接続して
なるものである。
基板Ａを金属ベースＢにはんだ付けにより接続する例え
ばジャイアント・トランジスタなどの半導体装置Ｃは、
絶縁基板Ａの上に複数の半導体素子Ｄ…を配置し、半導
体素子Ｄ…の電極と絶縁基板Ａの上に設けられた電極と
を、アルミニウムのワイヤＦ…で接続したもので、この
絶縁基板ＡをはんだＧによって金属ベースＢと接続して
なるものである。
【０００３】このとき使用される金属ベースＢの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースＢは、半導体装
置Ｃの放熱のために使用される場合が多く、その表面は
絶縁基板Ａとの接触面積を多くするため一般的には平坦
である。
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースＢは、半導体装
置Ｃの放熱のために使用される場合が多く、その表面は
絶縁基板Ａとの接触面積を多くするため一般的には平坦
である。
【０００４】また、はんだ付け時に使用されるはんだＧ
の素材は、シート状のものである。そして、はんだ付け
の方法は、金属ベースＢの表面にフラックスＨを塗布
し、その上にシート状のはんだＧを置く。さらに、シー
ト状のはんだＧ上にフラックスを塗布し、絶縁基板Ａを
置いた後、加熱しはんだを溶融させ、接続を行う。加熱
の方法としては、＜１＞ホットプレート等により、金属
ベースＢ側から直接加熱する方法，＜２＞リフロー炉等
により、はんだ付けする半導体装置Ｃそのもの全体を加
熱する方法，等がある。
の素材は、シート状のものである。そして、はんだ付け
の方法は、金属ベースＢの表面にフラックスＨを塗布
し、その上にシート状のはんだＧを置く。さらに、シー
ト状のはんだＧ上にフラックスを塗布し、絶縁基板Ａを
置いた後、加熱しはんだを溶融させ、接続を行う。加熱
の方法としては、＜１＞ホットプレート等により、金属
ベースＢ側から直接加熱する方法，＜２＞リフロー炉等
により、はんだ付けする半導体装置Ｃそのもの全体を加
熱する方法，等がある。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置Ｃの金属ベースＢと絶縁基板Ａ間は、はんだ
Ｇにより間隙が保たれているだけで、はんだＧの量およ
び絶縁基板Ａの傾き等により、間隙が変化する。その時
に、間隙が狭まった箇所にあるはんだＧは、金属ベース
Ｂと絶縁基板Ａの間隙からはみ出し、はんだボールＪ等
の不良となったり、はんだ量が不足することにより、接
触面積の不足が発生したりする。
半導体装置Ｃの金属ベースＢと絶縁基板Ａ間は、はんだ
Ｇにより間隙が保たれているだけで、はんだＧの量およ
び絶縁基板Ａの傾き等により、間隙が変化する。その時
に、間隙が狭まった箇所にあるはんだＧは、金属ベース
Ｂと絶縁基板Ａの間隙からはみ出し、はんだボールＪ等
の不良となったり、はんだ量が不足することにより、接
触面積の不足が発生したりする。
【０００６】また、はんだ付け前にフラックスを塗布す
るが、そのフラックスが、塗布時に、絶縁基板Ａの外側
まではみ出してしまうと、はんだ付け時フラックスに導
かれ、はんだＧがはみ出して、はんだボール等の不良と
なる場合が多くある。本発明は、上記事情を勘案してな
されたもので、上記課題を解決する高信頼性を有する半
導体装置及びその製造方法を提供することを目的とす
る。
るが、そのフラックスが、塗布時に、絶縁基板Ａの外側
まではみ出してしまうと、はんだ付け時フラックスに導
かれ、はんだＧがはみ出して、はんだボール等の不良と
なる場合が多くある。本発明は、上記事情を勘案してな
されたもので、上記課題を解決する高信頼性を有する半
導体装置及びその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１の半導体装置
は、金属ベースと、上下両面にそれぞれ上部電極及び下
部電極を有する絶縁基板と、上記下部電極と上記金属ベ
ースとの間に介設されたはんだ膜と、上記絶縁基板の上
面に搭載され且つ上記上部電極に電気的に接続された半
導体素子と、上記金属ベースの上記下部電極の周縁部に
対向する位置に凹設されたはんだ溝とを具備する。
は、金属ベースと、上下両面にそれぞれ上部電極及び下
部電極を有する絶縁基板と、上記下部電極と上記金属ベ
ースとの間に介設されたはんだ膜と、上記絶縁基板の上
面に搭載され且つ上記上部電極に電気的に接続された半
導体素子と、上記金属ベースの上記下部電極の周縁部に
対向する位置に凹設されたはんだ溝とを具備する。
【０００８】請求項２の半導体装置は、請求項１におい
て、絶縁基板は、下部電極によりこの絶縁基板のほぼ下
面全体が被覆されているものである。請求項３の半導体
装置は、請求項１において、はんだ溝には、はんだ膜の
周縁部が没入しているものである。
て、絶縁基板は、下部電極によりこの絶縁基板のほぼ下
面全体が被覆されているものである。請求項３の半導体
装置は、請求項１において、はんだ溝には、はんだ膜の
周縁部が没入しているものである。
【０００９】しかして、上記請求項１乃至請求項３の半
導体装置は、はんだボールの形成、はんだ強度不足、位
置ずれ等のはんだ付け不良の発生を防止することが可能
となる。
導体装置は、はんだボールの形成、はんだ強度不足、位
置ずれ等のはんだ付け不良の発生を防止することが可能
となる。
【００１０】請求項４の半導体装置の製造方法は、金属
ベースと、上下両面にそれぞれ上部電極及び下部電極を
有する絶縁基板と、上記下部電極と上記金属ベースとの
間に介設されたはんだ膜と、上記絶縁基板の上面に設け
られ且つ上記上部電極に電気的に接続された半導体素子
と、上記金属ベースの上記下部電極の周縁部に対向する
位置に凹設されたはんだ溝とを具備する半導体装置の製
造方法において、はんだシートを上記絶縁基板の下部電
極側と上記金属ベースの上記はんだ溝により囲まれた領
域により挾装する重ね合せ工程と、この重ね合せ工程後
に上記はんだシートの溶融により得られた上記はんだ膜
により上記絶縁基板を上記金属ベースにリフローはんだ
付けするリフローはんだ付け工程とを有する請求項５の
半導体装置の製造方法は、請求項４において、はんだ溝
をプレス加工により形成する。
ベースと、上下両面にそれぞれ上部電極及び下部電極を
有する絶縁基板と、上記下部電極と上記金属ベースとの
間に介設されたはんだ膜と、上記絶縁基板の上面に設け
られ且つ上記上部電極に電気的に接続された半導体素子
と、上記金属ベースの上記下部電極の周縁部に対向する
位置に凹設されたはんだ溝とを具備する半導体装置の製
造方法において、はんだシートを上記絶縁基板の下部電
極側と上記金属ベースの上記はんだ溝により囲まれた領
域により挾装する重ね合せ工程と、この重ね合せ工程後
に上記はんだシートの溶融により得られた上記はんだ膜
により上記絶縁基板を上記金属ベースにリフローはんだ
付けするリフローはんだ付け工程とを有する請求項５の
半導体装置の製造方法は、請求項４において、はんだ溝
をプレス加工により形成する。
【００１１】請求項６の半導体装置の製造方法は、請求
項４において、重ね合せ工程の前に、絶縁基板の下部電
極側と上記金属ベースの上記はんだ溝により囲まれた領
域の内、少なくとも一方にフラックスを塗布する。
項４において、重ね合せ工程の前に、絶縁基板の下部電
極側と上記金属ベースの上記はんだ溝により囲まれた領
域の内、少なくとも一方にフラックスを塗布する。
【００１２】しかして、上記請求項４乃至請求項６の半
導体装置の製造方法は、はんだボールの形成、はんだ強
度不足、位置ずれ等のはんだ付け不良の発生を防止する
ことが可能となる。
導体装置の製造方法は、はんだボールの形成、はんだ強
度不足、位置ずれ等のはんだ付け不良の発生を防止する
ことが可能となる。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して詳述する。図１及び図２は、この実施の形
態の半導体装置１を示している。この半導体装置１は、
矩形状をなす金属ベース２と、この金属ベース２上に設
けられ金属ベース２より面積が小さい矩形状の絶縁基板
３と、この絶縁基板３の下面に設けられた下部電極４
と、この下部電極４と金属ベース２とを接着するはんだ
膜５と、絶縁基板３の上面に設けられた複数の例えばト
ランジスタなどの半導体素子６…と、これら半導体素子
６…を包囲するように絶縁基板３の上面に島状に設けら
れた上部電極７…と、半導体素子６…に設けられた電極
８…と上部電極７…との間を電気的に接続する例えばア
ルミニウム製のワイヤ９…とからっている。しかして、
金属ベース２は、厚さ例えば３ｍｍ程度に形成され、か
つ、例えば銅などの電気抵抗が小さい金属からなり本体
部１０と、この本体部の表面に例えば厚さ５μｍ程度に
被着された例えばニッケルなどの被膜部１１とからなっ
ている。さらに、絶縁基板３の材質は、例えばセラミッ
クなどからなっている。そして、この絶縁基板３に設け
られている下部電極４は、矩形状をなし、絶縁基板３の
端縁部から例えば１．５ｍｍ内側に設けられている。し
かして、金属ベース２には、図２及び図３に示すよう
に、下部電極４の周縁部に対向する位置に矩形をなすは
んだ溝１２が刻設されている。このはんだ溝１２は、幅
が例えば２ｍｍ及び深さが例えば０．１ｍｍに形成さ
れ、縦横の寸法は、下部電極４とほぼ同じに設定されて
いる。しかして、はんだ膜５は、厚さ例えば０．１２ｍ
ｍに設けられ、その末端部は、はんだ溝１２を充填して
いる。
面を参照して詳述する。図１及び図２は、この実施の形
態の半導体装置１を示している。この半導体装置１は、
矩形状をなす金属ベース２と、この金属ベース２上に設
けられ金属ベース２より面積が小さい矩形状の絶縁基板
３と、この絶縁基板３の下面に設けられた下部電極４
と、この下部電極４と金属ベース２とを接着するはんだ
膜５と、絶縁基板３の上面に設けられた複数の例えばト
ランジスタなどの半導体素子６…と、これら半導体素子
６…を包囲するように絶縁基板３の上面に島状に設けら
れた上部電極７…と、半導体素子６…に設けられた電極
８…と上部電極７…との間を電気的に接続する例えばア
ルミニウム製のワイヤ９…とからっている。しかして、
金属ベース２は、厚さ例えば３ｍｍ程度に形成され、か
つ、例えば銅などの電気抵抗が小さい金属からなり本体
部１０と、この本体部の表面に例えば厚さ５μｍ程度に
被着された例えばニッケルなどの被膜部１１とからなっ
ている。さらに、絶縁基板３の材質は、例えばセラミッ
クなどからなっている。そして、この絶縁基板３に設け
られている下部電極４は、矩形状をなし、絶縁基板３の
端縁部から例えば１．５ｍｍ内側に設けられている。し
かして、金属ベース２には、図２及び図３に示すよう
に、下部電極４の周縁部に対向する位置に矩形をなすは
んだ溝１２が刻設されている。このはんだ溝１２は、幅
が例えば２ｍｍ及び深さが例えば０．１ｍｍに形成さ
れ、縦横の寸法は、下部電極４とほぼ同じに設定されて
いる。しかして、はんだ膜５は、厚さ例えば０．１２ｍ
ｍに設けられ、その末端部は、はんだ溝１２を充填して
いる。
【００１４】つぎに、上記半導体装置１の製造方法につ
いて述べる。この半導体装置１の製造方法は、銅などの
電気抵抗が小さい金属板に例えば切削加工などにより複
数のはんだ溝１２…を形成するはんだ溝形成工程（図４
記号Ｓ１参照）と、このはんだ溝形成工程後にはんだ溝
１２…が形成されている金属板の表面に例えばニッケル
などの被膜部１１を例えば厚さ数１０μｍ程度に例えば
メッキなどにより被着させる被膜部形成工程（図４記号
Ｓ２参照）と、この被膜部形成工程後にメッキされた金
属板を切断して多数の金属ベース２…を得る金属ベース
形成工程（図４記号Ｓ３参照）と、絶縁基板３に上部電
極７…を介して半導体素子６…を高融点はんだ又は導電
性樹脂等により固着する半導体素子固着工程（図４記号
Ｓ４参照）と、この半導体素子固着工程後に半導体素子
６…に設けられた電極８…と上部電極７…との間を例え
ばアルミニウム製のワイヤ９…などにより電気的に接続
するワイヤ接続工程（図４記号Ｓ５参照）と、金属ベー
ス２上及び／又は絶縁基板３の下部電極４にフラックス
１３を塗布するフラックス塗布工程（図４記号Ｓ６参照
／図５参照）と、このフラックス塗布工程後にはんだシ
ート１４を金属ベース２上に置くはんだシート載置工程
（図４記号Ｓ７参照／図５参照）と、このはんだシート
載置工程後にはんだシート１４を介して絶縁基板３を下
部電極４がはんだシート１４に接触するように重ね合せ
る重ね合せ工程（図４記号Ｓ７参照／図５参照）と、こ
の重ね合せ工程後に重ね合わされた金属ベース２と絶縁
基板３とをリフロー炉に装入するか又はホットプレート
上に載置し例えば２７５°Ｃで１３０秒間加熱したのち
リフローはんだ付けを行うリフローはんだ付け工程（図
４記号Ｓ８参照）とからなっている。
いて述べる。この半導体装置１の製造方法は、銅などの
電気抵抗が小さい金属板に例えば切削加工などにより複
数のはんだ溝１２…を形成するはんだ溝形成工程（図４
記号Ｓ１参照）と、このはんだ溝形成工程後にはんだ溝
１２…が形成されている金属板の表面に例えばニッケル
などの被膜部１１を例えば厚さ数１０μｍ程度に例えば
メッキなどにより被着させる被膜部形成工程（図４記号
Ｓ２参照）と、この被膜部形成工程後にメッキされた金
属板を切断して多数の金属ベース２…を得る金属ベース
形成工程（図４記号Ｓ３参照）と、絶縁基板３に上部電
極７…を介して半導体素子６…を高融点はんだ又は導電
性樹脂等により固着する半導体素子固着工程（図４記号
Ｓ４参照）と、この半導体素子固着工程後に半導体素子
６…に設けられた電極８…と上部電極７…との間を例え
ばアルミニウム製のワイヤ９…などにより電気的に接続
するワイヤ接続工程（図４記号Ｓ５参照）と、金属ベー
ス２上及び／又は絶縁基板３の下部電極４にフラックス
１３を塗布するフラックス塗布工程（図４記号Ｓ６参照
／図５参照）と、このフラックス塗布工程後にはんだシ
ート１４を金属ベース２上に置くはんだシート載置工程
（図４記号Ｓ７参照／図５参照）と、このはんだシート
載置工程後にはんだシート１４を介して絶縁基板３を下
部電極４がはんだシート１４に接触するように重ね合せ
る重ね合せ工程（図４記号Ｓ７参照／図５参照）と、こ
の重ね合せ工程後に重ね合わされた金属ベース２と絶縁
基板３とをリフロー炉に装入するか又はホットプレート
上に載置し例えば２７５°Ｃで１３０秒間加熱したのち
リフローはんだ付けを行うリフローはんだ付け工程（図
４記号Ｓ８参照）とからなっている。
【００１５】ところで、上記フラックス塗布工程におい
て、金属ベース２上にフラックス１３を塗布した際、塗
布したフラックス１３は、矩形状をなすはんだ溝１２の
範囲内に塗布する。その結果、塗布したフラックス１３
の周辺部は、その流動をはんだ溝１２にて塞き止めら
れ、フラックス１３の塗布領域が、金属ベース２と絶縁
基板３とのはんだ付けによる接着領域の外側に拡大する
虞はなくなる。
て、金属ベース２上にフラックス１３を塗布した際、塗
布したフラックス１３は、矩形状をなすはんだ溝１２の
範囲内に塗布する。その結果、塗布したフラックス１３
の周辺部は、その流動をはんだ溝１２にて塞き止めら
れ、フラックス１３の塗布領域が、金属ベース２と絶縁
基板３とのはんだ付けによる接着領域の外側に拡大する
虞はなくなる。
【００１６】さらに、上記リフローはんだ付け工程にお
いては、はんだシート１４が溶融するが、絶縁基板３が
傾いた場合や溶融はんだ量が多い場合、間隙が小さい周
辺部においては、溶融したはんだ５ａの一部が、外側に
向けて流れ出す。しかし、流れ出したはんだ５ａの一部
は、はんだ溝１２に流れ込み、流れ込んだはんだ５ａ
は、すべてはんだ溝１２に溜まる。その結果、はんだ５
ａが、はんだ溝１２よりも外側に流れ出すことはない。
とくに、この場合、フラックス１３は、その塗布領域
が、はんだ溝１２の内部に確実に限定されていること
も、フラックス１３のはみ出しに起因する、金属ベース
２と絶縁基板３との間隙からのはんだ５ａのはみ出し及
びはんだボールの生成の防止に相乗的効果を奏する。
いては、はんだシート１４が溶融するが、絶縁基板３が
傾いた場合や溶融はんだ量が多い場合、間隙が小さい周
辺部においては、溶融したはんだ５ａの一部が、外側に
向けて流れ出す。しかし、流れ出したはんだ５ａの一部
は、はんだ溝１２に流れ込み、流れ込んだはんだ５ａ
は、すべてはんだ溝１２に溜まる。その結果、はんだ５
ａが、はんだ溝１２よりも外側に流れ出すことはない。
とくに、この場合、フラックス１３は、その塗布領域
が、はんだ溝１２の内部に確実に限定されていること
も、フラックス１３のはみ出しに起因する、金属ベース
２と絶縁基板３との間隙からのはんだ５ａのはみ出し及
びはんだボールの生成の防止に相乗的効果を奏する。
【００１７】このように、この実施の形態の半導体装置
１及び半導体装置１の製造方法においては、金属ベース
２の、絶縁基板３に被着された下部電極４の端縁部に対
向する位置に、はんだ溝１２を設けたので、フラックス
１３の塗布領域を確実に、金属ベース２と絶縁基板３と
のはんだ付けによる接着領域に限定させることが可能と
なる。また、金属ベース２と絶縁基板３との間隙から溶
融したはんだ５ａの一部が流れ出しても、その流れは、
はんだ溝１２にて塞き止められる。その結果、上記二つ
の作用効果が相俟って、はみ出したはんだ５ａが、表面
張力の作用によりはんだボールとなったり、金属ベース
２と絶縁基板３とをはんだ付けするはんだ量が不足する
ことにより、はんだ付けによる接触面積が不足し、十分
な接着強度が得られない等のはんだ付け不良の発生を防
止することが可能となる。さらに、フラックス１３及び
溶融したはんだ５ａは、はんだ溝１２の内側に閉じ込め
られるので、溶融したはんだ５ａに浮いた状態となる絶
縁基板３は、はんだ５ａの表面張力によりはんだ溝１２
により囲まれた領域直上に正確に位置決めされる。
１及び半導体装置１の製造方法においては、金属ベース
２の、絶縁基板３に被着された下部電極４の端縁部に対
向する位置に、はんだ溝１２を設けたので、フラックス
１３の塗布領域を確実に、金属ベース２と絶縁基板３と
のはんだ付けによる接着領域に限定させることが可能と
なる。また、金属ベース２と絶縁基板３との間隙から溶
融したはんだ５ａの一部が流れ出しても、その流れは、
はんだ溝１２にて塞き止められる。その結果、上記二つ
の作用効果が相俟って、はみ出したはんだ５ａが、表面
張力の作用によりはんだボールとなったり、金属ベース
２と絶縁基板３とをはんだ付けするはんだ量が不足する
ことにより、はんだ付けによる接触面積が不足し、十分
な接着強度が得られない等のはんだ付け不良の発生を防
止することが可能となる。さらに、フラックス１３及び
溶融したはんだ５ａは、はんだ溝１２の内側に閉じ込め
られるので、溶融したはんだ５ａに浮いた状態となる絶
縁基板３は、はんだ５ａの表面張力によりはんだ溝１２
により囲まれた領域直上に正確に位置決めされる。
【００１８】なお、上記実施の形態においては、はんだ
溝１２の横断面形状は、矩形の場合を例示しているが、
はんだ溝１２をプレス加工により形成する場合は、はん
だ溝１２の横断面形状は、底部がエッジ（鋭角三角形）
状となるが、この場合も上記実施の形態と同様の作用効
果を奏する。
溝１２の横断面形状は、矩形の場合を例示しているが、
はんだ溝１２をプレス加工により形成する場合は、はん
だ溝１２の横断面形状は、底部がエッジ（鋭角三角形）
状となるが、この場合も上記実施の形態と同様の作用効
果を奏する。
【００１９】また、上記実施の形態においては、絶縁基
板３の形状は、矩形状であり、これに応じて、はんだ溝
１２の形状も矩形状としたが、はんだ溝１２の形状は、
絶縁基板３の形状に応じて円形、楕円形、正方形等、任
意に変更自在である。
板３の形状は、矩形状であり、これに応じて、はんだ溝
１２の形状も矩形状としたが、はんだ溝１２の形状は、
絶縁基板３の形状に応じて円形、楕円形、正方形等、任
意に変更自在である。
【００２０】
【発明の効果】請求項１乃至請求項３の半導体装置は、
金属ベースに、絶縁基板に被着された下部電極の端縁部
に対向する位置に、はんだ溝を設けたので、フラックス
の塗布領域を確実に、金属ベースと絶縁基板とのはんだ
付けによる接着領域に限定させることが可能となる。ま
た、金属ベースと絶縁基板との間隙から溶融したはんだ
の一部が流れ出しても、その流れは、はんだ溝にて塞き
止められる。その結果、上記二つの作用効果が相俟っ
て、はみ出したはんだが、表面張力の作用によりはんだ
ボールとなったり、金属ベースと絶縁基板とをはんだ付
けするはんだ量が不足することにより、はんだ付けによ
る接触面積が不足し、十分な接着強度が得られない等の
はんだ付け不良の発生を防止することが可能となる。さ
らに、フラックス及び溶融したはんだは、はんだ溝の内
側に閉じ込められるので、溶融したはんだに浮いた状態
となる絶縁基板は、はんだの表面張力によりはんだ溝に
より囲まれた領域直上に正確に位置決めされる。
金属ベースに、絶縁基板に被着された下部電極の端縁部
に対向する位置に、はんだ溝を設けたので、フラックス
の塗布領域を確実に、金属ベースと絶縁基板とのはんだ
付けによる接着領域に限定させることが可能となる。ま
た、金属ベースと絶縁基板との間隙から溶融したはんだ
の一部が流れ出しても、その流れは、はんだ溝にて塞き
止められる。その結果、上記二つの作用効果が相俟っ
て、はみ出したはんだが、表面張力の作用によりはんだ
ボールとなったり、金属ベースと絶縁基板とをはんだ付
けするはんだ量が不足することにより、はんだ付けによ
る接触面積が不足し、十分な接着強度が得られない等の
はんだ付け不良の発生を防止することが可能となる。さ
らに、フラックス及び溶融したはんだは、はんだ溝の内
側に閉じ込められるので、溶融したはんだに浮いた状態
となる絶縁基板は、はんだの表面張力によりはんだ溝に
より囲まれた領域直上に正確に位置決めされる。
【００２１】また、請求項４乃至請求項６の半導体装置
の製造方法は、金属ベースとして、絶縁基板に被着され
た下部電極の端縁部に対向する位置に、はんだ溝を設け
たものを使用したので、フラックスの塗布領域を確実
に、金属ベースと絶縁基板とのはんだ付けによる接着領
域に限定させることが可能となる。また、金属ベースと
絶縁基板との間隙から溶融したはんだの一部が流れ出し
ても、その流れは、はんだ溝にて塞き止められる。その
結果、上記二つの作用効果が相俟って、はみ出したはん
だが、表面張力の作用によりはんだボールとなったり、
金属ベースと絶縁基板とをはんだ付けするはんだ量が不
足することにより、はんだ付けによる接触面積が不足
し、十分な接着強度が得られない等のはんだ付け不良の
発生を防止することが可能となる。さらに、フラックス
及び溶融したはんだは、はんだ溝の内側に閉じ込められ
るので、溶融したはんだに浮いた状態となる絶縁基板
は、はんだの表面張力によりはんだ溝により囲まれた領
域直上に正確に位置決めすることができる。
の製造方法は、金属ベースとして、絶縁基板に被着され
た下部電極の端縁部に対向する位置に、はんだ溝を設け
たものを使用したので、フラックスの塗布領域を確実
に、金属ベースと絶縁基板とのはんだ付けによる接着領
域に限定させることが可能となる。また、金属ベースと
絶縁基板との間隙から溶融したはんだの一部が流れ出し
ても、その流れは、はんだ溝にて塞き止められる。その
結果、上記二つの作用効果が相俟って、はみ出したはん
だが、表面張力の作用によりはんだボールとなったり、
金属ベースと絶縁基板とをはんだ付けするはんだ量が不
足することにより、はんだ付けによる接触面積が不足
し、十分な接着強度が得られない等のはんだ付け不良の
発生を防止することが可能となる。さらに、フラックス
及び溶融したはんだは、はんだ溝の内側に閉じ込められ
るので、溶融したはんだに浮いた状態となる絶縁基板
は、はんだの表面張力によりはんだ溝により囲まれた領
域直上に正確に位置決めすることができる。
【図１】本発明の一実施の形態の半導体装置の平面図で
ある。
ある。
【図２】本発明の一実施の形態の半導体装置の断面図で
ある。
ある。
【図３】本発明の一実施の形態の半導体装置の要部拡大
断面図である。
断面図である。
【図４】本発明の一実施の形態の半導体装置の製造方法
を示すフローチャートである。
を示すフローチャートである。
【図５】本発明の一実施の形態の半導体装置の製造方法
を説明するための要部拡大断面図である。
を説明するための要部拡大断面図である。
【図６】従来技術を説明するための断面正面図である。
【図７】従来技術を説明するための要部拡大断面図であ
る。
る。
１：半導体装置，２：金属ベース，３：絶縁基板，４：
下部電極，５：はんだ膜，６：半導体素子，７：上部電
極，１２：はんだ溝，１３：フラックス。
下部電極，５：はんだ膜，６：半導体素子，７：上部電
極，１２：はんだ溝，１３：フラックス。
Claims (6)
- 【請求項１】金属ベースと、上下両面にそれぞれ上部電
極及び下部電極を有する絶縁基板と、上記下部電極と上
記金属ベースとの間に介設されたはんだ膜と、上記絶縁
基板の上面に搭載され且つ上記上部電極に電気的に接続
された半導体素子と、上記金属ベースの上記下部電極の
周縁部に対向する位置に凹設されたはんだ溝とを具備す
ることを特徴とする半導体装置。 - 【請求項２】絶縁基板は、下部電極によりこの絶縁基板
のほぼ下面全体が被覆されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】はんだ溝には、はんだ膜の周縁部が没入し
ていることを特徴とする請求項１又は請求項２記載の半
導体装置。 - 【請求項４】金属ベースと、上下両面にそれぞれ上部電
極及び下部電極を有する絶縁基板と、上記下部電極と上
記金属ベースとの間に介設されたはんだ膜と、上記絶縁
基板の上面に設けられ且つ上記上部電極に電気的に接続
された半導体素子と、上記金属ベースの上記下部電極の
周縁部に対向する位置に凹設されたはんだ溝とを具備す
る半導体装置の製造方法において、はんだシートを上記
絶縁基板の下部電極側と上記金属ベースの上記はんだ溝
により囲まれた領域により挾装する重ね合せ工程と、こ
の重ね合せ工程後に上記はんだシートの溶融により得ら
れた上記はんだ膜により上記絶縁基板を上記金属ベース
にリフローはんだ付けするリフローはんだ付け工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項５】はんだ溝をプレス加工により形成すること
を特徴とする請求項３載の半導体装置の製造方法。 - 【請求項６】重ね合せ工程の前に、絶縁基板の下部電極
側と上記金属ベースの上記はんだ溝により囲まれた領域
の内、少なくとも一方にフラックスを塗布することを特
徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31763295A JPH09162237A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31763295A JPH09162237A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162237A true JPH09162237A (ja) | 1997-06-20 |
Family
ID=18090332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31763295A Pending JPH09162237A (ja) | 1995-12-06 | 1995-12-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228563A (ja) * | 2010-04-22 | 2011-11-10 | Showa Denko Kk | 絶縁積層材のろう付方法 |
| CN115714089A (zh) * | 2022-08-19 | 2023-02-24 | 西安华芯微半导体有限公司 | 一种smd封装的真空搪锡方法 |
-
1995
- 1995-12-06 JP JP31763295A patent/JPH09162237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228563A (ja) * | 2010-04-22 | 2011-11-10 | Showa Denko Kk | 絶縁積層材のろう付方法 |
| CN115714089A (zh) * | 2022-08-19 | 2023-02-24 | 西安华芯微半导体有限公司 | 一种smd封装的真空搪锡方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221045B2 (en) | Flat chip semiconductor device and manufacturing method thereof | |
| TWI409926B (zh) | 導線架 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP3848286B2 (ja) | チップ抵抗器 | |
| JP2026009258A (ja) | 半導体装置 | |
| US9697933B2 (en) | PTC device | |
| US20180122537A1 (en) | Electronic component | |
| JPH1050928A (ja) | 半導体装置およびその製造方法 | |
| JP6619119B1 (ja) | 半導体装置 | |
| TW201411793A (zh) | 半導體裝置及其製造方法 | |
| CN108781515A (zh) | 电子装置及其制造方法 | |
| JPH09162237A (ja) | 半導体装置及びその製造方法 | |
| JPH0348435A (ja) | フリップチップ素子の実装構造 | |
| TW475245B (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JP6924321B2 (ja) | 半導体装置 | |
| TWI690947B (zh) | 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器 | |
| JP3321660B2 (ja) | 端子片付き基板構造 | |
| JP3885254B2 (ja) | プリント配線板の製造方法 | |
| JP4424226B2 (ja) | 熱電変換モジュールおよび熱電変換モジュールにおけるポスト電極の固定方法 | |
| JP2016178152A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7597037B2 (ja) | 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器 | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| US6399895B1 (en) | Component hybridizing system allowing for defective planarity | |
| JP7188915B2 (ja) | 半導体装置、及び、半導体装置の製造方法 |