JPH1050928A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1050928A
JPH1050928A JP864097A JP864097A JPH1050928A JP H1050928 A JPH1050928 A JP H1050928A JP 864097 A JP864097 A JP 864097A JP 864097 A JP864097 A JP 864097A JP H1050928 A JPH1050928 A JP H1050928A
Authority
JP
Japan
Prior art keywords
metal base
insulating substrate
solder
lower electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP864097A
Other languages
English (en)
Inventor
Masayuki Kato
正幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP864097A priority Critical patent/JPH1050928A/ja
Publication of JPH1050928A publication Critical patent/JPH1050928A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】はんだボールの形成、はんだ強度不足、位置ず
れ等のはんだ付け不良の発生の防止を目的とする。 【解決手段】半導体装置は、金属ベース２と、上下両面
にそれぞれ上部電極７及び下部電極４を有する絶縁基板
３と、上記下部電極と上記金属ベースとの間に介設され
たはんだ膜５と、上記絶縁基板３の上面に設けられ且つ
上記上部電極７に電気的に接続された半導体素子６とを
具備し、上記金属ベース２には上記下部電極４に当接し
て上記絶縁基板と上記金属ベースとの距離を一定に保持
する位置に突起１２が設けられているものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばジャイアン
ト・トランジスタなどの半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】図２５および図２６に示すように、大型
の絶縁基板Ａを金属ベースＢにはんだ付けにより接続す
る例えばジャイアント・トランジスタなどの半導体装置
Ｃは、絶縁基板Ａの上に複数の半導体素子Ｄを配置し、
半導体素子Ｄの電極と絶縁基板Ａの上に設けられた電極
とを、アルミニウムのワイヤＦで接続したもので、この
絶縁基板ＡをはんだＧによって金属ベースＢと接続して
なるものである。この時使用される金属ベースＢの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースＢは、半導体装
置Ｃの放熱のために使用される場合が多く、その表面は
絶縁基板Ａとの接触面積を多くするため一般的には平坦
である。
【０００３】また、はんだ付け時に使用されるはんだＧ
は、シート状に形成されたものである。そしてはんだ付
けの方法は、金属ベースＢの表面にフラックスＨを塗布
し、その上にシート状のはんだＧを置く。さらに、シー
ト状のはんだＧにフラックスを塗布し、絶縁基板Ａを置
いた後、加熱しはんだを溶融させ接続を行う。加熱の方
法としては、（１）ホットプレート等により、金属ベー
スＢ側から直接加熱する方法、（２）リフロー炉等によ
り、はんだ付けする半導体装置Ｃそのもの全体を加熱す
る方法、等がある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置Ｃの金属ベースＢと絶縁基板Ａの間は、はん
だＧにより間隙が保たれているだけで、はんだＧの量お
よび絶縁基板Ａの傾きに等により間隙が変化する。その
時に、間隙が狭まった箇所にあるはんだＧは、金属ベー
スＢと絶縁基板Ａの間隙からはみ出し、はんだボールＪ
等の不良になったり、はんだ量が不足することにより、
接触面積の不足が発生したりする。
【０００５】また、はんだ付け前にフラックスを塗布す
るが、そのフラックスが塗布時に、絶縁基板Ａの外側ま
で、はみ出してしまうと、はんだ付け時フラックスに導
かれはんだＧがはみ出して、はんだボール等の不良とな
るばかりか、絶縁基板Ａと金属ベースＢの間にフラック
スが残ってしまい、加熱によりアウトガスが発生し、ボ
イドの発生につながる場合がある。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する半導体
装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の半導体装置
は、金属ベースと、一方の面に上部電極が設けられ且つ
他方の面に下部電極が設けられた絶縁基板と、上記下部
電極と上記金属ベースとの間に介設されたはんだ膜と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記金属ベース又は上記下部電極の少なくともいず
れか一方に、上記金属ベースと上記絶縁基板との距離を
一定に保持する突起が設けられている。
【０００７】請求項２の半導体装置は、請求項１におい
て、突起は、金属ベース又は下部電極に一体成形されて
いる。請求項３の半導体装置は、請求項１において、金
属ベースには、突起に近接した位置に、はんだ膜の一部
が没入するはんだ溝が凹設されている。
【０００８】請求項４の半導体装置は、請求項１におい
て、突起は、点状体又は線状体に形成されている。しか
して、上記請求項１乃至請求項４の半導体装置は、はん
だボールの形成、はんだ強度不足、位置ずれ、及び、は
んだボイド等のはんだ付け不良の発生を防止することが
可能となる。
【０００９】請求項５の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子と、上記金属ベース又は上
記下部電極の少なくともいずれか一方に設けられ上記金
属ベースと上記絶縁基板との距離を一定に保持する突起
とを具備する半導体装置を製造するにあたり、はんだシ
ートを上記絶縁基板の下部電極側と上記金属ベースの上
記突起形成側の間に介挿する重ね合わせ工程と、この重
ね合わせ工程後に上記はんだ付けシートの溶融により得
られたはんだ膜により上記絶縁基板を上記金属ベースに
リフローはんだ付けするリフローはんだ付け工程とを有
する。
【００１０】請求項６の半導体装置の製造方法は、請求
項５において、金属ベース上の突起を、金属ベースのプ
レス加工により形成する。請求項７の半導体装置の製造
方法は、請求項５において、金属ベース上の突起を、金
属ベース自体を切削加工により形成する。
【００１１】請求項８の半導体装置の製造方法は、請求
項５において、下部電極上の突起を、エッチング加工に
より形成する。請求項９の半導体装置の製造方法は、請
求項５において、重ね合わせ工程の前に、絶縁基板の下
部電極側と金属ベースの突起形成側の少なくとも一方に
フラックスを塗布する。
【００１２】しかして、上記請求項５乃至請求項９の半
導体装置の製造方法は、はんだボールの形成、はんだ付
け強度不足、位置ずれ、及び、はんだボイド等のはんだ
付け不良の発生を防止することが可能となるである。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図１および図２はこの実施形態の
半導体装置１を示している。この半導体装置１は、矩形
状をなし寸法が例えば縦１００ｍｍ，横３０ｍｍの金属
ベース２と、この金属ベース２上に設けられた金属ベー
ス２より面積が小さい矩形状をなし寸法が例えば縦７０
ｍｍ，横２５ｍｍ，厚さ１．５ｍｍの絶縁基板３と、こ
の絶縁基板３の下面にろう材を介して接着され且つ材質
が例えば銅で且つ厚さが例えば２００μｍの下部電極４
と、この下部電極４と金属ベース２とを接着するはんだ
膜５と、絶縁基板３の上面に設けられた複数の例えばト
ランジスタなどの半導体素子６と、これら半導体素子６
を包囲するように絶縁基板３の上面に島状に設けられた
材質が例えば銅で且つ厚さが例えば２００μｍの上部電
極７と半導体素子６に設けられた電極８と上部電極７と
の間を電気的に接続する例えばアルミニウム製のワイヤ
９からなっている。なお、下部電極４は、放熱作用及び
アース作用を目的として設けられたもので、長方形をな
す絶縁基板３の下面のほぼ全体に設けられている。すな
わち、下部電極４は、絶縁基板３の端縁部から例えば
１．５ｍｍ内側に矩形状をなすように設けられている。
一方、上部電極７は半導体素子６を電気的に接続するた
めのもので、所定のパターンに形成されている。
【００１４】しかして、金属ベース２は、厚さ例えば３
ｍｍ程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部１０と、この本体部の表面に
例えば厚さ５μｍ程度に被着させた例えばニッケルなど
の被膜部１１からなっている。さらに、絶縁基板３の材
質は、例えばセラミックなどからなっている。しかし
て、金属ベース２には、図３および図４に示すように、
矩形状をなす下部電極４の４つのコーナ部に対向する位
置に例えば断面（鉛直方向）凹字状に形成された突起１
２が刻設されている。この突起１２は、外径が例えば１
ｍｍおよび高さが例えば６０μｍ（５μｍ〜１００μｍ
の範囲内がよい。この範囲において、適正な厚さのはん
だ膜５を得ることができる。）に形成されている。ま
た、この突起１２の開先角度θは、９０度乃至１２０度
が好ましい。さらに、はんだ膜５は、厚さが例えば１０
０μｍに設けられている。
【００１５】つぎに、上記半導体装置１の製造方法につ
いて述べる。この半導体装置１の製造方法は、銅などの
電気抵抗が小さい金属板に例えばプレス加工などによ
り、複数の突起１２を形成する突起形成工程（図５記号
Ｓ１参照）と、この突起形成工程後に突起が形成されて
いる金属板の表面に例えばニッケルなどの被覆部１１を
例えば厚さ５μｍ程度に例えばめっきなどにより被着さ
せる被覆部形成工程（図５記号Ｓ２参照）と、この被覆
部形成工程後にめっきされた金属板を切断して複数の金
属ベース２を得る金属ベース形成工程（図５記号Ｓ３参
照）と、絶縁基板３に上部電極７を介して半導体素子６
を高融点はんだまたは導電性樹脂等により固着する半導
体素子固着工程（図５記号Ｓ４参照）と、この半導体素
子固着工程後に半導体素子６に設けられた電極８と上部
電極７との間を例えばアルミニウム製のワイヤ９などに
より電気的に接続するワイヤ接続工程（図５記号Ｓ５参
照）と、金属ベース２上及び／又は絶縁基板３の下部電
極４にフラックス１３を塗布するフラックス塗布工程
（図５記号Ｓ６参照／図６参照）と、このフラックス塗
布工程後にはんだシート１４を金属ベース２上に置くは
んだシート載置工程（図５記号Ｓ７参照／図６参照）
と、このはんだシート載置工程後にはんだシート１４を
介して絶縁基板３を下部電極４がはんだシート１４に接
触するように重ね合わせる重ね合わせ工程（図５記号Ｓ
８参照／図６参照）と、この重ね合わせ工程後に重ね合
わされた金属ベース２と絶縁基板３とをリフロー炉に装
入するかまたは、ホットプレート上に載置し、例えば２
７５℃で１３０秒間加熱したのちリフローはんだ付けを
行うリフローはんだ付け工程（図５記号Ｓ９参照）とを
有している。
【００１６】ところで上記リフローはんだ付け工程にお
いては、はんだシート１４が溶融するが、絶縁基板３が
傾いた場合や溶融はんだ量が多い場合、はんだのみで間
隙を作っている場合などは、間隙が小さくなった絶縁基
板３の周辺部において、溶融したはんだ５ａの一部が外
部に流れだす。しかし、この実施形態においては、金属
ベース２と絶縁基板３との間隙が突起１２により水平に
保たれ、絶縁基板３の金属ベース２に対する傾きが無く
なることにより、周辺部に溶融したはんだ５ａが流れだ
したり、はんだボールの生成の防止に効果を奏する。
【００１７】このように、この実施形態の半導体装置１
および半導体装置１の製造方法においては、金属ベース
２の絶縁基板３に設けられた下部電極４の端縁部に対向
する位置に、突起１２による絶縁基板３と金属ベース２
との距離を一定に保持する作用により、フラックス１３
の塗布領域を確実に、金属ベース２と絶縁基板３とのは
んだ付けによる接着領域に限定させることが可能とな
る。また、金属ベース２と絶縁基板３との間隙を作るこ
とにより、はんだの表面張力によりはんだが金属ベース
２と絶縁基板３と間に充填され、絶縁基板３の傾き等に
よるはんだ量が不足することにより、はんだ付けによる
接触面積が不足し、十分な接着強度が得られない等のは
んだ付け不良の発生を防止することが可能となる。さら
にまた、突起１２は、金属ベース２に一体成形されてい
るので、半導体素子６にて生じた熱を金属ベース２側に
逃す放熱性の点でも、良好な作用を奏する。
【００１８】なお、上記実施形態においては、突起１２
の横断方向断面形状は、図４に示すように底部がエッジ
（鋭角三角形）で周りが盛り上がった形状であるが、突
起１２を中実円柱となるよう金属ベース２を切削加工
し、横断方向断面形状を、図７に示すように、矩形にし
た場合でも、上記実施形態と同様の作用効果を奏する。
【００１９】また、上記実施形態においては、突起の設
置数を４個としたが、３個以上であれば、絶縁基板３の
形状に応じてその設置数および大きさ、突起の形状等
は、任意に変更自在である。
【００２０】さらに、変形例として、図８に示すよう
に、突起１２と並設して溶融はんだを溜める平面図形状
が四角枠状をなす溝部１４を凹設することにより、流れ
出したはんだ５ａを溝部１４にて溜めることができるの
で、突起１２による絶縁基板と金属ベースとの距離を一
定に保持する作用と相俟って、はんだボールの生成防止
効果を高めるのに顕著な効果を奏する。なお、この溝部
１４の横断面形状は、矩形に限ることなく、溶融はんだ
を溜めるものでれば、半円形，三角形等、任意に選択し
てよい。
【００２１】さらにまた、突起の形状としては、点状体
に限ることなく、図９に示すように、少なくとも一対の
線状体３０により絶縁基板３側を保持するようにしても
よい。
【００２２】さらに、変形例として、図１０に示すよう
に、“く”の字状の線状体３０ａに形成しても、同様の
作用効果を奏することができる。さらに、図１１に示す
ように、線状体３０ｂをほぼ等間隔に配設された点状体
３１…から構成しても、同様の作用効果を奏することが
できる。
【００２３】さらにまた、変形例として、図１２に示す
ように、“口”の字状の線状体３０ｃに形成しても、同
様の作用効果を奏することができる。つぎに、図１３お
よび図１４は、本発明の第２の実施形態の半導体装置１
ａについて説明する。
【００２４】この半導体装置１ａは、矩形状をなし寸法
が例えば縦１００ｍｍ，横３０ｍｍの金属ベース２と、
この金属ベース２上に設けられ且つこの金属ベース２よ
り面積が小さい矩形状をなし寸法が例えば縦７０ｍｍ，
横２５ｍｍ，厚さ１．５ｍｍの絶縁基板３と、この絶縁
基板３の下面に設けられ材質が例えば銅で且つ厚さが例
えば２００μｍの下部電極４と、この下部電極４と金属
ベース２とを接着するはんだ膜５と、絶縁基板３の上面
に設けられた複数の例えばトランジスタなどの半導体素
子６と、これら半導体素子６を包囲するように絶縁基板
３の上面に島状に設けられた材質が例えば銅で且つ厚さ
が例えば２００μｍの上部電極７と半導体素子６に設け
られた電極８と上部電極７との間を電気的に接続する例
えばアルミニウム製のワイヤ９からなっている。なお、
下部電極４は、放熱作用及びアース作用を目的として設
けられたもので、長方形をなす絶縁基板３の下面のほぼ
全体に設けられている。すなわち、下部電極４は、絶縁
基板３の端縁部から例えば１．５ｍｍ内側に矩形状をな
すように設けられている。しかして、下部電極４の４つ
のコーナ部には、図１５および図１６に示すように、円
錐状（先端には丸みが形成されている。）に形成された
突起１２ａが突設されている。この突起１２ａは、底部
径が例えば１ｍｍおよび高さが例えば６０μｍ（５μｍ
〜１００μｍの範囲内がよい。この範囲において、適正
な厚さのはんだ膜５を得ることができる。）に形成され
ている。また、この突起１２ａの先端角度θａは、９０
度乃至１２０度が好ましい。さらに、はんだ膜５は、厚
さが例えば１００μｍに設けられている。一方、上部電
極７は半導体素子６を電気的に接続するためのもので、
所定のパターンに形成されている。
【００２５】しかして、金属ベース２は、厚さ例えば３
ｍｍ程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部１０と、この本体部の表面に
例えば厚さ５μｍ程度に被着させた例えばニッケルなど
の被膜部１１からなっている。さらに、絶縁基板３の材
質は、例えばセラミックなどからなっている。
【００２６】つぎに、上記半導体装置１ａの製造方法に
ついて述べる。この半導体装置１ａの製造方法は、銅な
どの電気抵抗が小さい金属板の表面に例えばニッケルな
どの被覆部１１を例えば厚さ５μｍ程度に例えばめっき
などにより被着させる被覆部形成工程（図１７記号Ｓ１
１参照）と、この被覆部形成工程後にめっきされた金属
板を切断して複数の金属ベース２を得る金属ベース形成
工程（図１７記号Ｓ１２参照）と、絶縁基板３に例えば
銅などの電気抵抗が小さく且つ厚さが例えば２００μｍ
の下部電極４となる金属板を例えばろう付けなどにより
接着する電極形成工程（図１７記号Ｓ１３参照）と、こ
の電極形成工程後に前記突起１２ａを下部電極４上に例
えばエッチング加工などにより形成する突起形成工程
（図１７記号Ｓ１４参照）と、この突起形成工程後に絶
縁基板３に上部電極７を介して半導体素子６を高融点は
んだまたは導電性樹脂等により固着する半導体素子固着
工程（図１７記号Ｓ１５参照）と、この半導体素子固着
工程後に半導体素子６に設けられた電極８と上部電極７
との間を例えばアルミニウム製のワイヤ９などにより電
気的に接続するワイヤ接続工程（図１７記号Ｓ１６参
照）と、金属ベース２上及び／又は絶縁基板３の下部電
極４にフラックス１３を塗布するフラックス塗布工程
（図１７記号Ｓ１７参照／図１８参照）と、このフラッ
クス塗布工程後にはんだシート１４を金属ベース２上に
置くはんだシート載置工程（図１７記号Ｓ１８参照／図
１８参照）と、このはんだシート載置工程後にはんだシ
ート１４を介して絶縁基板３を下部電極４に形成された
突起１２ａがはんだシート１４に接触するように重ね合
わせる重ね合わせ工程（図１７記号Ｓ１９参照／図１８
参照）と、この重ね合わせ工程後に重ね合わされた金属
ベース２と絶縁基板３とをリフロー炉に装入するかまた
は、ホットプレート上に載置し、例えば２７５℃で１３
０秒間加熱したのちリフローはんだ付けを行うリフロー
はんだ付け工程（図１７記号Ｓ２０参照／図１９参照）
とを有している。
【００２７】ところで上記リフローはんだ付け工程にお
いては、はんだシート１４が溶融するが、絶縁基板３が
傾いた場合や溶融はんだ量が多い場合、はんだのみで間
隙を作っている場合などは、間隙が小さくなった絶縁基
板３の周辺部において、溶融したはんだ５ａの一部が外
部に流れだす。しかし、この実施形態においては、突起
１２ａにより、金属ベース２と絶縁基板３との間隙が水
平に保たれ、絶縁基板３の金属ベース２に対する傾きが
無くなることにより、周辺部に溶融したはんだ５ａが流
れだしたり、はんだボールの生成の防止に効果を奏す
る。
【００２８】このように、この実施形態の半導体装置１
ａおよび半導体装置１ａの製造方法においては、下部電
極４に設けられた突起１２ａにより、絶縁基板３と金属
ベース２との距離を一定に保持することができる結果、
フラックス１３の塗布領域を確実に、金属ベース２と絶
縁基板３とのはんだ付けによる接着領域に限定させるこ
とが可能となる。また、金属ベース２と絶縁基板３との
間隙を作ることにより、はんだの表面張力によりはんだ
が金属ベース２と絶縁基板３と間に充填され、絶縁基板
３の傾き等によるはんだ量が不足することにより、はん
だ付けによる接触面積が不足し、十分な接着強度が得ら
れない等のはんだ付け不良の発生を防止することが可能
となる。さらにまた、突起１２ａ、半導体素子６にて生
じた熱を金属ベース２側に逃す放熱性の点でも、良好な
作用を奏する。
【００２９】なお、変形例として、図２０に示すよう
に、突起１２ａと並設して溶融はんだを溜める平面図形
状が四角枠状をなす溝部１４ａを凹設することにより、
流れ出したはんだ５ａを溝部１４ａにて溜めることがで
きるので、突起１２ａによる絶縁基板と金属ベースとの
距離を一定に保持する作用と相俟って、はんだボールの
生成防止効果を高めるのに顕著な効果を奏する。なお、
この溝部１４ａの横断面形状は、矩形に限ることなく、
溶融はんだを溜めるものでれば、半円形，三角形等、任
意に選択してよい。
【００３０】さらにまた、突起の形状としては、点状体
に限ることなく、図２１に示すように、少なくとも一対
の線状体３０ａにより絶縁基板３側を保持するようにし
てもよい。
【００３１】さらに、変形例として、図２２に示すよう
に、“く”の字状の線状体３０ｐに形成しても、同様の
作用効果を奏することができる。さらに、図２３に示す
ように、線状体３０ａをほぼ等間隔に配設された点状体
３０ｎ…から構成しても、同様の作用効果を奏すること
ができる。
【００３２】さらにまた、変形例として、図２４に示す
ように、“口”の字状の線状体３０ｑに形成しても、同
様の作用効果を奏することができる。さらに、本発明
は、第１の実施形態の突起１２と第２の実施形態の突起
１２ａとを混在させたものも包含することはいうまでも
ない。
【００３３】
【発明の効果】請求項１乃至請求項４の半導体装置は、
金属ベース又は下部電極の少なくともいずれか一方に、
上記金属ベースと上記絶縁基板との距離を一定に保持す
る突起が設けたもので、フラックスの塗布領域を確実
に、金属ベースと絶縁基板とのはんだ付けによる接着領
域に限定させることが可能となる。また、絶縁基板が傾
き金属ベースと絶縁基板との間隙が狭まっても、突起を
設けたことで絶縁基板は突起の高さ以上金属ベースに近
付くことなく、はんだが金属ベースと絶縁基板との間か
らはみ出すことがない。その結果、上記二つの作用効果
が相俟って、はみ出したはんだが表面張力の作用よりは
んだボールになったり、金属ベースと絶縁基板とをはん
だ付けするはんだ量が不足することにより、はんだ付け
による接触面積が不足し、十分な接着強度が得られない
等のはんだ付け不良の発生を防止することが可能とな
る。また、はんだが溶融する前には、隙間があるためア
ウトガスが発生しても、ガスが排出できボイドの発生を
防止する事が可能である。
【００３４】請求項５乃至請求項９の半導体装置の製造
方法は、金属ベース又は下部電極の少なくともいずれか
一方に、上記金属ベースと上記絶縁基板との距離を一定
に保持する突起が設けられているので、フラックスの塗
布領域を確実に、金属ベースと絶縁基板とのはんだ付け
による接着領域に限定させることが可能となる。また、
絶縁基板が傾き金属ベースと絶縁基板との間隙が狭まっ
ても、突起を設けたことで絶縁基板は突起の高さ以上金
属ベースに近付くことなく、はんだが金属ベースと絶縁
基板との間からはみ出すことがない。その結果、上記二
つの作用効果が相俟って、はみ出したはんだが表面張力
の作用よりはんだボールになったり、金属ベースと絶縁
基板とをはんだ付けするはんだ量が不足することによ
り、はんだ付けによる接触面積が不足し、十分な接着強
度が得られない等のはんだ付け不良の発生を防止するこ
とが可能となる。また、はんだが溶融する前には、隙間
があるためアウトガスが発生しても、ガスが排出できボ
イドの発生を防止する事が可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の平面図であ
る。
【図２】図１のＩＩ−ＩＩ線矢視断面図である。
【図３】本発明の一実施形態の半導体装置の要部拡大断
面図である。
【図４】図３中の突起部の要部拡大断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法を
示すフローチャートである。
【図６】本発明の一実施形態の半導体装置の製造方法を
説明する断面図である。
【図７】本発明の一実施形態の変形例を示す半導体装置
の要部拡大断面図である。
【図８】本発明の一実施形態の変形例を示す半導体装置
の要部拡大断面図である。
【図９】本発明の一実施形態の変形例を示す説明図であ
る。
【図１０】本発明の一実施形態の変形例を示す説明図で
ある。
【図１１】本発明の一実施形態の変形例を示す説明図で
ある。
【図１２】本発明の一実施形態の変形例を示す説明図で
ある。
【図１３】本発明の他の実施形態の半導体装置の平面図
である。
【図１４】図１のＸ−Ｘ線矢視断面図である。
【図１５】本発明の他の実施形態の半導体装置の要部拡
大断面図である。
【図１６】図１５中の突起部の要部拡大断面図である。
【図１７】本発明の他の実施形態の半導体装置の製造方
法を示すフローチャートである。
【図１８】本発明の他の実施形態の半導体装置の製造方
法を説明する断面図である。
【図１９】本発明の他の実施形態の変形例を示す半導体
装置の要部拡大断面図である。
【図２０】本発明の他の実施形態の変形例を示す半導体
装置の要部拡大断面図である。
【図２１】本発明の他の実施形態の変形例を示す説明図
である。
【図２２】本発明の他の実施形態の変形例を示す説明図
である。
【図２３】本発明の他の実施形態の変形例を示す説明図
である。
【図２４】本発明の他の実施形態の変形例を示す説明図
である。
【図２５】従来技術を説明するための説明図である。
【図２６】従来技術を説明するための説明図である。
【符号の説明】
１，１ａ：半導体装置，２：金属ベース，３：絶縁基
板，４：下部電極，５：はんだ膜，６：半導体素子，１
２，１２ａ：突起，１３：フラックス，１４，１４ａ：
溝部。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】金属ベースと、一方の面に上部電極が設け
    られ且つ他方の面に下部電極が設けられた絶縁基板と、
    上記下部電極と上記金属ベースとの間に介設されたはん
    だ膜と、上記上部電極に電気的に接続された半導体素子
    とを具備し、上記金属ベース又は上記下部電極の少なく
    ともいずれか一方に、上記金属ベースと上記絶縁基板と
    の距離を一定に保持する突起が設けられていることを特
    徴とする半導体装置。
  2. 【請求項２】突起は、金属ベース又は下部電極に一体成
    形されていることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】金属ベースには、突起に近接した位置に、
    はんだ膜の一部が没入するはんだ溝が凹設されているこ
    とを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】突起は、点状体又は線状体に形成されてい
    ることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】金属ベースと、一方の面に上部電極が設け
    られ且つ他方の面に下部電極が設けられた絶縁基板と、
    上記上部電極に電気的に接続された半導体素子と、上記
    金属ベース又は上記下部電極の少なくともいずれか一方
    に設けられ上記金属ベースと上記絶縁基板との距離を一
    定に保持する突起とを具備する半導体装置を製造するに
    あたり、はんだシートを上記絶縁基板の下部電極側と上
    記金属ベースの上記突起形成側の間に介挿する重ね合わ
    せ工程と、この重ね合わせ工程後に上記はんだ付けシー
    トの溶融により得られたはんだ膜により上記絶縁基板を
    上記金属ベースにリフローはんだ付けするリフローはん
    だ付け工程とを有することを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】金属ベース上の突起を、金属ベースのプレ
    ス加工により形成することを特徴とする請求項５記載の
    半導体装置の製造方法。
  7. 【請求項７】金属ベース上の突起を、金属ベース自体を
    切削加工により形成することを特徴とする請求項５記載
    の半導体装置の製造方法。
  8. 【請求項８】下部電極上の突起を、エッチング加工によ
    り形成することを特徴とする請求項５記載の半導体装置
    の製造方法。
  9. 【請求項９】重ね合わせ工程の前に、絶縁基板の下部電
    極側と金属ベースの突起形成側の少なくとも一方にフラ
    ックスを塗布することを特徴とする請求項５記載の半導
    体装置の製造方法。
JP864097A 1996-05-27 1997-01-21 半導体装置およびその製造方法 Pending JPH1050928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP864097A JPH1050928A (ja) 1996-05-27 1997-01-21 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13151296 1996-05-27
JP8-131512 1996-05-27
JP864097A JPH1050928A (ja) 1996-05-27 1997-01-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1050928A true JPH1050928A (ja) 1998-02-20

Family

ID=26343199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP864097A Pending JPH1050928A (ja) 1996-05-27 1997-01-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1050928A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762491B1 (en) 2003-01-23 2004-07-13 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2007116080A (ja) * 2005-09-21 2007-05-10 Dowa Holdings Co Ltd 突起を有する半導体基板用放熱板
JP2012039007A (ja) * 2010-08-10 2012-02-23 Dowa Metaltech Kk 半導体基板用放熱板及びその製造方法並びに加圧部材
WO2012093509A1 (ja) * 2011-01-07 2012-07-12 富士電機株式会社 半導体装置およびその製造方法
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JPWO2016009741A1 (ja) * 2014-07-18 2017-04-27 富士電機株式会社 半導体装置
JP2017147411A (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 モジュール
CN108450036A (zh) * 2015-12-24 2018-08-24 京瓷株式会社 摄像元件安装用基板及摄像装置
JP2019149479A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体装置
CN115050721A (zh) * 2021-03-09 2022-09-13 三菱电机株式会社 半导体装置及半导体装置的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762491B1 (en) 2003-01-23 2004-07-13 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2007116080A (ja) * 2005-09-21 2007-05-10 Dowa Holdings Co Ltd 突起を有する半導体基板用放熱板
JP2012039007A (ja) * 2010-08-10 2012-02-23 Dowa Metaltech Kk 半導体基板用放熱板及びその製造方法並びに加圧部材
WO2012093509A1 (ja) * 2011-01-07 2012-07-12 富士電機株式会社 半導体装置およびその製造方法
JP5751258B2 (ja) * 2011-01-07 2015-07-22 富士電機株式会社 半導体装置の製造方法
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JPWO2016009741A1 (ja) * 2014-07-18 2017-04-27 富士電機株式会社 半導体装置
CN108450036A (zh) * 2015-12-24 2018-08-24 京瓷株式会社 摄像元件安装用基板及摄像装置
JP2017147411A (ja) * 2016-02-19 2017-08-24 株式会社村田製作所 モジュール
JP2019149479A (ja) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 半導体装置
CN115050721A (zh) * 2021-03-09 2022-09-13 三菱电机株式会社 半导体装置及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US5883425A (en) Circuit device
JP6930495B2 (ja) 半導体装置
CN1988767B (zh) 芯片部件的安装方法及电路板
US20050156187A1 (en) Semiconductor device using semiconductor chip
JPH11176887A (ja) 半導体装置およびその製造方法
US20230036430A1 (en) Bonding structure, semiconductor device, and bonding structure formation method
JPH10261507A (ja) サーミスタ素子
JPH1050928A (ja) 半導体装置およびその製造方法
JP2017011045A (ja) セラミックパッケージ、その製造方法、および電子部品装置の製造方法
US9697933B2 (en) PTC device
JP4640952B2 (ja) チップ抵抗器およびその製造方法
US20020153608A1 (en) Land grid array semiconductor device and method of mounting land grid array semiconductor devices
JP6619119B1 (ja) 半導体装置
CN108781515A (zh) 电子装置及其制造方法
JPH0936174A (ja) 半導体装置とその実装方法
JP2000106408A (ja) 電子部品収納用パッケージおよびこれに用いられる金属製蓋体
JP7166464B2 (ja) チップ部品、チップ部品の製造方法、および電子機器の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP2000277557A (ja) 半導体装置
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH09162237A (ja) 半導体装置及びその製造方法
TWI277218B (en) Structure for fixing electronic component to wiring board