JPH0348435A - フリップチップ素子の実装構造 - Google Patents
フリップチップ素子の実装構造Info
- Publication number
- JPH0348435A JPH0348435A JP1182613A JP18261389A JPH0348435A JP H0348435 A JPH0348435 A JP H0348435A JP 1182613 A JP1182613 A JP 1182613A JP 18261389 A JP18261389 A JP 18261389A JP H0348435 A JPH0348435 A JP H0348435A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- bump
- flip chip
- chip element
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁性基板に形成した回路パターン上にフリ
ップチップ素子をフェイスダウンボンディングにより実
装するための構造に関するものである。
ップチップ素子をフェイスダウンボンディングにより実
装するための構造に関するものである。
〔従来の技術］
絶縁性基板に形成した導体による回路パターンに対する
ＩＣチップ等のチップ素子の実装方式として、チップ素
子の電極部を１電極毎に微細なワイヤにより回路パター
ンに接続するワイヤボンディングと、チップ素子の電極
部を同時に回路パターン上に接続するワイヤレスボンデ
ィングの２種がある。
ＩＣチップ等のチップ素子の実装方式として、チップ素
子の電極部を１電極毎に微細なワイヤにより回路パター
ンに接続するワイヤボンディングと、チップ素子の電極
部を同時に回路パターン上に接続するワイヤレスボンデ
ィングの２種がある。
このうちワイヤレスボンディングは、ワイヤボンディン
グと比較して、絶縁性基板上におけるチップ素子の実装
面積を小さく抑えることができると共に、接続の作業性
が良く、また接続強度も大きい等の長所を有している。
グと比較して、絶縁性基板上におけるチップ素子の実装
面積を小さく抑えることができると共に、接続の作業性
が良く、また接続強度も大きい等の長所を有している。
フリップチップボンディングは、このワイヤレスポンデ
ィングの代表的な方法で、フリップチップ素子をフエイ
スダウンボンディングによって回路パターンに接続する
ものであり、その実装構造の公知例としては、特開昭６
２−１６０２４８号公報，実開昭６２−１４２８４９号
公報，及び実開昭６２−７４３３３号等に開示されるも
のがある。
ィングの代表的な方法で、フリップチップ素子をフエイ
スダウンボンディングによって回路パターンに接続する
ものであり、その実装構造の公知例としては、特開昭６
２−１６０２４８号公報，実開昭６２−１４２８４９号
公報，及び実開昭６２−７４３３３号等に開示されるも
のがある。
第６図は従来のこの種のフリップチップ素子の実装構造
を示す側断面図で、図において１はセラミックまたはガ
ラスから成る絶縁性基板、２は該絶縁性基板１上に形成
した導体による回路パターン、３は該回路パターン２の
端部に設けた端子部である。
を示す側断面図で、図において１はセラミックまたはガ
ラスから成る絶縁性基板、２は該絶縁性基板１上に形成
した導体による回路パターン、３は該回路パターン２の
端部に設けた端子部である。
前記回路パターン２は一層もしくは複数層の金属層ある
いは金属層と樹脂コーティング層等から成るが、ここで
は２ａ，２ｂの二層の金属層とすることで端子部３との
境に段差を設け、この段差により後述するバンプ溶着時
の溶融バンプの流出を防止するようにしている。
いは金属層と樹脂コーティング層等から成るが、ここで
は２ａ，２ｂの二層の金属層とすることで端子部３との
境に段差を設け、この段差により後述するバンプ溶着時
の溶融バンプの流出を防止するようにしている。
尚、前記金属層２ａ，２ｂは単一種類または複数種類の
金属膜により構威される。
金属膜により構威される。
４は例えばガラス膜やＳ ｉ ｓ Ｎ ４膜で保護され
たフリップチップ素子で、このフリップチップ素子４の
片面には図示しない電極部が設けられ、各電極部に例え
ば５０〜１００μの高さの半田や金等の組成によるバン
プ５が形成されている。
たフリップチップ素子で、このフリップチップ素子４の
片面には図示しない電極部が設けられ、各電極部に例え
ば５０〜１００μの高さの半田や金等の組成によるバン
プ５が形成されている。
以上の構或においてフリップチップ素子４を絶縁性基板
ｌの回路パターン２上に実装する場合、まず回路パター
ン２の端子部３に予備半田を施しておく。
ｌの回路パターン２上に実装する場合、まず回路パター
ン２の端子部３に予備半田を施しておく。
そして、フリップチップ素子４の電極面つまりバンプ５
を形或した面を下にして、このバンプ５を前記予備半田
された端子部３に載せて位置合わせし、端子部３にバン
プ５を押しつけたまま熱を加えてバンプ５を溶着するこ
とにより、フリップチップ素子４を回路パターン２に電
気的に接続する。
を形或した面を下にして、このバンプ５を前記予備半田
された端子部３に載せて位置合わせし、端子部３にバン
プ５を押しつけたまま熱を加えてバンプ５を溶着するこ
とにより、フリップチップ素子４を回路パターン２に電
気的に接続する。
しかしながら、上述した従来の実装構造では、バンプを
溶着するときにその溶融バンプの流出を防止するための
段差を回路パターンに形或するため、回路パターンを多
層に形成したり樹脂でコーティングする等の製造工程を
必要とし、その分製造コストがかかるという問題があっ
た。
溶着するときにその溶融バンプの流出を防止するための
段差を回路パターンに形或するため、回路パターンを多
層に形成したり樹脂でコーティングする等の製造工程を
必要とし、その分製造コストがかかるという問題があっ
た。
また、端子部に形成された段差は回路パターンの延在方
向への溶融バンプの流出は阻止できるものの、隣接して
いる回路パターン方向への流出は阻止できないため、微
細なピッチで形成されている回路パターンの濡れ性によ
り溶融バンプが広がり、その結果フリップチップ素子が
傾いて実装される等の現象が生じて信頼性の低下を招く
だけでなく、回路パターンのショートを発生するという
問題もあった。
向への溶融バンプの流出は阻止できるものの、隣接して
いる回路パターン方向への流出は阻止できないため、微
細なピッチで形成されている回路パターンの濡れ性によ
り溶融バンプが広がり、その結果フリップチップ素子が
傾いて実装される等の現象が生じて信頼性の低下を招く
だけでなく、回路パターンのショートを発生するという
問題もあった。
更に、上述した従来技術では、回路パターンに対するフ
リップチップ素子の位置決めを各回路パターン上に直接
ハンブを載せることで行っているため、バンプ間のピッ
チが狭くなると回路パターン上にバンブが正確に載って
いるかどうかの判断が難しく、そのため位置決めに時間
がかかるという問題もあった。
リップチップ素子の位置決めを各回路パターン上に直接
ハンブを載せることで行っているため、バンプ間のピッ
チが狭くなると回路パターン上にバンブが正確に載って
いるかどうかの判断が難しく、そのため位置決めに時間
がかかるという問題もあった。
本発明はこれらの問題を解決するためになされたもので
、製造コストの低減，フリップチップ素子実装の信頼性
の向上．及びショートの発生防止を図ることができると
共に、回路パターンに対するフリップチップ素子の位置
決めを短時間で正確に行うことが可能なフリップチップ
素子の実装構造を実現することを目的とするものである
。
、製造コストの低減，フリップチップ素子実装の信頼性
の向上．及びショートの発生防止を図ることができると
共に、回路パターンに対するフリップチップ素子の位置
決めを短時間で正確に行うことが可能なフリップチップ
素子の実装構造を実現することを目的とするものである
。
この目的を達或するため、本発明はフリップチップ素子
に設けたバンプを絶縁性基板上に形成した回路パターン
に溶着して電気的接続を得るフリップチップ素子の実装
構造において、耐熱性と電気的絶縁性を有するシート状
の熱応力緩和部材を絶縁性基板の回路パターン上に配置
すると共に、この熱応力緩和部材にバンプ規制孔を設け
たものである。
に設けたバンプを絶縁性基板上に形成した回路パターン
に溶着して電気的接続を得るフリップチップ素子の実装
構造において、耐熱性と電気的絶縁性を有するシート状
の熱応力緩和部材を絶縁性基板の回路パターン上に配置
すると共に、この熱応力緩和部材にバンプ規制孔を設け
たものである。
（作用〕
上述した構成を有する本発明は、フリップチップ素子に
設けたパンプの位置をバンプ規制孔でガイドして絶縁性
基板の回路パターンに対するフリップチップ素子の位置
決めを行うと共に、このバンプを回路パターンに溶着す
る際、溶融したバンプの流出を熱応力緩和部材のバンプ
規制孔により防止し、各バンブを対応する回路パターン
に溶着してフリップチップ素子を実装する。
設けたパンプの位置をバンプ規制孔でガイドして絶縁性
基板の回路パターンに対するフリップチップ素子の位置
決めを行うと共に、このバンプを回路パターンに溶着す
る際、溶融したバンプの流出を熱応力緩和部材のバンプ
規制孔により防止し、各バンブを対応する回路パターン
に溶着してフリップチップ素子を実装する。
従ってこれによれば、従来のように絶縁性基板の回路パ
ターンに段差を形或する必要がなくなるので、回路バタ
・−ンを多層に形成したり樹脂でコーティングする等の
製造工程が不要になり、そして熱応力緩和部材は回路パ
ターンを多層に形成したり樹脂でコーティングする等の
場合に較べて容易かつ安価に形成できるので、製造コス
トの低減が可能となる． また、前記熱応力緩和部材のバンプ規制孔は回路パター
ンの延在方向のみでなく隣接している回路パターン方向
への溶融バンプの流出を確実に阻止できるため、フリッ
プチップ素子が傾いて実装されることがなくなり、実装
の信頼性を向上できると共に、回路パターンのショート
の発生も防止することができる。
ターンに段差を形或する必要がなくなるので、回路バタ
・−ンを多層に形成したり樹脂でコーティングする等の
製造工程が不要になり、そして熱応力緩和部材は回路パ
ターンを多層に形成したり樹脂でコーティングする等の
場合に較べて容易かつ安価に形成できるので、製造コス
トの低減が可能となる． また、前記熱応力緩和部材のバンプ規制孔は回路パター
ンの延在方向のみでなく隣接している回路パターン方向
への溶融バンプの流出を確実に阻止できるため、フリッ
プチップ素子が傾いて実装されることがなくなり、実装
の信頼性を向上できると共に、回路パターンのショート
の発生も防止することができる。
更に、フリップチップ素子のバンブを熱応力緩和部材の
バンブ規制孔にガイドすることができるため、回路パタ
ーンに対するフリップチップ素子の位置決めを容易かつ
短時間で正確に行うことも可能になる。
バンブ規制孔にガイドすることができるため、回路パタ
ーンに対するフリップチップ素子の位置決めを容易かつ
短時間で正確に行うことも可能になる。
以下図面を参照して実施例を説明する。
第ｌ図は本発明によるフリップチップ素子の実装構造の
第１の実施例を示す斜視図、第２図は第１図のＡ−Ａ線
断面図、第３図（ａ）〜（Ｃ）は各構威要素の詳細を示
す斜視図である。
第１の実施例を示す斜視図、第２図は第１図のＡ−Ａ線
断面図、第３図（ａ）〜（Ｃ）は各構威要素の詳細を示
す斜視図である。
第１図及び第２図において６はセラミックまたはガラス
から或る絶縁性基板、７は例えばガラス膜やＳ ｉ ３
Ｎ ４膜で保護されたフリップチップ素子、８は少な
くともバンプの溶融温度に耐えられるだけの耐熱性を有
すると共に電気的絶縁性を有する薄いテープあるいはフ
ィルム等から或るシート状の熱応力緩和部材である。
から或る絶縁性基板、７は例えばガラス膜やＳ ｉ ３
Ｎ ４膜で保護されたフリップチップ素子、８は少な
くともバンプの溶融温度に耐えられるだけの耐熱性を有
すると共に電気的絶縁性を有する薄いテープあるいはフ
ィルム等から或るシート状の熱応力緩和部材である。
前記絶縁性基板６上には第３図（Ｃ）に明示したように
単一の金属層により所定形状の回路パターン９が形成さ
れており、各々の回路パターン９の端部（破線で囲んだ
部分）はフリップチップ素子７を実装するための端子部
９ａとなっている。
単一の金属層により所定形状の回路パターン９が形成さ
れており、各々の回路パターン９の端部（破線で囲んだ
部分）はフリップチップ素子７を実装するための端子部
９ａとなっている。
また、第３図（ａ）に示したようにフリップチップ素子
７の片面にはその電極上に略半球形のバンプｌＯが前記
端子部９ａに対応するように形成されており、更に熱応
力緩和部材８には第３図（ｂ）に示したように前記バン
プ９と対応する位置にテーパ状のバンブ規制孔ｌ１が設
けられ、かつ四隅には位置決めマーク１２が設けてあっ
て、この位置決めマーク１２上にフリップチップ素子７
の各角部を一致させることにより回路パターン９に対す
る位置決めが行えるようになっている． 尚、前記バンブ規制孔１１はレーザ加工，放電加工，錐
状のドリルによる孔あけ加工，またはモールド威形加工
等により設けられ、その回路パターン９側となる部分の
径は、回路パターン９の端子部９ａの幅以下となるよう
に設定されている。
７の片面にはその電極上に略半球形のバンプｌＯが前記
端子部９ａに対応するように形成されており、更に熱応
力緩和部材８には第３図（ｂ）に示したように前記バン
プ９と対応する位置にテーパ状のバンブ規制孔ｌ１が設
けられ、かつ四隅には位置決めマーク１２が設けてあっ
て、この位置決めマーク１２上にフリップチップ素子７
の各角部を一致させることにより回路パターン９に対す
る位置決めが行えるようになっている． 尚、前記バンブ規制孔１１はレーザ加工，放電加工，錐
状のドリルによる孔あけ加工，またはモールド威形加工
等により設けられ、その回路パターン９側となる部分の
径は、回路パターン９の端子部９ａの幅以下となるよう
に設定されている。
以上の構或においてフリップチップ素子７を絶縁性基板
６の回路パターン９上に実装する場合、まず回路パター
ン９の端子部９ａに予備半田を施しておき、そして熱応
力緩和部材８を第３図（Ｃ）の破線で囲んだ部分に載せ
て、各バンプ規制孔１１が回路パターン９の端子部９ａ
の直上に載るように目視により位置決めする。
６の回路パターン９上に実装する場合、まず回路パター
ン９の端子部９ａに予備半田を施しておき、そして熱応
力緩和部材８を第３図（Ｃ）の破線で囲んだ部分に載せ
て、各バンプ規制孔１１が回路パターン９の端子部９ａ
の直上に載るように目視により位置決めする。
次に、フリップチップ素子７の電極面つまりバンプ１０
を形成した面を下にして熱応力緩和部材８上に載せ、こ
のときフリップチップ素子７の各角部を位置決めマーク
１２上に一致させるようにする。
を形成した面を下にして熱応力緩和部材８上に載せ、こ
のときフリップチップ素子７の各角部を位置決めマーク
１２上に一致させるようにする。
これにより各バンプ規制孔ｌ１にそれぞれ対応するバン
ブ１０が位置決めされ、しかもバンプ規制孔１１は前記
の如くテーバ状に形成されているため、バンプ１０の下
部はこのテーパによりガイドされてパンプ規制孔１１に
スムーズに入り込み、これによりフリップチップ素子７
の位置決めが容易かつ正確に行われる。
ブ１０が位置決めされ、しかもバンプ規制孔１１は前記
の如くテーバ状に形成されているため、バンプ１０の下
部はこのテーパによりガイドされてパンプ規制孔１１に
スムーズに入り込み、これによりフリップチップ素子７
の位置決めが容易かつ正確に行われる。
この状態で熱を加えてバンプ１０を溶融すると、溶融バ
ンプがバンプ規制孔ｌｌ内を満たし、端子部９ａに溶着
してフリップチップ素子７が回路パターン９に電気的に
接続される。
ンプがバンプ規制孔ｌｌ内を満たし、端子部９ａに溶着
してフリップチップ素子７が回路パターン９に電気的に
接続される。
尚、このフリップチップ素子７の実装の際、放熱性の面
から熱応力緩和部材８とフリップチップ素子７との間に
第２図に示すギャップΔ・Ｘが得られるようにすること
が望ましく、そのため予めバンプｌＯの高さをこのギャ
ップΔＸが得られるように考慮して設定する。
から熱応力緩和部材８とフリップチップ素子７との間に
第２図に示すギャップΔ・Ｘが得られるようにすること
が望ましく、そのため予めバンプｌＯの高さをこのギャ
ップΔＸが得られるように考慮して設定する。
第４図は本発明の第２の実施例を示す側断面図で、この
実施例は同図（ａ）に示すように熱応力緩和部材８に設
けられるバンプ規制孔ｌ１の形状を鼓形するこにより、
同図（ｂ）に示したようにバンプｌＯを溶融してフリッ
プチップ素子７を回路パターン９の端子部９ａに電気的
に接続した後にバンプの剥離等が発生しにくい構造とな
るようにしたものである． また、この実施例ではフリップチップ素子７の電極部９
ａに予め所定の厚みを持たせ、これにより熱応力緩和部
材８とフリップチップ素子７との間に常に安定した前記
ギャップΔＸを得られるようにしている。
実施例は同図（ａ）に示すように熱応力緩和部材８に設
けられるバンプ規制孔ｌ１の形状を鼓形するこにより、
同図（ｂ）に示したようにバンプｌＯを溶融してフリッ
プチップ素子７を回路パターン９の端子部９ａに電気的
に接続した後にバンプの剥離等が発生しにくい構造とな
るようにしたものである． また、この実施例ではフリップチップ素子７の電極部９
ａに予め所定の厚みを持たせ、これにより熱応力緩和部
材８とフリップチップ素子７との間に常に安定した前記
ギャップΔＸを得られるようにしている。
第５図は本発明の第３の実施例を示す側断面図で、この
実施例はフリップチップ素子７の電極部９ａに予め所定
の厚みを持たせると共に、熱応力緩和部材８のバンプ規
制孔１１の形状を円柱形としたもので、第２の実施例と
同様の結果が得られるものである。
実施例はフリップチップ素子７の電極部９ａに予め所定
の厚みを持たせると共に、熱応力緩和部材８のバンプ規
制孔１１の形状を円柱形としたもので、第２の実施例と
同様の結果が得られるものである。
尚、上述した実施例において、熱応力緩和部材８の位置
決めマークは必ずしも必要なものではなく、バンプ規制
孔１ｌによりバンプｌＯをガイドするだけで回路パター
ン９に対するフリップチップ素子７の位置決めを行うこ
とも可能である。
決めマークは必ずしも必要なものではなく、バンプ規制
孔１ｌによりバンプｌＯをガイドするだけで回路パター
ン９に対するフリップチップ素子７の位置決めを行うこ
とも可能である。
以上説明したように本発明は、フリップチップ素子に設
けたバンプを絶縁性基板上に形成した回路パターンに溶
着して電気的接続を得るフリップチップ素子の実装構造
において、耐熱性と電気的絶縁性を有するシート状の熱
応力緩和部材を絶縁性基板の回路パターン上に配置する
と共に、この熱応力緩和部材にバンブ規制孔を設けて、
このパンプ規制孔によりバンプの位置をガイドすること
で絶縁性基板の回路パターンに対するフリップチップ素
子の位置決めを行うと共に、このバンプを回路パターン
に溶着する際、溶融したバンプの流出を熱応力緩和部材
のバンプ規制孔により防止するようにしている． 従ってこれによれば、従来のように絶縁性基板の回路パ
ターンに段差を形成する必要がなくなるので、回路パタ
ーンを多層に形成したり樹脂でコーティングする等の製
造工程が不要になり、そして熱応力緩和部材は回路パタ
ーンを多層に形成したり樹脂でコーティングする等の場
合に較べて容易且つ安価に形或できるので、製造コスト
の低減を計れるという効果が得られる。
けたバンプを絶縁性基板上に形成した回路パターンに溶
着して電気的接続を得るフリップチップ素子の実装構造
において、耐熱性と電気的絶縁性を有するシート状の熱
応力緩和部材を絶縁性基板の回路パターン上に配置する
と共に、この熱応力緩和部材にバンブ規制孔を設けて、
このパンプ規制孔によりバンプの位置をガイドすること
で絶縁性基板の回路パターンに対するフリップチップ素
子の位置決めを行うと共に、このバンプを回路パターン
に溶着する際、溶融したバンプの流出を熱応力緩和部材
のバンプ規制孔により防止するようにしている． 従ってこれによれば、従来のように絶縁性基板の回路パ
ターンに段差を形成する必要がなくなるので、回路パタ
ーンを多層に形成したり樹脂でコーティングする等の製
造工程が不要になり、そして熱応力緩和部材は回路パタ
ーンを多層に形成したり樹脂でコーティングする等の場
合に較べて容易且つ安価に形或できるので、製造コスト
の低減を計れるという効果が得られる。
また、前記熱応力緩和部材のバンブ規制孔は回路パター
ンの延在方向のみでなく隣接している回路パターン方向
への溶融バンプの流出も確実に阻止できるため、フリッ
プチップ素子が傾いて実装されることがなくなり、実装
の信頼性を向上できると共に、回路パターンのショート
を発生も防止することができるという効果も得られる．
更に、フリップチップ素子のバンプを熱応力緩和部材の
バンプ規制孔によりガイドすることができるため、回路
パターンに対するフリンプチップ素子の位置決めを容易
かつ短時間で正確に行うことも可能になるという効果も
得られる．
ンの延在方向のみでなく隣接している回路パターン方向
への溶融バンプの流出も確実に阻止できるため、フリッ
プチップ素子が傾いて実装されることがなくなり、実装
の信頼性を向上できると共に、回路パターンのショート
を発生も防止することができるという効果も得られる．
更に、フリップチップ素子のバンプを熱応力緩和部材の
バンプ規制孔によりガイドすることができるため、回路
パターンに対するフリンプチップ素子の位置決めを容易
かつ短時間で正確に行うことも可能になるという効果も
得られる．
第１図は本発明によるフリップチップ素子の実装構造の
第ｌの実施例を示す斜視図、第２図は第１図のＡ−Ａ線
断面図、第３図は第１の実施例における各構成要素の詳
細を示す斜視図、第４図は第２の実施例を示す側断面図
、第５図は第３の実施例を示す側断面図、第６図は従来
例を示す側断面図である。 ６：絶縁性基板 ７：フリップチップ素子 ８：熱応力緩和部材 ９：回路パターン ９ａ：端子部 １０：バンプ １１：バンプ規制孔 １２：位置決めマーク
第ｌの実施例を示す斜視図、第２図は第１図のＡ−Ａ線
断面図、第３図は第１の実施例における各構成要素の詳
細を示す斜視図、第４図は第２の実施例を示す側断面図
、第５図は第３の実施例を示す側断面図、第６図は従来
例を示す側断面図である。 ６：絶縁性基板 ７：フリップチップ素子 ８：熱応力緩和部材 ９：回路パターン ９ａ：端子部 １０：バンプ １１：バンプ規制孔 １２：位置決めマーク
Claims (1)
- （１）フリップチップ素子に設けたバンプを絶縁性基板
上に形成した回路パターンに溶着して電気的接続を得る
フリップチップ素子の実装構造において、 耐熱性と電気的絶縁性を有するシート状の熱応力緩和部
材を絶縁性基板の回路パターン上に配置すると共に、こ
の熱応力緩和部材に前記バンプのガイドと溶融したバン
プの流出を防止するためのバンプ規制孔を設けたことを
特徴とするフリップチップ素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182613A JPH0348435A (ja) | 1989-07-17 | 1989-07-17 | フリップチップ素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182613A JPH0348435A (ja) | 1989-07-17 | 1989-07-17 | フリップチップ素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348435A true JPH0348435A (ja) | 1991-03-01 |
Family
ID=16121352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182613A Pending JPH0348435A (ja) | 1989-07-17 | 1989-07-17 | フリップチップ素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348435A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250835A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 金属バンプを有するｌｓｉパッケージの実装方法 |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5883438A (en) * | 1995-09-22 | 1999-03-16 | Lg Semicon Co., Ltd. | Interconnection structure for attaching a semiconductor to substrate |
| EP0827191A3 (en) * | 1996-08-20 | 1999-12-29 | Nec Corporation | Semiconductor device mounting structure |
| EP0917195A4 (en) * | 1997-01-17 | 2000-03-22 | Seiko Epson Corp | ELECTRONIC COMPONENT, SEMICONDUCTOR ARRANGEMENT, MANUFACTURING METHOD THEREFOR, CIRCUIT BOARD AND ELECTRONIC EQUIPMENT |
| US6124634A (en) * | 1996-03-07 | 2000-09-26 | Micron Technology, Inc. | Micromachined chip scale package |
| JP2002313840A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体素子実装基板及びその製造方法 |
| JP2009016399A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント回路板、電子部品の実装方法および電子機器 |
-
1989
- 1989-07-17 JP JP1182613A patent/JPH0348435A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH08250835A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 金属バンプを有するｌｓｉパッケージの実装方法 |
| US5883438A (en) * | 1995-09-22 | 1999-03-16 | Lg Semicon Co., Ltd. | Interconnection structure for attaching a semiconductor to substrate |
| US6358833B1 (en) | 1996-03-07 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a micromachined chip scale package |
| US6124634A (en) * | 1996-03-07 | 2000-09-26 | Micron Technology, Inc. | Micromachined chip scale package |
| US6207548B1 (en) * | 1996-03-07 | 2001-03-27 | Micron Technology, Inc. | Method for fabricating a micromachined chip scale package |
| US6407451B2 (en) | 1996-03-07 | 2002-06-18 | Micron Technology, Inc. | Micromachined chip scale package |
| EP0827191A3 (en) * | 1996-08-20 | 1999-12-29 | Nec Corporation | Semiconductor device mounting structure |
| EP0917195A4 (en) * | 1997-01-17 | 2000-03-22 | Seiko Epson Corp | ELECTRONIC COMPONENT, SEMICONDUCTOR ARRANGEMENT, MANUFACTURING METHOD THEREFOR, CIRCUIT BOARD AND ELECTRONIC EQUIPMENT |
| US6323542B1 (en) | 1997-01-17 | 2001-11-27 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US6518651B2 (en) | 1997-01-17 | 2003-02-11 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7307351B2 (en) | 1997-01-17 | 2007-12-11 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| JP2002313840A (ja) * | 2001-04-17 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体素子実装基板及びその製造方法 |
| JP2009016399A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント回路板、電子部品の実装方法および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5478007A (en) | Method for interconnection of integrated circuit chip and substrate | |
| US5883425A (en) | Circuit device | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR19980032440A (ko) | 반도체 소자 및 그 제조 방법과, 반도체 디바이스 및 그 제조 방법 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JPH0348435A (ja) | フリップチップ素子の実装構造 | |
| US6320127B1 (en) | Method and structure for reducing the incidence of voiding in an underfill layer of an electronic component package | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| US20020014685A1 (en) | Electronic component with ball bonded pads connected to a plated lead frame | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH06268016A (ja) | 集積回路装置の実装方法 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JPS62279645A (ja) | はんだ接続方法 | |
| JPH0349211A (ja) | 電子部品 | |
| US6531664B1 (en) | Surface mount devices with solder | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP2002184791A (ja) | 半導体デバイス | |
| JPH0766318A (ja) | 半導体装置 | |
| JPH0546271Y2 (ja) | ||
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JPH04142095A (ja) | 部材の接続構造 |