JPH09162284A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09162284A JPH09162284A JP31892495A JP31892495A JPH09162284A JP H09162284 A JPH09162284 A JP H09162284A JP 31892495 A JP31892495 A JP 31892495A JP 31892495 A JP31892495 A JP 31892495A JP H09162284 A JPH09162284 A JP H09162284A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- forming
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 素子分離領域エッジでのリーク電流に対して
十分なマージンを得るとともに、コンタクトホールを介
しての不純物の注入を基板に対して垂直方向から行う方
法よりもコンタクト抵抗を低減する。 【解決手段】 基板２に層間絶縁膜４、拡散層８，８
ａ、ゲート電極６、サイドウォール１０を形成した後、
全面にフロー性を有しないＮＳＧ膜２０を堆積し、その
上にフロー性を有するＢＰＳＧ膜２２を堆積し、その
後、拡散層８上の上記膜２０，２２にコンタクトホール
１４を形成し、基板２をＲＴＡ法により熱処理し、ＢＰ
ＳＧ膜２２をリフローさせてコンタクトホール１４の開
口縁の断面形状をなだらかにすると、コンタクトホール
開口縁の断面形状の曲率はゲート電極６側が大きくな
り、このようなコンタクトホール１４を介して拡散層と
同じ導電型の不純物を回転斜め注入処理および垂直注入
処理の両処理により注入する。
十分なマージンを得るとともに、コンタクトホールを介
しての不純物の注入を基板に対して垂直方向から行う方
法よりもコンタクト抵抗を低減する。 【解決手段】 基板２に層間絶縁膜４、拡散層８，８
ａ、ゲート電極６、サイドウォール１０を形成した後、
全面にフロー性を有しないＮＳＧ膜２０を堆積し、その
上にフロー性を有するＢＰＳＧ膜２２を堆積し、その
後、拡散層８上の上記膜２０，２２にコンタクトホール
１４を形成し、基板２をＲＴＡ法により熱処理し、ＢＰ
ＳＧ膜２２をリフローさせてコンタクトホール１４の開
口縁の断面形状をなだらかにすると、コンタクトホール
開口縁の断面形状の曲率はゲート電極６側が大きくな
り、このようなコンタクトホール１４を介して拡散層と
同じ導電型の不純物を回転斜め注入処理および垂直注入
処理の両処理により注入する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＮＭＯＳ（Ｎチャ
ネルＭＯＳ）トランジスタ、ＰＭＯＳ（ＰチャネルＭＯ
Ｓ）トランジスタ、或いはＣＭＯＳ（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ ＭＯＳ）トランジスタ等の半導体装置の製
造方法に関する。
ネルＭＯＳ）トランジスタ、ＰＭＯＳ（ＰチャネルＭＯ
Ｓ）トランジスタ、或いはＣＭＯＳ（Ｃｏｍｐｌｅｍｅ
ｎｔａｒｙ ＭＯＳ）トランジスタ等の半導体装置の製
造方法に関する。
【０００２】
【従来の技術】半導体装置の高速化と高集積化の要請に
伴い、ＭＯＳ型の半導体装置では、コンタクト抵抗の低
減化、及びコンタクトホールと素子分離領域との距離の
狭小化の必要性が高まり、これを実現するための技術開
発が活発になされている。
伴い、ＭＯＳ型の半導体装置では、コンタクト抵抗の低
減化、及びコンタクトホールと素子分離領域との距離の
狭小化の必要性が高まり、これを実現するための技術開
発が活発になされている。
【０００３】ところで、前記コンタクトホールの形成に
は、当該コンタクトホールに充填される金属配線と拡散
層との接続を確実にするために、通常はオーバーエッチ
ングがなされる。従って、高集積化のために、コンタク
トホールと素子分離領域との距離が小さくされている場
合において、アライメントずれによりコンタクトホール
の形成位置が素子分離領域側にずれると、素子分離領域
のエッジ部もエッチングされ、当該素子分離領域のエッ
ジ部下の半導体基板表面が露出することになる。そし
て、特に、半導体装置の高速・高集積化のために拡散層
が薄く形成されているような場合には、前記の素子分離
領域下に拡散層が及んでいないことから、コンタクトホ
ールの底部には拡散層でない基板領域が存在することに
なり、このようなコンタクトホールに配線が施されたの
では、素子分離領域エッジでリーク電流が発生するとい
った問題が生じる。
は、当該コンタクトホールに充填される金属配線と拡散
層との接続を確実にするために、通常はオーバーエッチ
ングがなされる。従って、高集積化のために、コンタク
トホールと素子分離領域との距離が小さくされている場
合において、アライメントずれによりコンタクトホール
の形成位置が素子分離領域側にずれると、素子分離領域
のエッジ部もエッチングされ、当該素子分離領域のエッ
ジ部下の半導体基板表面が露出することになる。そし
て、特に、半導体装置の高速・高集積化のために拡散層
が薄く形成されているような場合には、前記の素子分離
領域下に拡散層が及んでいないことから、コンタクトホ
ールの底部には拡散層でない基板領域が存在することに
なり、このようなコンタクトホールに配線が施されたの
では、素子分離領域エッジでリーク電流が発生するとい
った問題が生じる。
【０００４】そこで、図５（ａ）に示すように、層間絶
縁膜１２にコンタクトホール１４を形成した後に、当該
コンタクトホール１４を介してその底部分の半導体基板
２に、拡散層８，８ａと同導電型の不純物を注入し、コ
ンタクトホール１４の底部に拡散層でない領域が存在し
ないようにする方法が提案されている（特公昭６１−３
８８５８号公報参照）。そして、かかる方法であれば、
同図（ｂ）に示しているコンタクトホールの底部を示す
平面図において、斜線領域に高濃度領域が得られること
にもなる。
縁膜１２にコンタクトホール１４を形成した後に、当該
コンタクトホール１４を介してその底部分の半導体基板
２に、拡散層８，８ａと同導電型の不純物を注入し、コ
ンタクトホール１４の底部に拡散層でない領域が存在し
ないようにする方法が提案されている（特公昭６１−３
８８５８号公報参照）。そして、かかる方法であれば、
同図（ｂ）に示しているコンタクトホールの底部を示す
平面図において、斜線領域に高濃度領域が得られること
にもなる。
【０００５】
【発明が解決しようとする課題】ここで、前記素子分離
領域エッジでのリーク電流の十分な防止効果を得るため
には、コンタクトホールの底幅より大きな範囲で拡散層
が存在するように、前記コンタクトホールを介して不純
物を注入することが望ましい。
領域エッジでのリーク電流の十分な防止効果を得るため
には、コンタクトホールの底幅より大きな範囲で拡散層
が存在するように、前記コンタクトホールを介して不純
物を注入することが望ましい。
【０００６】しかしながら、上記従来の方法では、コン
タクトホールを介しての不純物の注入を、基板に対して
垂直方向から行うようにしているため、コンタクトホー
ルより大きな範囲で拡散層が存在するようにするために
は、不純物の注入に際してのエネルギーを、本来の拡散
層の形成のための不純物注入のエネルギーよりも大きく
して行う必要があり、これでは拡散層の厚みが厚くな
り、半導体装置の高速・高集積化の要請に反してしま
う。更に、このような大きなエネルギーで不純物の注入
を行った場合、特に、コンタクトホールとゲート電極と
の間の距離をも短くしている場合においては、素子特性
を劣化させるというおそれがある。
タクトホールを介しての不純物の注入を、基板に対して
垂直方向から行うようにしているため、コンタクトホー
ルより大きな範囲で拡散層が存在するようにするために
は、不純物の注入に際してのエネルギーを、本来の拡散
層の形成のための不純物注入のエネルギーよりも大きく
して行う必要があり、これでは拡散層の厚みが厚くな
り、半導体装置の高速・高集積化の要請に反してしま
う。更に、このような大きなエネルギーで不純物の注入
を行った場合、特に、コンタクトホールとゲート電極と
の間の距離をも短くしている場合においては、素子特性
を劣化させるというおそれがある。
【０００７】本発明は、上記の事情に鑑み、素子分離領
域エッジでのリーク電流に対して十分なマージンが得ら
れ、且つコンタクトホールとゲート電極との間の距離が
狭小とされた場合でも素子特性に影響を与えず、更に、
コンタクトホールを介しての不純物の注入を基板に対し
て垂直方向からのみ行う方法よりもコンタクト抵抗を低
減できる半導体装置の製造方法を提供することを目的と
する。
域エッジでのリーク電流に対して十分なマージンが得ら
れ、且つコンタクトホールとゲート電極との間の距離が
狭小とされた場合でも素子特性に影響を与えず、更に、
コンタクトホールを介しての不純物の注入を基板に対し
て垂直方向からのみ行う方法よりもコンタクト抵抗を低
減できる半導体装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上記の課題を解決するために、半導体基板上
に層間絶縁膜を形成し、素子分離領域に隣接する拡散層
上の前記層間絶縁膜にコンタクトホールを、その底部の
前記素子分離領域側の底角部からコンタクトホールのゲ
ート電極側の上側の開口縁を仰ぐ仰角をθ1 、その底部
の前記ゲート電極側の底角部からコンタクトホールの前
記素子分離領域上側の開口縁を仰ぐ仰角をθ2 とすると
き、θ1 ＜θ2 となるように形成し、当該コンタクトホ
ールを介してその底に位置する拡散層と同導電型の不純
物の注入を、回転斜め注入処理および垂直注入処理の両
処理により行うことを特徴とする。
造方法は、上記の課題を解決するために、半導体基板上
に層間絶縁膜を形成し、素子分離領域に隣接する拡散層
上の前記層間絶縁膜にコンタクトホールを、その底部の
前記素子分離領域側の底角部からコンタクトホールのゲ
ート電極側の上側の開口縁を仰ぐ仰角をθ1 、その底部
の前記ゲート電極側の底角部からコンタクトホールの前
記素子分離領域上側の開口縁を仰ぐ仰角をθ2 とすると
き、θ1 ＜θ2 となるように形成し、当該コンタクトホ
ールを介してその底に位置する拡散層と同導電型の不純
物の注入を、回転斜め注入処理および垂直注入処理の両
処理により行うことを特徴とする。
【０００９】かかる方法であれば、前述のごとくコンタ
クトホールをθ1 ＜θ2 となるように形成し、コンタク
トホールを介しての不純物注入を回転斜め注入処理によ
り行うから、コンタクトホールの底部のゲート電極側の
底角部へは不純物が到達しないようにしつつ、コンタク
トホールの底部の前記素子分離領域側の底角部に直接的
に不純物を到達させることができ、当該素子分離領域下
に及ぶような拡散層を比較的弱いエネルギーで形成する
ことができる。そして、前記の回転斜め注入処理だけで
あると、コンタクトホールの周囲立壁によって影となる
部分には不純物は到達せず、当該影の部分では不純物の
高濃度化が図れないが、垂直注入処理も行うようにして
いるから、コンタクトホールの底部に高濃度の拡散層が
得られことになり、コンタクト抵抗の低減も図れること
になる。
クトホールをθ1 ＜θ2 となるように形成し、コンタク
トホールを介しての不純物注入を回転斜め注入処理によ
り行うから、コンタクトホールの底部のゲート電極側の
底角部へは不純物が到達しないようにしつつ、コンタク
トホールの底部の前記素子分離領域側の底角部に直接的
に不純物を到達させることができ、当該素子分離領域下
に及ぶような拡散層を比較的弱いエネルギーで形成する
ことができる。そして、前記の回転斜め注入処理だけで
あると、コンタクトホールの周囲立壁によって影となる
部分には不純物は到達せず、当該影の部分では不純物の
高濃度化が図れないが、垂直注入処理も行うようにして
いるから、コンタクトホールの底部に高濃度の拡散層が
得られことになり、コンタクト抵抗の低減も図れること
になる。
【００１０】前記の回転斜め注入処理における注入傾斜
角度をθとするとき、９０°−θ2＜θ＜９０°−θ1
の関係を満たすようにしてもよい。
角度をθとするとき、９０°−θ2＜θ＜９０°−θ1
の関係を満たすようにしてもよい。
【００１１】これにより、コンタクトホールの底部のゲ
ート電極側の底角部へは不純物が到達しないようにしつ
つ、コンタクトホールの底部の前記素子分離領域側の底
角部に直接的に不純物を到達させることの確実化が図れ
る。
ート電極側の底角部へは不純物が到達しないようにしつ
つ、コンタクトホールの底部の前記素子分離領域側の底
角部に直接的に不純物を到達させることの確実化が図れ
る。
【００１２】半導体基板上に、素子分離領域、ゲート電
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜をリフローさせる工程と、前記第
１，第２絶縁膜を選択的にエッチングしてコンタクトホ
ールを形成する工程と、コンタクトホールの開口縁を形
成している前記第２の絶縁膜をリフローさせる工程とを
含むようにしてもよい。
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜をリフローさせる工程と、前記第
１，第２絶縁膜を選択的にエッチングしてコンタクトホ
ールを形成する工程と、コンタクトホールの開口縁を形
成している前記第２の絶縁膜をリフローさせる工程とを
含むようにしてもよい。
【００１３】かかる方法であれば、前記素子分離領域の
厚みに起因して前記素子分離領域上での全体的な層間絶
縁膜の高さが高くなる。更に、ゲート電極の上方では第
２絶縁膜の膜厚が厚くなっているので、コンタクトホー
ル形成後における第２の絶縁膜をリフローさせる工程に
より、コンタクトホールの前記素子分離領域の上方の開
口縁よりもゲート電極の上方の開口縁の方がなだらかに
なって曲率が大きくなる。これらにより、前記のコンタ
クトホールを前述のごとくθ1 ＜θ2 となるように形成
することが容易に行える。
厚みに起因して前記素子分離領域上での全体的な層間絶
縁膜の高さが高くなる。更に、ゲート電極の上方では第
２絶縁膜の膜厚が厚くなっているので、コンタクトホー
ル形成後における第２の絶縁膜をリフローさせる工程に
より、コンタクトホールの前記素子分離領域の上方の開
口縁よりもゲート電極の上方の開口縁の方がなだらかに
なって曲率が大きくなる。これらにより、前記のコンタ
クトホールを前述のごとくθ1 ＜θ2 となるように形成
することが容易に行える。
【００１４】半導体基板上に、素子分離領域、ゲート電
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜をリフローさせる工程と、前記第
２の絶縁膜の一部をメカノケミカル研磨する工程と、前
記第１，第２絶縁膜を選択的にエッチングしてコンタク
トホールを形成する工程と、コンタクトホールの開口縁
を形成している前記第２の絶縁膜をリフローさせる工程
とを含むようにしてもよい。
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜をリフローさせる工程と、前記第
２の絶縁膜の一部をメカノケミカル研磨する工程と、前
記第１，第２絶縁膜を選択的にエッチングしてコンタク
トホールを形成する工程と、コンタクトホールの開口縁
を形成している前記第２の絶縁膜をリフローさせる工程
とを含むようにしてもよい。
【００１５】これにより、前記のコンタクトホールを、
前述のごとくθ1 ＜θ2 となるように形成することが、
前記第２の絶縁膜の一部をメカノケミカル研磨する工程
によって、層間絶縁膜に段差を生じさせないで行うこと
ができる。
前述のごとくθ1 ＜θ2 となるように形成することが、
前記第２の絶縁膜の一部をメカノケミカル研磨する工程
によって、層間絶縁膜に段差を生じさせないで行うこと
ができる。
【００１６】前記コンタクトホールの開口縁を形成して
いる前記第２の絶縁膜をリフローさせる工程をラピッド
サーマルアニール法により行うようにしてもよい。
いる前記第２の絶縁膜をリフローさせる工程をラピッド
サーマルアニール法により行うようにしてもよい。
【００１７】ラピッドサーマルアニール法により高温・
短時間の熱処理となるため、チャネルドープなどの不純
物の不必要な広がりを防止し、拡散層の高濃度を保持し
てコンタクト抵抗の低減を図ることができる。
短時間の熱処理となるため、チャネルドープなどの不純
物の不必要な広がりを防止し、拡散層の高濃度を保持し
てコンタクト抵抗の低減を図ることができる。
【００１８】半導体基板上に、素子分離領域、ゲート電
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に当該絶縁膜よりウェットエッ
チング速度が速い第３の絶縁膜を形成する工程と、前記
第３の絶縁膜の一部をメカノケミカル研磨する工程と、
前記第１，第２，第３の絶縁膜を選択的にエッチングし
てコンタクトホールを形成する工程と、等方性ウェット
エッチング法によりコンタクトホール上部をエッチング
する工程とを含むようにしてもよい。
極、拡散層を形成する工程と、半導体基板全面に第１の
絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁膜
よりも低温でリフローする第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に当該絶縁膜よりウェットエッ
チング速度が速い第３の絶縁膜を形成する工程と、前記
第３の絶縁膜の一部をメカノケミカル研磨する工程と、
前記第１，第２，第３の絶縁膜を選択的にエッチングし
てコンタクトホールを形成する工程と、等方性ウェット
エッチング法によりコンタクトホール上部をエッチング
する工程とを含むようにしてもよい。
【００１９】かかる方法であれば、第３の絶縁膜の方が
第２の絶縁膜よりウェットエッチング速度が速いため
に、コンタクトホールの前記素子分離領域の上方の開口
縁よりもゲート電極の上方の開口縁の方がより多くエッ
チングされることになって曲率が大きくなる。これによ
り、コンタクトホールを前述のごとくθ1 ＜θ2 となる
ように形成することが容易に行える。
第２の絶縁膜よりウェットエッチング速度が速いため
に、コンタクトホールの前記素子分離領域の上方の開口
縁よりもゲート電極の上方の開口縁の方がより多くエッ
チングされることになって曲率が大きくなる。これによ
り、コンタクトホールを前述のごとくθ1 ＜θ2 となる
ように形成することが容易に行える。
【００２０】なお、前記の第１及び第３の絶縁膜をＮＳ
Ｇ膜とし、第２の絶縁膜をＢＰＳＧ膜とすることができ
る。
Ｇ膜とし、第２の絶縁膜をＢＰＳＧ膜とすることができ
る。
【００２１】半導体基板表面からの前記素子分離領域の
高さを、ゲート電極の高さより高く形成するようにして
もよい。
高さを、ゲート電極の高さより高く形成するようにして
もよい。
【００２２】これにより、前述のごとくコンタクトホー
ルをθ1 ＜θ2 となるように形成することがより容易に
なる。
ルをθ1 ＜θ2 となるように形成することがより容易に
なる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。なお、この実施の形態においては、
ｐ型の半導体基板に形成されたＮＭＯＳトランジスタを
例に説明するが、これに限られるものではない。
基づいて説明する。なお、この実施の形態においては、
ｐ型の半導体基板に形成されたＮＭＯＳトランジスタを
例に説明するが、これに限られるものではない。
【００２４】図１は、この実施の形態のＮＭＯＳトラン
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。
【００２５】まず、同図（ａ）において、半導体基板２
上に、素子分離膜４、ゲート絶縁膜５、ゲート電極６、
拡散層８，８ａ等を形成するまでの工程の一例を以下に
簡単に説明する。
上に、素子分離膜４、ゲート絶縁膜５、ゲート電極６、
拡散層８，８ａ等を形成するまでの工程の一例を以下に
簡単に説明する。
【００２６】ｐ型のシリコン基板２上に、選択酸化法に
より素子分離膜４を形成し、素子形成領域のシリコン基
板２の表面にゲート絶縁膜５となる熱酸化膜を成長させ
た後、基板全面にノンドープの多結晶シリコン膜を堆積
し、その全面にリンガラスを堆積し、熱処理を行って不
純物を拡散させ活性化したｎ型の多結晶シリコン膜を写
真蝕刻法によってパターニングしてゲート電極６を形成
する。そして、ゲート電極６をマスクとしてｎ型不純物
をイオン注入し、セルフアラインで低濃度の拡散層８ａ
を形成する。なお、拡散層８ａにおける拡散層８内に存
在する部分については図面上省略している。また、この
処理によってゲート電極６の下方にチャネル領域が形成
される。更に、サイドウォール１０，１０を形成して再
びｎ型の不純物を注入することにより拡散層８を形成す
る。この実施の形態では、前記の素子分離膜４の基板表
面からの高さは約３５００Åとし、ゲート電極６の基板
表面からの高さは約２０００Åとした。
より素子分離膜４を形成し、素子形成領域のシリコン基
板２の表面にゲート絶縁膜５となる熱酸化膜を成長させ
た後、基板全面にノンドープの多結晶シリコン膜を堆積
し、その全面にリンガラスを堆積し、熱処理を行って不
純物を拡散させ活性化したｎ型の多結晶シリコン膜を写
真蝕刻法によってパターニングしてゲート電極６を形成
する。そして、ゲート電極６をマスクとしてｎ型不純物
をイオン注入し、セルフアラインで低濃度の拡散層８ａ
を形成する。なお、拡散層８ａにおける拡散層８内に存
在する部分については図面上省略している。また、この
処理によってゲート電極６の下方にチャネル領域が形成
される。更に、サイドウォール１０，１０を形成して再
びｎ型の不純物を注入することにより拡散層８を形成す
る。この実施の形態では、前記の素子分離膜４の基板表
面からの高さは約３５００Åとし、ゲート電極６の基板
表面からの高さは約２０００Åとした。
【００２７】次に、基板全面に第１の絶縁膜としてフロ
ー性を有しないＮＳＧ（窒化シリコンガラス）膜２０を
ＣＶＤ法により約３５００Åの厚みに形成し、更に、こ
のＮＳＧ膜２０上に第２の絶縁膜としてフロー性を有す
るＢＰＳＧ（ホウ素−リンケイ酸ガラス）膜２２をＣＶ
Ｄ法により約５０００Åの厚みに形成する。そして、熱
処理（８５０℃のＮ2 雰囲気中で２０分間放置）を行
い、ＢＰＳＧ膜２２のリフローによりこれをなだらかに
するとともに拡散層８，８ａを活性化させる。
ー性を有しないＮＳＧ（窒化シリコンガラス）膜２０を
ＣＶＤ法により約３５００Åの厚みに形成し、更に、こ
のＮＳＧ膜２０上に第２の絶縁膜としてフロー性を有す
るＢＰＳＧ（ホウ素−リンケイ酸ガラス）膜２２をＣＶ
Ｄ法により約５０００Åの厚みに形成する。そして、熱
処理（８５０℃のＮ2 雰囲気中で２０分間放置）を行
い、ＢＰＳＧ膜２２のリフローによりこれをなだらかに
するとともに拡散層８，８ａを活性化させる。
【００２８】次に、同図（ｂ）に示すように、リソグラ
フィー及びドライエッチング処理により拡散層８への配
線を行うためのコンタクトホール１４を形成する。リソ
グラフィーで用いたマスクは、素子分離膜４の端とコン
タクトホール１４の端との距離がゼロとなるように設計
されているものを用いている。従って、アライメントず
れが生じた場合には、図に示しているように、コンタク
トホール１４が拡散層８から一部はみだして前記素子分
離膜４にかかることになるが、このような場合でもコン
タクトホール１４が基板表面に達するように十分なオー
バーエッチングを行う。なお、コンタクトホール１４の
径は０．４μｍとした。
フィー及びドライエッチング処理により拡散層８への配
線を行うためのコンタクトホール１４を形成する。リソ
グラフィーで用いたマスクは、素子分離膜４の端とコン
タクトホール１４の端との距離がゼロとなるように設計
されているものを用いている。従って、アライメントず
れが生じた場合には、図に示しているように、コンタク
トホール１４が拡散層８から一部はみだして前記素子分
離膜４にかかることになるが、このような場合でもコン
タクトホール１４が基板表面に達するように十分なオー
バーエッチングを行う。なお、コンタクトホール１４の
径は０．４μｍとした。
【００２９】次に、同図（ｃ）に示すように、前記第２
の絶縁膜であるＢＰＳＧ膜２２をラピッドサーマルアニ
ール（ＲＴＡ）法（１０００℃，５秒間）によってリフ
ローさせ、コンタクトホール１４の開口縁の断面形状を
なだらかにする。このとき、素子分離膜４の上方に位置
するＢＰＳＧ膜２２の膜厚よりもゲート電極６の上方に
位置するＢＰＳＧ膜２２の膜厚の方が厚いため、コンタ
クトホール１４の開口縁の断面形状の曲率は、ゲート電
極６の上方に位置する側の方が大きくなる。
の絶縁膜であるＢＰＳＧ膜２２をラピッドサーマルアニ
ール（ＲＴＡ）法（１０００℃，５秒間）によってリフ
ローさせ、コンタクトホール１４の開口縁の断面形状を
なだらかにする。このとき、素子分離膜４の上方に位置
するＢＰＳＧ膜２２の膜厚よりもゲート電極６の上方に
位置するＢＰＳＧ膜２２の膜厚の方が厚いため、コンタ
クトホール１４の開口縁の断面形状の曲率は、ゲート電
極６の上方に位置する側の方が大きくなる。
【００３０】即ち、図２（ａ）に拡大して示しているよ
うに、素子分離膜４と拡散層８との間で前記ＮＳＧ膜２
０及びＢＰＳＧ膜２２から成る層間絶縁膜１２に、前記
のコンタクトホール１４が、その底部の前記素子分離膜
４側の底角部からコンタクトホール１４の前記ゲート電
極６側の上方の開口縁を仰ぐ仰角をθ1 （図２（ａ）中
の破線により示される角）、その底部の前記ゲート電極
６側の底角部からコンタクトホール１４の前記素子分離
膜４側の上方の開口縁を仰ぐ仰角をθ2 （図２（ａ）中
の破線により示される角）とするとき、θ1 ＜θ2 とな
るように形成されることになる。
うに、素子分離膜４と拡散層８との間で前記ＮＳＧ膜２
０及びＢＰＳＧ膜２２から成る層間絶縁膜１２に、前記
のコンタクトホール１４が、その底部の前記素子分離膜
４側の底角部からコンタクトホール１４の前記ゲート電
極６側の上方の開口縁を仰ぐ仰角をθ1 （図２（ａ）中
の破線により示される角）、その底部の前記ゲート電極
６側の底角部からコンタクトホール１４の前記素子分離
膜４側の上方の開口縁を仰ぐ仰角をθ2 （図２（ａ）中
の破線により示される角）とするとき、θ1 ＜θ2 とな
るように形成されることになる。
【００３１】そして、前記のコンタクトホール１４を通
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。回転斜め注入処理においては、基板２に垂直
な線に対する注入傾斜角度をθ（図２（ａ）中の実線で
示される角）とするとき、９０°−θ2 ＜θ＜９０°−
θ1 の関係を満たすようにしており、例えば、この実施
の形態においては、前記の注入傾斜角度を３０°とし
た。一方、垂直注入処理とは、不純物の注入方向を、基
板２に垂直な線に対して０°とする方法である。これら
両注入処理の後、熱処理を行って前記の注入されたｎ型
不純物を活性化させる。
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。回転斜め注入処理においては、基板２に垂直
な線に対する注入傾斜角度をθ（図２（ａ）中の実線で
示される角）とするとき、９０°−θ2 ＜θ＜９０°−
θ1 の関係を満たすようにしており、例えば、この実施
の形態においては、前記の注入傾斜角度を３０°とし
た。一方、垂直注入処理とは、不純物の注入方向を、基
板２に垂直な線に対して０°とする方法である。これら
両注入処理の後、熱処理を行って前記の注入されたｎ型
不純物を活性化させる。
【００３２】前記の回転斜め注入処理により、素子分離
膜４のエッジ下には、ｎ型不純物による拡散領域２４が
形成される。そして、垂直注入処理により、コンタクト
ホール１４の底には、その底幅に対応したｎ型不純物に
よる高濃度拡散領域２５が形成されることになる。
膜４のエッジ下には、ｎ型不純物による拡散領域２４が
形成される。そして、垂直注入処理により、コンタクト
ホール１４の底には、その底幅に対応したｎ型不純物に
よる高濃度拡散領域２５が形成されることになる。
【００３３】このように、コンタクトホール１４を前述
のごとくθ1 ＜θ2 となるように形成し、コンタクトホ
ール１４を介しての不純物注入を回転斜め注入処理によ
り行うから、コンタクトホール１４の底部のゲート電極
６側の底角部へは不純物が到達しないようにしつつ、コ
ンタクトホール１４の底部の前記素子分離膜４側の底角
部に直接的に不純物を到達させ、前記の拡散領域２４を
比較的弱いエネルギーで形成することができる。
のごとくθ1 ＜θ2 となるように形成し、コンタクトホ
ール１４を介しての不純物注入を回転斜め注入処理によ
り行うから、コンタクトホール１４の底部のゲート電極
６側の底角部へは不純物が到達しないようにしつつ、コ
ンタクトホール１４の底部の前記素子分離膜４側の底角
部に直接的に不純物を到達させ、前記の拡散領域２４を
比較的弱いエネルギーで形成することができる。
【００３４】ここで、前記の回転斜め注入処理だけであ
ると、コンタクトホール１４の周囲立壁によって影とな
る部分には不純物は到達せず、当該影の部分では、コン
タクトホール底部の平面図である図２（ｂ）に示してい
るように、図中の斜線領域、すなわち、拡散層８と拡散
領域２４との重なり領域しか高濃度化が図れないことに
なるが、この発明の方法では、垂直注入処理も行うよう
にしているから、図１（ｃ）に示しているように、コン
タクトホール１４の底部に高濃度拡散領域２５が得られ
ことになり、コンタクト抵抗の低減も図れることにな
る。
ると、コンタクトホール１４の周囲立壁によって影とな
る部分には不純物は到達せず、当該影の部分では、コン
タクトホール底部の平面図である図２（ｂ）に示してい
るように、図中の斜線領域、すなわち、拡散層８と拡散
領域２４との重なり領域しか高濃度化が図れないことに
なるが、この発明の方法では、垂直注入処理も行うよう
にしているから、図１（ｃ）に示しているように、コン
タクトホール１４の底部に高濃度拡散領域２５が得られ
ことになり、コンタクト抵抗の低減も図れることにな
る。
【００３５】そして、前記回転斜め注入処理における注
入傾斜角度をθとするとき、９０°−θ2 ＜θ＜９０°
−θ1 の関係を満たすようにしているから、コンタクト
ホール１４の底部のゲート電極６側の底角部へは不純物
が到達しないようにしつつ、コンタクトホール１４の底
部の前記素子分離膜４側の底角部に直接的に不純物を到
達させることの確実化が図れる。
入傾斜角度をθとするとき、９０°−θ2 ＜θ＜９０°
−θ1 の関係を満たすようにしているから、コンタクト
ホール１４の底部のゲート電極６側の底角部へは不純物
が到達しないようにしつつ、コンタクトホール１４の底
部の前記素子分離膜４側の底角部に直接的に不純物を到
達させることの確実化が図れる。
【００３６】更に、この実施の形態の方法であれば、前
記素子分離膜４の厚みに起因して前記素子分離膜４上で
の全体的な層間絶縁膜１２の高さが高くなる。また、ゲ
ート電極６の上方でのＢＰＳＧ膜２２の膜厚が厚くなっ
ていて前記ＢＰＳＧ膜２２をコンタクトホール形成後に
リフローさせる工程により当該ＢＰＳＧ膜２２によるコ
ンタクトホール１４の前記ゲート電極５の上方の開口縁
の曲率が増大する。これらにより、前記のコンタクトホ
ール１４を、前述のごとくθ1 ＜θ2 となるように形成
することが容易に行える。
記素子分離膜４の厚みに起因して前記素子分離膜４上で
の全体的な層間絶縁膜１２の高さが高くなる。また、ゲ
ート電極６の上方でのＢＰＳＧ膜２２の膜厚が厚くなっ
ていて前記ＢＰＳＧ膜２２をコンタクトホール形成後に
リフローさせる工程により当該ＢＰＳＧ膜２２によるコ
ンタクトホール１４の前記ゲート電極５の上方の開口縁
の曲率が増大する。これらにより、前記のコンタクトホ
ール１４を、前述のごとくθ1 ＜θ2 となるように形成
することが容易に行える。
【００３７】また、この実施の形態では、前記コンタク
トホール１４の開口縁を形成している前記ＢＰＳＧ膜２
２をリフローさせる工程をラピッドサーマルアニール法
により行っている。このラピッドサーマルアニール法に
より高温・短時間の熱処理となるから、チャネルドープ
などの不純物の不必要な広がりを防止し、拡散層の高濃
度を保持してコンタクト抵抗の低減を図ることができ
る。
トホール１４の開口縁を形成している前記ＢＰＳＧ膜２
２をリフローさせる工程をラピッドサーマルアニール法
により行っている。このラピッドサーマルアニール法に
より高温・短時間の熱処理となるから、チャネルドープ
などの不純物の不必要な広がりを防止し、拡散層の高濃
度を保持してコンタクト抵抗の低減を図ることができ
る。
【００３８】（実施の形態２）次に、この発明の他の実
施の形態について説明する。なお、この実施の形態にお
いては、ｐ型の半導体基板に形成されたＮＭＯＳトラン
ジスタを例に説明するが、これに限られるものではな
い。
施の形態について説明する。なお、この実施の形態にお
いては、ｐ型の半導体基板に形成されたＮＭＯＳトラン
ジスタを例に説明するが、これに限られるものではな
い。
【００３９】図３は、この実施の形態のＮＭＯＳトラン
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。半導体基板２上に、素子分離膜
４、ゲート絶縁膜５、ゲート電極６、拡散層８，８ａ等
を形成するまでの工程は、実施の形態１と同様である
が、実施の形態１で説明した方法に限られるものではな
いことは勿論である。
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。半導体基板２上に、素子分離膜
４、ゲート絶縁膜５、ゲート電極６、拡散層８，８ａ等
を形成するまでの工程は、実施の形態１と同様である
が、実施の形態１で説明した方法に限られるものではな
いことは勿論である。
【００４０】同図（ａ）に示すように、実施の形態１と
同様、半導体基板２上に、素子分離膜４、ゲート絶縁膜
５、ゲート電極６、拡散層８，８ａ等を形成した後、基
板全面に第１の絶縁膜としてフロー性を有しないＮＳＧ
膜２０をＣＶＤ法により約３５００Åの厚みに形成し、
更に、このＮＳＧ膜２０上に第２の絶縁膜としてフロー
性を有するＢＰＳＧ膜２２をＣＶＤ法により約５０００
Åの厚みに形成する。そして、熱処理を行い、ＢＰＳＧ
膜２２のリフローによりこれをなだらかにするとともに
拡散層８，８ａを活性化させる。
同様、半導体基板２上に、素子分離膜４、ゲート絶縁膜
５、ゲート電極６、拡散層８，８ａ等を形成した後、基
板全面に第１の絶縁膜としてフロー性を有しないＮＳＧ
膜２０をＣＶＤ法により約３５００Åの厚みに形成し、
更に、このＮＳＧ膜２０上に第２の絶縁膜としてフロー
性を有するＢＰＳＧ膜２２をＣＶＤ法により約５０００
Åの厚みに形成する。そして、熱処理を行い、ＢＰＳＧ
膜２２のリフローによりこれをなだらかにするとともに
拡散層８，８ａを活性化させる。
【００４１】次に、同図（ｂ）に示すように、ＢＰＳＧ
膜２２に対して素子分離膜４上のＮＳＧ膜２０が露出す
るまでメカノケミカル研磨を行う。このメカノケミカル
研磨では、スラリーとしてコロイダルシリカをＰＨ１
０．０〜１１．０で使用し、ＢＰＳＧ膜２２の研磨レー
トを２４００Å／ｍｉｎとした条件で約１分３０秒の間
行った。
膜２２に対して素子分離膜４上のＮＳＧ膜２０が露出す
るまでメカノケミカル研磨を行う。このメカノケミカル
研磨では、スラリーとしてコロイダルシリカをＰＨ１
０．０〜１１．０で使用し、ＢＰＳＧ膜２２の研磨レー
トを２４００Å／ｍｉｎとした条件で約１分３０秒の間
行った。
【００４２】次に、同図（ｃ）に示すように、リソグラ
フィー及びドライエッチングにより拡散層８への配線を
行うためのコンタクトホール１４を形成する。その形成
方法については、実施の形態１と同様である。
フィー及びドライエッチングにより拡散層８への配線を
行うためのコンタクトホール１４を形成する。その形成
方法については、実施の形態１と同様である。
【００４３】そして、同図（ｄ）に示すように、前記第
２の絶縁膜であるＢＰＳＧ膜２２をラピッドサーマルア
ニール処理によってフローさせ、コンタクトホール１４
の開口縁の断面形状をなだらかにする。このとき、ゲー
ト電極６の上方にのみフロー性を有するＢＰＳＧ膜２２
が存在することになるから、コンタクトホール１４の開
口縁の断面形状は、ゲート電極６の上方に位置する側だ
けが曲率を有することになる。この場合においても、実
施の形態１で示した条件、即ち、前記のコンタクトホー
ル１４がθ1 ＜θ2 という条件を満たすことになる。
２の絶縁膜であるＢＰＳＧ膜２２をラピッドサーマルア
ニール処理によってフローさせ、コンタクトホール１４
の開口縁の断面形状をなだらかにする。このとき、ゲー
ト電極６の上方にのみフロー性を有するＢＰＳＧ膜２２
が存在することになるから、コンタクトホール１４の開
口縁の断面形状は、ゲート電極６の上方に位置する側だ
けが曲率を有することになる。この場合においても、実
施の形態１で示した条件、即ち、前記のコンタクトホー
ル１４がθ1 ＜θ2 という条件を満たすことになる。
【００４４】そして、前記のコンタクトホール１４を通
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。この場合の条件及びその後の処理も実施の形
態１と同様である。
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。この場合の条件及びその後の処理も実施の形
態１と同様である。
【００４５】上記の方法であれば、前記ＢＰＳＧ膜２２
の一部をメカノケミカル研磨するので、前記のコンタク
トホール１４を、ゲート電極６の上方に位置する側だけ
が曲率を有するようにして前述のごとくθ1 ＜θ2 とな
るように形成することができるとともに、層間絶縁膜に
段差を生じさせないようにできる。そして、実施の形態
１と同様、回転斜め注入処理により拡散領域２４を比較
的弱いエネルギーで形成することができるとともに、垂
直注入処理によりコンタクトホール１４の底部に高濃度
の前記の拡散領域２５を形成してコンタクト抵抗の低減
も図ることができる。
の一部をメカノケミカル研磨するので、前記のコンタク
トホール１４を、ゲート電極６の上方に位置する側だけ
が曲率を有するようにして前述のごとくθ1 ＜θ2 とな
るように形成することができるとともに、層間絶縁膜に
段差を生じさせないようにできる。そして、実施の形態
１と同様、回転斜め注入処理により拡散領域２４を比較
的弱いエネルギーで形成することができるとともに、垂
直注入処理によりコンタクトホール１４の底部に高濃度
の前記の拡散領域２５を形成してコンタクト抵抗の低減
も図ることができる。
【００４６】（実施の形態３）次に、この発明の他の実
施の形態について説明する。なお、この実施の形態にお
いては、ｐ型の半導体基板に形成されたＮＭＯＳトラン
ジスタを例に説明するが、これに限られるものではな
い。
施の形態について説明する。なお、この実施の形態にお
いては、ｐ型の半導体基板に形成されたＮＭＯＳトラン
ジスタを例に説明するが、これに限られるものではな
い。
【００４７】図５は、この実施の形態のＮＭＯＳトラン
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。半導体基板２上に、素子分離膜
４、ゲート絶縁膜５、ゲート電極６、拡散層８，８ａ等
を形成するまでの工程は、実施の形態１と同様である
が、実施の形態１で説明した方法に限られるものではな
いことは勿論である。
ジスタの製造方法を、層間絶縁膜の形成後の工程につい
て示した工程図である。半導体基板２上に、素子分離膜
４、ゲート絶縁膜５、ゲート電極６、拡散層８，８ａ等
を形成するまでの工程は、実施の形態１と同様である
が、実施の形態１で説明した方法に限られるものではな
いことは勿論である。
【００４８】同図（ａ）に示すように、半導体基板２上
に、素子分離膜４、ゲート絶縁膜５、ゲート電極６、拡
散層８，８ａ等を形成した後、基板全面に第１の絶縁膜
としてフロー性を有しないＮＳＧ膜２０をＣＶＤ法によ
り約１５００Åの厚みに形成し、更に、このＮＳＧ膜２
０上に第２の絶縁膜としてフロー性を有するＢＰＳＧ膜
２２をＣＶＤ法により約２０００Åの厚みに形成し、更
に、このＢＰＳＧ膜２２上に当該ＢＰＳＧ膜２２よりも
等方性ウェットエッチング速度が速い第３の絶縁膜とし
てのＮＳＧ膜２６をＣＶＤ法により約４０００Åの厚み
に形成する。
に、素子分離膜４、ゲート絶縁膜５、ゲート電極６、拡
散層８，８ａ等を形成した後、基板全面に第１の絶縁膜
としてフロー性を有しないＮＳＧ膜２０をＣＶＤ法によ
り約１５００Åの厚みに形成し、更に、このＮＳＧ膜２
０上に第２の絶縁膜としてフロー性を有するＢＰＳＧ膜
２２をＣＶＤ法により約２０００Åの厚みに形成し、更
に、このＢＰＳＧ膜２２上に当該ＢＰＳＧ膜２２よりも
等方性ウェットエッチング速度が速い第３の絶縁膜とし
てのＮＳＧ膜２６をＣＶＤ法により約４０００Åの厚み
に形成する。
【００４９】次に、同図（ｂ）に示すように、ＮＳＧ膜
２６に対して素子分離膜４上のＢＰＳＧ膜２２が露出す
るまでメカノケミカル研磨を行う。このメカノケミカル
研磨では、スラリーとしてコロイダルシリカを、ＰＨ１
０．０〜１１．０で使用し、ＮＳＧ膜２６の研磨レート
を９００Å／ｍｉｎとした条件で約４分間行った。
２６に対して素子分離膜４上のＢＰＳＧ膜２２が露出す
るまでメカノケミカル研磨を行う。このメカノケミカル
研磨では、スラリーとしてコロイダルシリカを、ＰＨ１
０．０〜１１．０で使用し、ＮＳＧ膜２６の研磨レート
を９００Å／ｍｉｎとした条件で約４分間行った。
【００５０】次に、同図（ｃ）に示すように、リソグラ
フィー及びドライエッチングにより拡散層８への配線を
行うためのコンタクトホール１４を形成する。その形成
方法については、実施の形態１と同様である。
フィー及びドライエッチングにより拡散層８への配線を
行うためのコンタクトホール１４を形成する。その形成
方法については、実施の形態１と同様である。
【００５１】その後、同図（ｄ）に示すように、等方性
ウェットエッチングを行う。このウェットエッチング
は、１０：１のＢＨＦ（バッファドフッ酸）で２分４０
秒の間行った。ここで、コンタクトホール１４の開口部
は、素子分離膜４の上方側においてはＢＰＳＧ膜２２で
あり、ゲート電極６の上方側においてはＮＳＧ膜２６で
あるので、ゲート電極６の上方側のコンタクトホールの
開口部がより大きくエッチングされる。この場合におい
ても、実施の形態１で示した条件、即ち、前記のコンタ
クトホール１４がθ1 ＜θ2 という条件を満たすことに
なる。
ウェットエッチングを行う。このウェットエッチング
は、１０：１のＢＨＦ（バッファドフッ酸）で２分４０
秒の間行った。ここで、コンタクトホール１４の開口部
は、素子分離膜４の上方側においてはＢＰＳＧ膜２２で
あり、ゲート電極６の上方側においてはＮＳＧ膜２６で
あるので、ゲート電極６の上方側のコンタクトホールの
開口部がより大きくエッチングされる。この場合におい
ても、実施の形態１で示した条件、即ち、前記のコンタ
クトホール１４がθ1 ＜θ2 という条件を満たすことに
なる。
【００５２】そして、前記のコンタクトホール１４を通
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。この場合の条件及びその後の処理も実施の形
態１と同様である。
じて拡散層８と同導電型のｎ型不純物（砒素またはリ
ン）を回転斜め注入処理および垂直注入処理の両処理に
より行う。この場合の条件及びその後の処理も実施の形
態１と同様である。
【００５３】上記の方法であれば、前記ＢＰＳＧ膜２２
の一部をメカノケミカル研磨するので、コンタクトホー
ル１４を前述のごとくθ1 ＜θ2 となるように形成する
ことを層間絶縁膜に段差を生じさせないで行うことがで
きる。勿論、実施の形態１と同様、回転斜め注入処理に
より拡散領域２４を比較的弱いエネルギーで形成するこ
とができるとともに、垂直注入処理によりコンタクトホ
ール１４の底部に高濃度の前記の拡散領域２５を形成し
てコンタクト抵抗の低減も図れる。
の一部をメカノケミカル研磨するので、コンタクトホー
ル１４を前述のごとくθ1 ＜θ2 となるように形成する
ことを層間絶縁膜に段差を生じさせないで行うことがで
きる。勿論、実施の形態１と同様、回転斜め注入処理に
より拡散領域２４を比較的弱いエネルギーで形成するこ
とができるとともに、垂直注入処理によりコンタクトホ
ール１４の底部に高濃度の前記の拡散領域２５を形成し
てコンタクト抵抗の低減も図れる。
【００５４】なお、以上の実施の形態では、シリコンゲ
ート型のＭＯＳトランジスタについて説明したが、これ
に限定されるものではない。
ート型のＭＯＳトランジスタについて説明したが、これ
に限定されるものではない。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
素子分離領域エッジでのリーク電流に対して十分なマー
ジンが得られ、且つコンタクトホールとゲート電極との
間の距離が狭小とされた場合でも素子特性に影響を与え
ず、更に、コンタクトホールを介しての不純物の注入を
基板に対して垂直方向からのみ行う方法よりもコンタク
ト抵抗を低減できるという効果を奏する。
素子分離領域エッジでのリーク電流に対して十分なマー
ジンが得られ、且つコンタクトホールとゲート電極との
間の距離が狭小とされた場合でも素子特性に影響を与え
ず、更に、コンタクトホールを介しての不純物の注入を
基板に対して垂直方向からのみ行う方法よりもコンタク
ト抵抗を低減できるという効果を奏する。
【図１】本発明の第１の実施の形態における半導体装置
の製造方法の工程を示す断面図である。
の製造方法の工程を示す断面図である。
【図２】同図（ａ）は回転斜め注入処理により拡散層が
形成される様子を示す半導体装置の断面図であり、同図
（ｂ）は回転斜め注入処理により形成された高濃度層を
示すコンタクトホール底部の平面図である。
形成される様子を示す半導体装置の断面図であり、同図
（ｂ）は回転斜め注入処理により形成された高濃度層を
示すコンタクトホール底部の平面図である。
【図３】本発明の第２の実施の形態における半導体装置
の製造方法の工程を示す断面図である。
の製造方法の工程を示す断面図である。
【図４】本発明の第３の実施の形態における半導体装置
の製造方法の工程を示す断面図である。
の製造方法の工程を示す断面図である。
【図５】従来の半導体装置の製造方法を示す図であっ
て、垂直注入処理だけを行う場合の問題点を示す説明図
である。
て、垂直注入処理だけを行う場合の問題点を示す説明図
である。
２ 半導体基板 ４ 層間絶縁膜（層間絶縁領域） ５ ゲート絶縁膜 ６ ゲート電極 ８ 拡散層 ８ａ 拡散層 ２０ ＮＳＧ膜（第１の絶縁膜） ２２ ＢＰＳＧ膜（第２の絶縁膜） ２４ 拡散領域 ２５ 拡散領域 ２６ ＮＳＧ膜（第３の絶縁膜）
Claims (8)
- 【請求項１】 半導体基板上に層間絶縁膜を形成し、素
子分離領域に隣接する拡散層上の前記層間絶縁膜にコン
タクトホールを、その底部の前記素子分離領域側の底角
部からコンタクトホールのゲート電極側の上側の開口縁
を仰ぐ仰角をθ1 、その底部の前記ゲート電極側の底角
部からコンタクトホールの前記素子分離領域上側の開口
縁を仰ぐ仰角をθ2 とするとき、θ1 ＜θ2 となるよう
に形成し、当該コンタクトホールを介してその底に位置
する拡散層と同導電型の不純物の注入を、回転斜め注入
処理および垂直注入処理の両処理により行うことを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記の回転斜め注入処理における注入傾
斜角度をθとするとき、９０°−θ2 ＜θ＜９０°−θ
1 の関係を満たすことを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 半導体基板上に、素子分離領域、ゲート
電極、拡散層を形成する工程と、半導体基板全面に第１
の絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁
膜よりも低温でリフローする第２の絶縁膜を形成する工
程と、前記第２の絶縁膜をリフローさせる工程と、前記
第１，第２絶縁膜を選択的にエッチングしてコンタクト
ホールを形成する工程と、コンタクトホールの開口縁を
形成している前記第２の絶縁膜をリフローさせる工程と
を含むことを特徴とする請求項１又は請求項２に記載の
半導体装置の製造方法。 - 【請求項４】 半導体基板上に、素子分離領域、ゲート
電極、拡散層を形成する工程と、半導体基板全面に第１
の絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁
膜よりも低温でリフローする第２の絶縁膜を形成する工
程と、前記第２の絶縁膜をリフローさせる工程と、前記
第２の絶縁膜の一部をメカノケミカル研磨する工程と、
前記第１，第２絶縁膜を選択的にエッチングしてコンタ
クトホールを形成する工程と、コンタクトホールの開口
縁を形成している前記第２の絶縁膜をリフローさせる工
程とを含むことを特徴とする請求項１又は請求項２に記
載の半導体装置の製造方法。 - 【請求項５】 前記コンタクトホールの開口縁を形成し
ている前記第２の絶縁膜をリフローさせる工程をラピッ
ドサーマルアニール法により行うことを特徴とする請求
項３又は請求項４に記載の半導体装置の製造方法。 - 【請求項６】 半導体基板上に、素子分離領域、ゲート
電極、拡散層を形成する工程と、半導体基板全面に第１
の絶縁膜を形成する工程と、第１の絶縁膜上に当該絶縁
膜よりも低温でリフローする第２の絶縁膜を形成する工
程と、前記第２の絶縁膜上に当該絶縁膜よりウェットエ
ッチング速度が速い第３の絶縁膜を形成する工程と、前
記第３の絶縁膜の一部をメカノケミカル研磨する工程
と、前記第１，第２，第３の絶縁膜を選択的にエッチン
グしてコンタクトホールを形成する工程と、等方性ウェ
ットエッチング法によりコンタクトホール上部をエッチ
ングする工程とを含むことを特徴とする請求項１又は請
求項２に記載の半導体装置の製造方法。 - 【請求項７】 第１及び第３の絶縁膜がＮＳＧ膜であ
り、第２の絶縁膜がＢＰＳＧ膜であることを特徴とする
請求項６に記載の半導体装置の製造方法。 - 【請求項８】 半導体基板表面からの前記素子分離領域
の高さを、ゲート電極の高さより高く形成することを特
徴とする請求項１乃至請求項７のいずれかに記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31892495A JPH09162284A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31892495A JPH09162284A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162284A true JPH09162284A (ja) | 1997-06-20 |
Family
ID=18104506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31892495A Pending JPH09162284A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325600B1 (ko) * | 1999-05-11 | 2002-02-25 | 황인길 | 반도체 소자의 접촉구 형성 방법 |
-
1995
- 1995-12-07 JP JP31892495A patent/JPH09162284A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325600B1 (ko) * | 1999-05-11 | 2002-02-25 | 황인길 | 반도체 소자의 접촉구 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239202B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH10294462A (ja) | 半導体装置の製造方法 | |
| JP2002198525A (ja) | 半導体装置及びその製造方法 | |
| JP2001250864A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3305929B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08236624A (ja) | 集積回路におけるランディングパッドの構成体の製造方法 | |
| JP2000306860A (ja) | 半導体装置の製造方法 | |
| JP2003037115A (ja) | 半導体装置の製造方法 | |
| JPH09260655A (ja) | 半導体装置の製造方法 | |
| JPH0786579A (ja) | 半導体装置 | |
| JPH0878354A (ja) | 集積回路におけるコンタクト及びその製造方法 | |
| US20050072993A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001196549A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09116142A (ja) | 半導体装置およびその製造方法 | |
| JPH06333944A (ja) | 半導体装置 | |
| JP3288211B2 (ja) | 半導体装置の製造方法 | |
| JPH09162284A (ja) | 半導体装置の製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| JPH11312804A (ja) | 半導体装置およびその製造方法 | |
| JPH09172063A (ja) | 半導体装置及びその製造方法 | |
| JP2966647B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH0785494B2 (ja) | 半導体デバイスの製造方法 | |
| JP2600972B2 (ja) | 半導体装置の製造方法 | |
| KR100672672B1 (ko) | 반도체 소자의 형성방법 |