JPH09162393A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09162393A JPH09162393A JP31903295A JP31903295A JPH09162393A JP H09162393 A JPH09162393 A JP H09162393A JP 31903295 A JP31903295 A JP 31903295A JP 31903295 A JP31903295 A JP 31903295A JP H09162393 A JPH09162393 A JP H09162393A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- gate electrode
- sidewall spacer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 この発明の目的は、簡単な手法で、ＳＣＤ−
ＬＤＤ構造のトランジスタを製造することにある。 【解決手段】 ｐ型Ｓｉ基板１上にゲート電極４を形成
し、このゲート電極４をマスクとして、Ｓｉ基板１内に
Ｐイオンを注入してｎ-層５を形成し、ゲート電極４の
側壁に、Ｓｉ酸化膜６を介して、ＢＳＧからなるサイド
ウォール・スペーサ８を形成し、このサイドウォール・
スペーサ８をマスクとして、Ｓｉ基板１内にＡｓイオン
を注入してｎ+層を形成し、更に、サイドウォール・ス
ペーサ８からｎ-層５の表面にＢを熱拡散させて、ｎ--
層１０を形成する。これにより、ＳＣＤ−ＬＤＤ構造の
トランジスタが形成される。
ＬＤＤ構造のトランジスタを製造することにある。 【解決手段】 ｐ型Ｓｉ基板１上にゲート電極４を形成
し、このゲート電極４をマスクとして、Ｓｉ基板１内に
Ｐイオンを注入してｎ-層５を形成し、ゲート電極４の
側壁に、Ｓｉ酸化膜６を介して、ＢＳＧからなるサイド
ウォール・スペーサ８を形成し、このサイドウォール・
スペーサ８をマスクとして、Ｓｉ基板１内にＡｓイオン
を注入してｎ+層を形成し、更に、サイドウォール・ス
ペーサ８からｎ-層５の表面にＢを熱拡散させて、ｎ--
層１０を形成する。これにより、ＳＣＤ−ＬＤＤ構造の
トランジスタが形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、更に詳細には、低濃度ドープドレイン（Ｌ
ＤＤ）構造のトランジスタに関する。
方法に係り、更に詳細には、低濃度ドープドレイン（Ｌ
ＤＤ）構造のトランジスタに関する。
【０００２】
【従来の技術】ＭＯＳトランジスタに代表されるＩＧＦ
ＥＴ（Insulated Gate FET）において、素子の微細化に
伴ってホットキャリアの問題が重要になっている。ホッ
トキャリアとは、半導体基板である固体内において、結
晶格子と熱平衡していない電子又は正孔のキャリアであ
って、高いエネルギーを持ったものである。ホットキャ
リアが、ＭＯＳトランジスタのゲート酸化膜中に注入さ
れたり、表面準位を作ったりすると、トランジスタの特
性を劣化させることになる（具体的には、トランジスタ
のしきい値電圧を正方向に移動させたり、相互コンダク
タンスを低下させたりする）。このホットキャリアによ
るトランジスタの特性劣化は、特に、ゲート長がサブミ
クロン（１μｍ）以下のＮＭＯＳトランジスタにおいて
顕著である。
ＥＴ（Insulated Gate FET）において、素子の微細化に
伴ってホットキャリアの問題が重要になっている。ホッ
トキャリアとは、半導体基板である固体内において、結
晶格子と熱平衡していない電子又は正孔のキャリアであ
って、高いエネルギーを持ったものである。ホットキャ
リアが、ＭＯＳトランジスタのゲート酸化膜中に注入さ
れたり、表面準位を作ったりすると、トランジスタの特
性を劣化させることになる（具体的には、トランジスタ
のしきい値電圧を正方向に移動させたり、相互コンダク
タンスを低下させたりする）。このホットキャリアによ
るトランジスタの特性劣化は、特に、ゲート長がサブミ
クロン（１μｍ）以下のＮＭＯＳトランジスタにおいて
顕著である。
【０００３】これを回避するには、ドレイン領域近傍の
電界を緩和して基板電流を減少させるのが効果的であ
り、その代表的な方法にＬＤＤ構造がある。このＬＤＤ
構造の製造方法として広く用いられている通常の方法は
次の通りである。すなわち、ゲート電極作成後、低濃
度のｎ-層形成のためにリンをイオン注入する。ゲー
ト電極側壁に、シリコン酸化膜やシリコン窒化膜などの
絶縁物からなるサイドウォール・スペーサを形成する。
サイドウォール・スペーサをマスクとして、高濃度の
ｎ+層形成のためのヒ素（又はアンチモン）をイオン注
入する。サイドウォール・スペーサを用いたセルフア
ライン・コンタクト法により、ドレイン電極及びソース
電極を形成する。
電界を緩和して基板電流を減少させるのが効果的であ
り、その代表的な方法にＬＤＤ構造がある。このＬＤＤ
構造の製造方法として広く用いられている通常の方法は
次の通りである。すなわち、ゲート電極作成後、低濃
度のｎ-層形成のためにリンをイオン注入する。ゲー
ト電極側壁に、シリコン酸化膜やシリコン窒化膜などの
絶縁物からなるサイドウォール・スペーサを形成する。
サイドウォール・スペーサをマスクとして、高濃度の
ｎ+層形成のためのヒ素（又はアンチモン）をイオン注
入する。サイドウォール・スペーサを用いたセルフア
ライン・コンタクト法により、ドレイン電極及びソース
電極を形成する。
【０００４】このＬＤＤ構造では、ドレイン近傍に設け
た濃度の低いｎ-（又はｐ-）層によって、ドレイン近傍
の電界を緩和することができ、ホットキャリアの発生を
抑制することが可能になることから、ＭＯＳトランジス
タの耐圧改善に有効である。しかしながら、より優れた
デバイス特性を得るために、ホットキャリア耐性を更に
向上させることが望まれている。
た濃度の低いｎ-（又はｐ-）層によって、ドレイン近傍
の電界を緩和することができ、ホットキャリアの発生を
抑制することが可能になることから、ＭＯＳトランジス
タの耐圧改善に有効である。しかしながら、より優れた
デバイス特性を得るために、ホットキャリア耐性を更に
向上させることが望まれている。
【０００５】そこで、ＬＤＤ構造よりも更にホットキャ
リア耐性を向上させる目的で考えられたのが、ＳＣＤ−
ＬＤＤ構造（Surface Counter Doped-LDD）である（例
えば、JJAP,vol 32,(1993) pp.L1203-1205参照）。これ
は、低濃度不純物層の表面濃度を更に低くする構造で、
例えば、リンイオンを注入して形成したｎ-領域の表面
に、ＢＦ2イオンを注入することによりホウ素を導入す
ることで、ｎ-層よりも更に濃度の低いｎ--層を形成す
る。
リア耐性を向上させる目的で考えられたのが、ＳＣＤ−
ＬＤＤ構造（Surface Counter Doped-LDD）である（例
えば、JJAP,vol 32,(1993) pp.L1203-1205参照）。これ
は、低濃度不純物層の表面濃度を更に低くする構造で、
例えば、リンイオンを注入して形成したｎ-領域の表面
に、ＢＦ2イオンを注入することによりホウ素を導入す
ることで、ｎ-層よりも更に濃度の低いｎ--層を形成す
る。
【０００６】これにより、ドレイン領域の電界強度の最
大点がドレインの拡散深さの深いところになり、ドレイ
ン領域の電界強度の最大点が電流パスからずれる上にゲ
ート酸化膜から離れるため、ホットキャリアがゲート酸
化膜中に注入されるのを防ぐことができる。
大点がドレインの拡散深さの深いところになり、ドレイ
ン領域の電界強度の最大点が電流パスからずれる上にゲ
ート酸化膜から離れるため、ホットキャリアがゲート酸
化膜中に注入されるのを防ぐことができる。
【０００７】
【発明が解決しようとする課題】上記したように、ＬＤ
Ｄ構造のトランジスタにあっては、サイドウォール・ス
ペーサの下にｎ-層（又はｐ-層）が存在する。従って、
この低濃度層の表面濃度を低下させるためのイオン注入
は、図６のように斜め方向から行う必要がある。ところ
が、このような斜めイオン注入にあっては、イオンを基
板内に注入するために高い加速エネルギー（例えばＢＦ
2イオンであれば約３０〜５０ＫｅＶ）を必要とする。
Ｄ構造のトランジスタにあっては、サイドウォール・ス
ペーサの下にｎ-層（又はｐ-層）が存在する。従って、
この低濃度層の表面濃度を低下させるためのイオン注入
は、図６のように斜め方向から行う必要がある。ところ
が、このような斜めイオン注入にあっては、イオンを基
板内に注入するために高い加速エネルギー（例えばＢＦ
2イオンであれば約３０〜５０ＫｅＶ）を必要とする。
【０００８】このような高いエネルギーでは基板の表面
付近に注入することが困難であり、注入エネルギーの設
定が非常に難しい問題がある。本発明は、半導体装置の
製造方法に関し、斯かる問題点を解消するものである。
付近に注入することが困難であり、注入エネルギーの設
定が非常に難しい問題がある。本発明は、半導体装置の
製造方法に関し、斯かる問題点を解消するものである。
【０００９】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、ＬＤＤ構造のトランジスタにおい
て、ゲート電極の側壁にドレイン領域を構成する不純物
とは逆の導電型の第２の不純物を含む絶縁物からなるサ
イドウォール・スペーサを形成し、このサイドウォール
・スペーサから半導体基板方向に第２の不純物を熱拡散
させたものである。
装置の製造方法は、ＬＤＤ構造のトランジスタにおい
て、ゲート電極の側壁にドレイン領域を構成する不純物
とは逆の導電型の第２の不純物を含む絶縁物からなるサ
イドウォール・スペーサを形成し、このサイドウォール
・スペーサから半導体基板方向に第２の不純物を熱拡散
させたものである。
【００１０】また、請求項２に記載の半導体装置の製造
方法は、半導体基板上にゲート電極を形成する工程と、
このゲート電極をマスクとして、半導体基板内に第１の
不純物をイオン注入する工程と、前記ゲート電極の側壁
に第１の不純物とは逆の導電型の第２の不純物を含む絶
縁物からなるサイドウォール・スペーサを形成する工程
と、このサイドウォール・スペーサをマスクとして、半
導体基板内に前記第１の不純物と同種又は同じ導電型の
第３の不純物をイオン注入する工程と、前記サイドウォ
ール・スペーサから半導体基板内に第２の不純物を熱拡
散させて、前記第１の不純物の領域の濃度を低下させる
工程とを含むものである。
方法は、半導体基板上にゲート電極を形成する工程と、
このゲート電極をマスクとして、半導体基板内に第１の
不純物をイオン注入する工程と、前記ゲート電極の側壁
に第１の不純物とは逆の導電型の第２の不純物を含む絶
縁物からなるサイドウォール・スペーサを形成する工程
と、このサイドウォール・スペーサをマスクとして、半
導体基板内に前記第１の不純物と同種又は同じ導電型の
第３の不純物をイオン注入する工程と、前記サイドウォ
ール・スペーサから半導体基板内に第２の不純物を熱拡
散させて、前記第１の不純物の領域の濃度を低下させる
工程とを含むものである。
【００１１】また、請求項３に記載の半導体装置の製造
方法は、半導体基板とサイドウォール・スペーサとの間
に、不純物を含まない絶縁層を形成したものである。ま
た、請求項４に記載の半導体装置の製造方法は、サイド
ウォール・スペーサとして、ｐ型不純物を拡散させる場
合はＢＳＧを、ｎ型不純物を拡散させる場合はＰＳＧを
用いたものである。
方法は、半導体基板とサイドウォール・スペーサとの間
に、不純物を含まない絶縁層を形成したものである。ま
た、請求項４に記載の半導体装置の製造方法は、サイド
ウォール・スペーサとして、ｐ型不純物を拡散させる場
合はＢＳＧを、ｎ型不純物を拡散させる場合はＰＳＧを
用いたものである。
【００１２】すなわち、本発明にあっては、ＬＤＤ構造
を製造するのに必要なサイドウォール・スペーサとし
て、ＢＳＧやＰＳＧなどの不純物を含む絶縁物を用い、
このサイドウォール・スペーサから、下方の低濃度不純
物層に逆導電型の不純物を熱拡散させることで、この低
濃度不純物層の表面濃度を低下させる。特に、請求項３
に記載の発明にあっては、不純物の熱拡散を、処理温度
以外に、絶縁層の膜厚によっても調整することができ
る。
を製造するのに必要なサイドウォール・スペーサとし
て、ＢＳＧやＰＳＧなどの不純物を含む絶縁物を用い、
このサイドウォール・スペーサから、下方の低濃度不純
物層に逆導電型の不純物を熱拡散させることで、この低
濃度不純物層の表面濃度を低下させる。特に、請求項３
に記載の発明にあっては、不純物の熱拡散を、処理温度
以外に、絶縁層の膜厚によっても調整することができ
る。
【００１３】
【発明の実施の形態】本発明を具体化した実施形態を図
１〜図４に基づいて説明する。 工程１（図２参照）：ｐ型単結晶シリコン基板１に、通
常のＬＯＣＯＳ法を用いて素子分離膜２・・を形成した
後、活性領域にゲート酸化膜３及びポリシリコンゲート
電極４を順次形成する。
１〜図４に基づいて説明する。 工程１（図２参照）：ｐ型単結晶シリコン基板１に、通
常のＬＯＣＯＳ法を用いて素子分離膜２・・を形成した
後、活性領域にゲート酸化膜３及びポリシリコンゲート
電極４を順次形成する。
【００１４】そして、このゲート電極４をマスクとし
て、加速エネルギー：２０〜５０ＫｅＶ、ドーズ量：１
〜５×１０13／ｃｍ2の条件で、Ｓｉ基板１にリン
（Ｐ）をイオン注入して、低濃度不純物拡散領域として
のｎ-層５、５を形成する。 工程２（図３参照）：基板の表面に、適宜な膜厚（例え
ば、膜厚４ｎｍ）の薄いシリコン酸化膜６を形成する。
このＳｉ酸化膜６の形成には、例えば、熱酸化法を用い
ることにより、基板表面の凹凸形状に従って薄い膜を得
ることができる。
て、加速エネルギー：２０〜５０ＫｅＶ、ドーズ量：１
〜５×１０13／ｃｍ2の条件で、Ｓｉ基板１にリン
（Ｐ）をイオン注入して、低濃度不純物拡散領域として
のｎ-層５、５を形成する。 工程２（図３参照）：基板の表面に、適宜な膜厚（例え
ば、膜厚４ｎｍ）の薄いシリコン酸化膜６を形成する。
このＳｉ酸化膜６の形成には、例えば、熱酸化法を用い
ることにより、基板表面の凹凸形状に従って薄い膜を得
ることができる。
【００１５】そして、Ｓｉ酸化膜６の上に、適宜な膜厚
（例えば１００〜２００ｎｍ）のＢＳＧ（Boro-Silicat
e Glass）膜７を形成する。このＢＳＧ膜７は、Ｓｉ酸
化膜の一種で、膜中に不純物としてホウ素（Ｂ）が含ま
れる。ＢはＢ2Ｏ3の形で膜中に含まれる。形成方法は、
例えば（ＳｉＨ4＋Ｂ2Ｈ6＋Ｏ2）ガスによるＣＶＤ法を
用いる。
（例えば１００〜２００ｎｍ）のＢＳＧ（Boro-Silicat
e Glass）膜７を形成する。このＢＳＧ膜７は、Ｓｉ酸
化膜の一種で、膜中に不純物としてホウ素（Ｂ）が含ま
れる。ＢはＢ2Ｏ3の形で膜中に含まれる。形成方法は、
例えば（ＳｉＨ4＋Ｂ2Ｈ6＋Ｏ2）ガスによるＣＶＤ法を
用いる。
【００１６】工程３（図４参照）：Ｓｉ酸化膜６及びＢ
ＳＧ膜７を異方性全面エッチバックすることにより、ゲ
ート酸化膜３及びゲート電極４の側壁にサイドウォール
・スペーサ８を形成する。そして、このサイドウォール
・スペーサ８をマスクとして、加速エネルギー：３０〜
５０ＫｅＶ、ドーズ量：３〜５×１０15／ｃｍ2の条件
で、Ｓｉ基板１にヒ素（Ａｓ）をイオン注入して、高濃
度不純物拡散領域としてのｎ+層９、９を形成する。
ＳＧ膜７を異方性全面エッチバックすることにより、ゲ
ート酸化膜３及びゲート電極４の側壁にサイドウォール
・スペーサ８を形成する。そして、このサイドウォール
・スペーサ８をマスクとして、加速エネルギー：３０〜
５０ＫｅＶ、ドーズ量：３〜５×１０15／ｃｍ2の条件
で、Ｓｉ基板１にヒ素（Ａｓ）をイオン注入して、高濃
度不純物拡散領域としてのｎ+層９、９を形成する。
【００１７】工程４（図１参照）：最後に、温度：８５
０〜９００℃、時間：３０〜６０分の条件で、熱処理を
行うと、サイドウォール・スペーサ８に含まれているホ
ウ素がＳｉ酸化膜６を通って低濃度拡散領域５、５の表
面層に拡散する。ホウ素はｐ型であるため、ｎ-層５、
５の表面層の不純物濃が薄められ、ｎ--層１０、１０と
なる。
０〜９００℃、時間：３０〜６０分の条件で、熱処理を
行うと、サイドウォール・スペーサ８に含まれているホ
ウ素がＳｉ酸化膜６を通って低濃度拡散領域５、５の表
面層に拡散する。ホウ素はｐ型であるため、ｎ-層５、
５の表面層の不純物濃が薄められ、ｎ--層１０、１０と
なる。
【００１８】このように、本実施形態にあっては、ＬＤ
Ｄ構造において、ｎ-層５、５の表面層に、不純物濃度
がさらに低いｎ--層１０、１０を形成したので、ドレイ
ン領域の電界強度の最大点がドレインの拡散深さの深い
ところになり、ドレイン領域の電界強度の最大点が電流
パスからずれる上にゲート酸化膜３から離れるため、ホ
ットキャリアがゲート酸化膜３中に注入されるのを防ぐ
ことができる。
Ｄ構造において、ｎ-層５、５の表面層に、不純物濃度
がさらに低いｎ--層１０、１０を形成したので、ドレイ
ン領域の電界強度の最大点がドレインの拡散深さの深い
ところになり、ドレイン領域の電界強度の最大点が電流
パスからずれる上にゲート酸化膜３から離れるため、ホ
ットキャリアがゲート酸化膜３中に注入されるのを防ぐ
ことができる。
【００１９】また、Ｓｉ酸化膜６は、ＢＳＧ膜８からＢ
を熱拡散させる際の条件を、温度以外に自身の膜厚によ
っても調整可能とする。しかも、ゲート電極４とサイド
ウォール・スペーサ８との間にも介在しているため、Ｂ
の熱拡散がゲート電極４に影響しにくい。尚、以上の実
施形態は以下のように変更してもよく、その場合でも同
様の作用、効果を得ることができる。
を熱拡散させる際の条件を、温度以外に自身の膜厚によ
っても調整可能とする。しかも、ゲート電極４とサイド
ウォール・スペーサ８との間にも介在しているため、Ｂ
の熱拡散がゲート電極４に影響しにくい。尚、以上の実
施形態は以下のように変更してもよく、その場合でも同
様の作用、効果を得ることができる。
【００２０】１）ｐチャネルＭＯＳトランジスタについ
ても、上記と同様に製造する。その場合は、ｐ型単結晶
Ｓｉ基板１をｎ型単結晶Ｓｉ基板又はｎウェル層に、ｎ
型不純物をｐ型不純物（ホウ素イオンなど）にそれぞれ
置き換える。この場合は、ＢＳＧ膜８に代えて、ｎ型不
純物を含むＰＳＧ(Phospho-Silicate Glass)膜を用いれ
ばよい。ＰＳＧは、Ｓｉ酸化膜の一種で、膜中に不純物
としてリン（Ｐ）が含まれる。大部分のＰはＰ2Ｏ5の形
で膜中に含まれる。形成方法は、例えば（ＳｉＨ4＋Ｐ
Ｈ3＋Ｏ2）ガスによるＣＶＤ法を用いる。
ても、上記と同様に製造する。その場合は、ｐ型単結晶
Ｓｉ基板１をｎ型単結晶Ｓｉ基板又はｎウェル層に、ｎ
型不純物をｐ型不純物（ホウ素イオンなど）にそれぞれ
置き換える。この場合は、ＢＳＧ膜８に代えて、ｎ型不
純物を含むＰＳＧ(Phospho-Silicate Glass)膜を用いれ
ばよい。ＰＳＧは、Ｓｉ酸化膜の一種で、膜中に不純物
としてリン（Ｐ）が含まれる。大部分のＰはＰ2Ｏ5の形
で膜中に含まれる。形成方法は、例えば（ＳｉＨ4＋Ｐ
Ｈ3＋Ｏ2）ガスによるＣＶＤ法を用いる。
【００２１】２）図５のように、Ｓｉ酸化膜６を省略す
る。Ｓｉ酸化膜６の膜厚による拡散制御はできないが、
Ｓｉ酸化膜６堆積のための工程を省略することができ
る。
る。Ｓｉ酸化膜６の膜厚による拡散制御はできないが、
Ｓｉ酸化膜６堆積のための工程を省略することができ
る。
【００２２】
【発明の効果】本発明の半導体装置の製造方法にあって
は、簡単な手法で、ＳＣＤ−ＬＤＤ構造のトランジスタ
を製造することができる。特に、請求項３に記載の発明
にあっては、不純物の熱拡散を、処理温度以外に、絶縁
層の膜厚によっても調整することができるので、製造条
件の自由度を増すことができる。
は、簡単な手法で、ＳＣＤ−ＬＤＤ構造のトランジスタ
を製造することができる。特に、請求項３に記載の発明
にあっては、不純物の熱拡散を、処理温度以外に、絶縁
層の膜厚によっても調整することができるので、製造条
件の自由度を増すことができる。
【図１】本発明に係る実施形態における半導体装置の製
造工程の一部を示す断面図である。
造工程の一部を示す断面図である。
【図２】本発明に係る実施形態における半導体装置の製
造工程の一部を示す断面図である。
造工程の一部を示す断面図である。
【図３】本発明に係る実施形態における半導体装置の製
造工程の一部を示す断面図である。
造工程の一部を示す断面図である。
【図４】本発明に係る実施形態における半導体装置の製
造工程の一部を示す断面図である。
造工程の一部を示す断面図である。
【図５】本発明に係る他の実施形態における半導体装置
の断面図である。
の断面図である。
【図６】従来例における半導体装置の断面図である。
１ Ｓｉ基板（半導体基板） ３ ゲート酸化膜 ４ ゲート電極 ５ ｎ-層（第１の不純物領域） ６ Ｓｉ酸化膜（絶縁層） ７ ＢＳＧ膜 ８ サイドウォール・スペーサ ９ ｎ+層（第３の不純物領域） １０ ｎ--層
フロントページの続き (72)発明者 水原 秀樹 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (4)
- 【請求項１】 ＬＤＤ（Lightly Doped Drain）構造の
トランジスタにおいて、ゲート電極の側壁にドレイン領
域を構成する不純物とは逆の導電型の第２の不純物を含
む絶縁物からなるサイドウォール・スペーサを形成し、
このサイドウォール・スペーサから半導体基板方向に第
２の不純物を熱拡散させたことを特徴とする半導体装置
の製造方法。 - 【請求項２】 半導体基板上にゲート電極を形成する工
程と、 このゲート電極をマスクとして、半導体基板内に第１の
不純物をイオン注入する工程と、 前記ゲート電極の側壁に第１の不純物とは逆の導電型の
第２の不純物を含む絶縁物からなるサイドウォール・ス
ペーサを形成する工程と、 このサイドウォール・スペーサをマスクとして、半導体
基板内に前記第１の不純物と同種又は同じ導電型の第３
の不純物をイオン注入する工程と、 前記サイドウォール・スペーサから半導体基板内に第２
の不純物を熱拡散させて、前記第１の不純物の領域の表
面濃度を低下させる工程と、を含むことを特徴とした半
導体装置の製造方法。 - 【請求項３】 前記半導体基板とサイドウォール・スペ
ーサとの間に、不純物を含まない絶縁層を形成したこと
を特徴とする請求項１又は２に記載の半導体装置の製造
方法。 - 【請求項４】 前記サイドウォール・スペーサとして、
ｐ型不純物を拡散させる場合はＢＳＧ（Boro-Silicate
Glass）を、ｎ型不純物を拡散させる場合はＰＳＧ（Pho
spho-Silicate Glass）を用いたことを特徴とする請求
項１乃至３のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31903295A JPH09162393A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31903295A JPH09162393A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162393A true JPH09162393A (ja) | 1997-06-20 |
Family
ID=18105757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31903295A Pending JPH09162393A (ja) | 1995-12-07 | 1995-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100771A (ja) * | 2001-09-21 | 2003-04-04 | Oki Electric Ind Co Ltd | 高耐圧ｍｏｓトランジタ |
| US6951793B2 (en) | 2002-05-29 | 2005-10-04 | Toppoly Optoelectronics Corp. | Low-temperature polysilicon thin film transistor having buried LDD structure and process for producing same |
| JP2009004493A (ja) * | 2007-06-20 | 2009-01-08 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-12-07 JP JP31903295A patent/JPH09162393A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100771A (ja) * | 2001-09-21 | 2003-04-04 | Oki Electric Ind Co Ltd | 高耐圧ｍｏｓトランジタ |
| US6951793B2 (en) | 2002-05-29 | 2005-10-04 | Toppoly Optoelectronics Corp. | Low-temperature polysilicon thin film transistor having buried LDD structure and process for producing same |
| JP2009004493A (ja) * | 2007-06-20 | 2009-01-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8159036B2 (en) | 2007-06-20 | 2012-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302187B1 (ko) | 반도체장치제조방법 | |
| KR940005802B1 (ko) | Cmos 반도체장치 및 그 제조방법 | |
| US4597824A (en) | Method of producing semiconductor device | |
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| KR930008018B1 (ko) | 바이씨모스장치 및 그 제조방법 | |
| EP0164449B1 (en) | Process for producing a semiconductor integrated circuit device including a misfet | |
| US6284577B1 (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| KR100226758B1 (ko) | 씨모스펫 제조방법 | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| KR100190144B1 (ko) | 바이폴라 트랜지스터 및 엠오에스 트랜지스터를 포함한 반도체 장치 제조 방법 | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| KR100540341B1 (ko) | 반도체 소자 제조방법 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP2007059812A (ja) | 半導体装置およびその製造方法 | |
| JP3438395B2 (ja) | 半導体装置の製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JP3168676B2 (ja) | 相補型ｍｉｓトランジスタ装置及びその製造方法 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| JP2948892B2 (ja) | Ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| KR100531120B1 (ko) | 반도체 소자 제조방법 | |
| JPH0629527A (ja) | 半導体装置およびその製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| KR20010017654A (ko) | 반도체소자의 게이트전극 구조 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 |