JPH0916409A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 コストを増大させることなく高速にタスクを
切り換えるマイクロコンピュータを提供することを目的
とする。 【構成】 ＣＰＵ４は、タスクスケジュールテーブル２
の実行順序に従ってタスクを切り換え、レジスタファイ
ル３の一方のレジスタセットを使用してタスクを実行す
る。また、タスク切り換え毎に、ＣＰＵ４のタスク実行
に使用されるレジスタセットが交互に切り換えられる。
タスク切り換え毎に、転送部５は、ＣＰＵ４の空バスサ
イクルを利用して、それぞれレジスタセット退避、復帰
を行う。これにより、レジスタセットを１つ分と、転送
手段をハードウェアとして追加するだけで、高速なタス
ク切り換えを実現することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のタスクを切り換
えながら実行するマイクロコンピュータに関する。

【０００２】

【従来の技術】近年、マイクロコンピュータは、あらゆ
る機器に利用されており、処理能力の向上に伴ってより
広い分野でより複雑な制御に応用されている。組み込み
用途のマイクロコンピュータにおいても、より複雑な制
御に対応できるように、マルチタスク管理などより高度
な機能が望まれている。

【０００３】図６は、第１の従来技術におけるマルチタ
スク機能を有するコンピュータの説明図である。同図に
おいてＣＰＵ１０は、演算部１１とレジスタセット１２
とからなる。演算部１１は、タスクを１つずつ実行す
る。レジスタセット１２は、タスク実行に要するデータ
を保持する。

【０００４】メモリ１３は、各タスク毎にコンテキスト
（レジスタセットのデータ、ＰＣの内容、ＰＳＷの内容
等）を退避する領域であるコンテキストブロック１４を
有する。同図では、コンテキストブロック１４中にタス
ク１〜３用のコンテキスト退避領域が示されている。こ
の第１の従来例におけるタスクの管理はソフトウェア
（ＯＳ）によって行われる。例えばタスク１からタスク
２に切り換える場合、ＯＳは、タスク切り換えを指示す
るイベント（タイマ割込み等）を受け付けると、まずＣ
ＰＵ１０からメモリ１３にタスク１のコンテキストを退
避し、次にメモリ１３からＣＰＵ１０にタスク２のコン
テキストを復帰し、さらにタスク２の実行を開始する。

【０００５】上記のように第１の従来例では、ソフトウ
ェア（ＯＳ）によりマルチタスクを実現しているので、
ハードウェア規模が小さくて済むという利点がある。図
７は、第２の従来技術おけるマルチタスク機能を有する
コンピュータの説明図である。同図においてＣＰＵ２０
は、演算部２１、レジスタファイル２２、レジスタセッ
ト切り換え部２３、制御部２４とからなる。

【０００６】演算部２１は、タスクを１つずつ実行す
る。レジスタファイル２２は、タスク実行に要するデー
タを保持する複数のレジスタセットからなる。レジスタ
セット切り換え部２３は、現在実行中のタスクに対応す
るレジスタセットを有効にする。この有効なレジスタセ
ットのみが演算部２１に使用される。

【０００７】制御部２４は、タスクの切り換えを制御す
る。メモリ２５は、レジスタセットのデータを除くコン
テキストの退避領域を有する。この第２の従来例におけ
るタスクの管理はハードウェアによって行われる。例え
ばタスク１からタスク２に切り換える場合、制御部２４
は、タスク切り換えを指示するイベント（タイマ割込み
等）を受け付けると、レジスタセット切り換え部２３に
タスク２に対応するレジスタセットを有効にするように
指示する共に、演算部２１のＰＣの内容、ＰＳＷの内容
等をメモリ２５に退避し、タスク２のＰＣの内容、ＰＳ
Ｗの内容等を演算部２１に復帰する。その結果、演算部
２１は、有効なレジスタセット２を用いてタスク２を実
行する。

【０００８】上記のように第２の従来例では、ハードウ
ェアによりマルチタスクを実現しているので、タスクの
切り換えが高速に行えるという利点がある。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来技術によれば、組み込み用途のマイクロコンピュータ
におけるマルチタスク管理には適していないという問題
があった。詳しくいうと、第１の従来例によれば、タス
ク切り換えに際してコンテキストの退避および復帰をソ
フトウェア（ＯＳ）により実現するので切り換え速度が
遅く、リアルタイム性を要求される制御を行う組み込み
用途のマイクロコンピュータには適していない。また、
第２の従来例によれば、タスク数を同数のレジスタセッ
トを必要とし、タスク切り換え行う制御部をハードウェ
アにて実現するので、ハードウェア規模が大きくなる。
その結果コストが高くなり組み込み用途のマイクロコン
ピュータには適していない。

【００１０】本発明は上記の問題点に鑑み、コストを増
大させることなく高速にタスクを切り換えるマイクロコ
ンピュータを提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、複数のタスクを順に切り換えな
がら実行するマイクロコンピュータであって、同一のレ
ジスタ構成をもち、タスク実行に一方が使用される２つ
のレジスタセットと、タスク切り換えと同時に、タスク
実行に使用されるレジスタセットを他方に切り換える切
り換え手段と、レジスタセットに接続された内部バス、
およびメモリに接続されたメモリバスそれぞれの空サイ
クルを検出する検出手段と、タスク切り換え毎に、検出
されたバスの空サイクルを利用して、タスク実行に使用
されていないレジスタセットのデータをメモリに退避
し、次の切り換え後に実行すべきタスク用のデータをメ
モリから当該レジスタセットに復帰する転送手段とを備
える。

【００１２】請求項２の発明は、請求項１において前記
転送手段が、内部バスの空サイクルにおいて、タスク実
行に使用されていないレジスタセットのレジスタデータ
を読み出すレジスタ読み出し手段と、メモリバスの空サ
イクルにおいて、レジスタ読み出し手段により読み出さ
れたデータをメモリに書き込むメモリ書き込み手段と、
メモリ書き込み手段による書き込み完了後、メモリバス
の空サイクルにおいて、次に実行すべきタスク用のデー
タをメモリから読み出すメモリ読み出し手段と、内部バ
スの空サイクルにおいて、メモリ読み出し手段により読
み出されたデータを、タスク実行に使用されていないレ
ジスタセットに書き込むレジスタ書き込み手段とを有し
ている。

【００１３】請求項３の発明は、複数のタスクを順に切
り換えながら実行するマイクロコンピュータであって、
複数のタスクプログラムを記憶し、各タスクに対応する
データ退避領域を有するメモリと、複数のタスクの実行
順序を記憶するテーブル手段と、同一のレジスタ構成を
もつ２つのレジスタセットと、テーブル手段の実行順序
に従ってタスクを切り換え、レジスタセットの一方を使
用してタスクを実行する中央演算処理手段と、タスク切
り換え毎に、中央演算処理手段のタスク実行に使用され
るレジスタセットを交互に切り換える切り換え手段と、
レジスタセットに接続された内部バス、およびメモリに
接続されたメモリバスそれぞれの空サイクルを検出する
検出手段と、タスク切り換え毎に、検出されたバスの空
サイクルを利用して、タスク実行に使用されていないレ
ジスタセットのデータを、切り換え前のタスクに対応す
るデータ退避領域に退避する退避手段と、退避手段によ
る退避後、検出されたバスの空サイクルを利用して、中
央演算処理手段による実行中タスクの次のタスクに対応
するデータ退避領域のデータを、タスク実行に使用され
ていないレジスタセットに復帰させる復帰手段とを備え
る。

【００１４】請求項４の発明は、請求項３において、前
記メモリは、各タスク毎のスタック領域内に前記データ
退避領域を有し、前記テーブル手段は、タスクの実行順
序と、各タスクに対応するスタックポインタの内容とを
記憶する。請求項５の発明は、請求項３又は４におい
て、前記退避手段は、内部バスの空サイクルにおいて、
タスク実行に使用されていないレジスタセットのレジス
タデータを順に読み出すレジスタ読み出し手段と、メモ
リバスの空サイクルにおいて、レジスタ読み出し手段に
より読み出されたデータを順に、切り換え前のタスクに
対応するデータ退避領域に書き込むメモリ書き込み手段
とを有し、前記復帰手段は、メモリ書き込み手段による
書き込み完了後、メモリバスの空サイクルにおいて、中
央演算処理手段による実行中タスクの次のタスクに対応
するデータ退避領域のデータを順にメモリから読み出す
メモリ読み出し手段と、内部バスの空サイクルにおい
て、メモリ読み出し手段により読み出されたデータを、
タスク実行に使用されていないレジスタセットに書き込
むレジスタ書き込み手段とを有する。

【００１５】請求項６の発明は、請求項３、４又５はに
おいて、さらに、中央演算処理手段に動作クロックを供
給するクロック供給手段と、復帰手段による復帰動作中
に、中央演算処理手段によりタスク切り換えが発生した
場合に、当該復帰動作が完了するまでの間クロック供給
手段の動作クロックの供給を停止する停止手段とを備え
る。

【００１６】

【作用】上記の手段により、請求項１の発明に係るマイ
クロコンピュータでは、切り換え手段は、タスク切り換
えと同時に、タスク実行に使用されるレジスタセットを
切り換える。タスク切り換え毎に、転送手段は、検出さ
れたバスの空サイクルを利用して、タスク実行に使用さ
れていないレジスタセットのデータをメモリに退避し、
次の切り換え後に実行すべきタスク用のデータをメモリ
から当該レジスタセットに復帰する。これにより、レジ
スタセットを１つ分と、転送手段をハードウェアとして
追加するだけで、高速なタスク切り換えを実現すること
ができる。

【００１７】請求項２の発明に係るマイクロコンピュー
タでは、請求項１の前記転送手段において、レジスタ読
み出し手段とメモリ書き込み手段とにより退避が行わ
れ、メモリ読み出し手段とレジスタ書き込み手段とによ
り復帰が行われる。その際、レジスタ読み出し手段と、
レジスタ書き込み手段とは内部バスの空サイクルにおい
てレジスタにアクセスし、メモリ読み出し手段とメモリ
書き込み手段とはメモリバスの空サイクルにおいてメモ
リにアクセスする。これにより、タスク実行を全く妨げ
ることなく、退避と復帰を実現できる。

【００１８】請求項３の発明に係るマイクロコンピュー
タでは、中央演算処理手段は、テーブル手段の実行順序
に従ってタスクを切り換え、レジスタセットの一方を使
用してタスクを実行する。切り換え手段は、タスク切り
換え毎に、中央演算処理手段のタスク実行に使用される
レジスタセットを交互に切り換える。タスク切り換え毎
に、退避手段、復帰手段は、検出されたバスの空サイク
ルを利用して、それぞれ退避、復帰を行う。これによ
り、レジスタセットを１つ分と、転送手段をハードウェ
アとして追加するだけで、高速なタスク切り換えを実現
することができる。

【００１９】請求項４の発明に係るマイクロコンピュー
タでは、請求項３において、前記データ退避領域が、メ
モリ中の各タスク毎のスタック領域内に設けられ、前記
テーブル手段は、タスクの実行順序と、各タスクに対応
するスタックポインタの内容とを記憶する。これによ
り、タスクの実行順序として１つのタスクを複数指定す
るだけで、中央演算処理手段におけるタスクの占有率を
簡単に制御できる。

【００２０】請求項５の発明に係るマイクロコンピュー
タでは、請求項３又は４において、レジスタ読み出し手
段とメモリ書き込み手段とにより退避が行われ、メモリ
読み出し手段とレジスタ書き込み手段とにより復帰が行
われる。その際、レジスタ読み出し手段と、レジスタ書
き込み手段とは内部バスの空サイクルにおいてレジスタ
にアクセスし、メモリ読み出し手段とメモリ書き込み手
段とはメモリバスの空サイクルにおいてメモリにアクセ
スする。これにより、タスク実行を全く妨げることな
く、退避と復帰を実現できる。

【００２１】請求項６の発明に係るマイクロコンピュー
タでは、停止手段は、復帰手段による復帰動作中に、中
央演算処理手段によりタスク切り換えが発生した場合
に、当該復帰動作が完了するまでの間クロック供給手段
の動作クロックの供給を停止する。これにより、退避・
復帰に要するよりも短い周期でタスク切り換えの要求が
発生しても適切にタスクを切り換えることができるの
で、タスク切り換え周期を幅広く設定することができ
る。

【００２２】

【実施例】図１は、本発明の実施例におけるマイクロコ
ンピュータの主要な概略構成を示すブロック図である。
このマイクロコンピュータは、メモリ１、タスクスケジ
ュールテーブル２、レジスタファイル３、ＣＰＵ４、転
送部５を有する。メモリ１は、複数のタスクからなるプ
ログラムやデータを記憶し、また、各タスク用の退避領
域を有する。この退避領域には、レジスタセットの内
容、プログラムカウンタの内容、プロセッサステータス
ワードの内容等を含むコンテキストが退避される。

【００２３】タスクスケジュールテーブル２は、物理的
にはメモリ１内に設けられ、タスクの実行順序を保持す
る。レジスタファイル３は、レジスタセットＡとレジス
タセットＢとからなる。この２つのレジスタセットＡ、
Ｂは、タスクの切り換え毎に交互に切り換えられ、常に
一方がＣＰＵ４のタスク実行に使用される。

【００２４】ＣＰＵ４は、複数のタスクを順に切り換え
ながら実行する。ＣＰＵ４が実行するタスクは、タスク
切り換えを指示するイベントが発生する毎に、タスクス
ケジュールテーブル２の内容に従って切り換えられる。
ここでイベントは、例えば、周期的なタイマー割込み、
タスクスイッチ命令、特定ポート（シリアルポートな
ど）割り込み等である。

【００２５】転送部５は、タスクが切り換えられる毎
に、ＣＰＵ４によるタスク実行と独立して、ＣＰＵ４に
より使用されていないレジスタセット内のデータをメモ
リに退避し、次に実行すべきタスク用のデータをメモリ
から当該レジスタセットに復帰する。図２は、図１に示
したマイクロコンピュータのより詳細な構成を示すブロ
ック図である。

【００２６】同図に示すように、本マイクロコンピュー
タは、ＲＯＭ１０１、ＲＡＭ１０２、インクリメンタ４
０１、セレクタ４０２、命令アドレスバッファ４０３、
命令フェッチバッファ４０５、プロセッサステータスワ
ード（以下ＰＳＷと略す）４０６、命令バッファ４０
７、命令レジスタ４０８、ステータスレジスタ４０９、
ＰＬＡ４１０、マイクロ命令レジスタ４１１、ＡＬＵ４
１２、ＡＬＯＢ４１３、オペランドアドレスバッファ４
１４、ストアバッファ４１５、ロードバッファ４１６、
セレクタ４１７、転送制御部５０１、ＰＬＡ５０２、マ
イクロ命令レジスタ５０３、ＴＳＴＢ５０４、ＴＳＴＰ
５０５、オペランドアドレスバッファ５０６、ストアバ
ッファ５０７、ロードバッファ５０８、加算器５０９、
定数発生器５１０とから構成され、ＲＯＭ１０１および
ＲＡＭ１０２は、図１に示したメモリ１に相当し、複数
のタスクを含むプログラム、タスクスケジュールテーブ
ル２、タスク用退避領域を有する。このプログラムはＲ
ＯＭ１０１に記憶され、タスクスケジュールテーブル２
は、ＲＯＭ１０１またはＲＡＭ１０２に設けられ、タス
ク用退避領域はＲＡＭ１０２に設けられる。

【００２７】レジスタセット３０１とレジスタセット３
０２とは、同一のレジスタ構成であり、それぞれデータ
レジスタ（Ｄ１、Ｄ０）と、アドレスレジスタ（Ａ１，
Ａ０）と、スタックポインタ（ＳＰ）と、これらからの
データを選択的に出力するセレクタとを有する。インク
リメンタ４０１、セレクタ４０２、命令アドレスバッフ
ァ４０３、命令フェッチバッファ４０５からなる回路部
分は、ＲＯＭ１０１から命令を順時プリフェッチする命
令準備部である。

【００２８】ステータスレジスタ４０６は、ＣＰＵ４の
動作状態を表す各種フラグを有するレジスタである。命
令バッファ４０７からなる回路部分は、命令準備部によ
りプリフェッチされた複数の命令を保持する命令キュー
である。命令レジスタ４０８、ステータスレジスタ４０
９、ＰＬＡ４１０、マイクロ命令レジスタ４１１からな
る回路部分は、命令準備部又は命令キューから供給され
る命令を解読し、その実行を制御する命令制御部であ
る。また、この命令制御部は、タスク切り換えを指示す
るイベントが発生する毎に、タスクスケジュールテーブ
ル２の内容に従ってタスクを切り換える制御およびレジ
スタセットを交互に切り換える制御を行う。本実施例で
は上記イベントは、タイマー（図外）による２００ｍＳ
毎の周期的な割込みとする。また、命令制御部は、内部
バス４１８に対してデータを入出力する制御を行う。

【００２９】ＡＬＵ４１２、ＡＬＯＢ４１３、オペラン
ドアドレスバッファ４１４、ストアバッファ４１５、ロ
ードバッファ４１６、セレクタ４１７からなる回路部分
は、命令制御部の制御に従って命令を実行する命令実行
部である。内部バス４１８は、２本のバスからなり、主
としてレジスタファイル３に対して読み書きされるデー
タを伝達する。

【００３０】メモリバス４１９は、アドレスバスとデー
タバスとからなり、主としてＲＯＭ１０１、ＲＡＭ１０
２、周辺回路に対してアドレス、データを伝達する。バ
スコントローラ４２０は、メモリバス４１９を使用する
アクセスが競合する場合、例えば、命令準備部によるプ
リフェッチと、命令実行部によるオペランドデータのロ
ード／ストアとが競合する場合に、バス使用を調停す
る。バスコントローラ４２０は、この調停によりメモリ
バス４１９に対してデータを入出力するための各種制御
信号を出力する。

【００３１】クロック供給部４２１は、ＣＰＵ４及び転
送部５に対して動作クロックを供する。転送制御部５０
１は、ＰＬＡ５０２、マイクロ命令レジスタ５０３から
なり、命令制御部によりタスクの切り換えが行われた直
後に、ＣＰＵ４により使用されていない方のレジスタセ
ットの内容を、切り換えの直前に実行されていたのタス
クの退避領域に退避し、さらに、現在実行されているタ
スクの次に実行すべきタスクの退避領域の内容を当該レ
ジスタセットに復帰する制御を行う。

【００３２】ＰＬＡ５０２は、前記退避及び復帰を実現
するマイクロ命令を発行する。マイクロ命令レジスタ５
０３は、ＰＬＡ５０２からのマイクロ命令に対応する制
御信号を出力する。ＴＳＴＢ（Task Schedule Table Ba
se）５０４は、ＲＡＭ１０２内に設けられたタスクスケ
ジュールテーブルの先頭アドレスを保持するレジスタで
ある。

【００３３】ＴＳＴＰ（Task Schedule Table Pointe
r）５０５は、タスクスケジュールテーブルにおいて、
タスク切り換え要求が発生した時点で現在実行中のタス
クの次に実行すべきタスクを指すポインタを保持するレ
ジスタである。オペランドアドレスバッファ（以下、Ｄ
ＯＡＢと略す）５０６は、上記退避及び復帰に際してメ
モリアドレスを保持し、メモリバス中のアドレスバスを
介してメモリ１に出力する。

【００３４】ストアバッファ（以下、ＤＳＴＢと略す）
５０７は、上記退避に際して退避すべきデータを保持
し、メモリバス４１９中のデータバスを介してメモリ１
に出力する。ロードバッファ（以下、ＤＳＴＢと略す）
５０８は、上記復帰に際して、メモリ１から読み出され
た復帰すべきデータを、メモリバス４１９中のデータバ
スを介して入力して保持する。

【００３５】加算器５０９は、ＤＯＡＢ５０６の内容
と、定数発生器５１０からの定数加算し、加算結果をＤ
ＯＡＢ５０６に出力する。これにより退避時および復帰
時に、それぞれの退避領域の個々データ格納場所のアド
レスを先頭から順に生成する。図３は、タスクスケジュ
ールテーブル、タスク用退避領域のメモリマップの一例
を示す。

【００３６】同図において、「ＴＳＴＢ」は、タスクス
ケジュールテーブルの先頭アドレスを指すポインタであ
り、ＴＳＴＢ５０４に保持される。「ＴＳＴＰ」は、タ
スク切り換え要求が発生した時点で現在実行中のタスク
の次に実行すべきタスクを指すポインタあり、ＴＳＴＰ
５０５に保持される。「タスクスケジュールテーブル」
は、各タスク用のスタックポインタの退避場所を示すア
ドレスを、タスクの実行順に保持し、末尾にはｘ’ＦＦ
（１６進数）を保持する。同図の例では、４つのタスク
１〜４が、１→２→３→１→４の順に実行することが指
定されている。この例ではタスク１が２回指定されてい
るので、タスク１〜４のそれぞれのＣＰＵ占有率は、４
０％、２０％、２０％、２０％となる。

【００３７】「タスク用退避領域」には、「コンテキス
ト退避領域」と、「スタックポインタ退避領域」とから
なる。「コンテキスト退避領域」は、本実施例では各タ
スク用のスタック領域内に設けられている。つまりスタ
ック領域は、通常のスタックとしての使用に加えてコン
テキストの退避領域としても用いられる。同図では、タ
スク１〜４それぞれのコンテキストとして、Ａ１、Ａ
０、Ｄ１、Ｄ０、ＰＳＷ、ＰＣ（このＰＣはＩＡＢ４０
３またはＰＦＣ４０４の内容）の各レジスタの内容が記
憶される。

【００３８】「スタックポインタ退避領域」は、各タス
ク毎にスタックポインタの内容を記憶する。同図ではタ
スク１〜４の各スタックポインタの内容が記憶されてい
る。この領域に退避されているスタックポインタの値
は、現在実行されていない各タスクについて、コンテキ
スト退避領域の先頭位置を指す示す。例えば、退避され
たタスク３用スタックポインタの値は、タスク３からタ
スク１に切り換えられた直後である場合には、タスク３
の実行で用いられていたスタック領域の先頭位置を指し
示すが、タスク３のコンテキストの退避が完了した後
は、コンテキスト退避領域の先頭位置を指し示す。さら
にその後、タスク３のコンテキストの復帰が完了した後
は、タスク３のスタック領域の先頭位置を指し示す。タ
スク３の実行中は意味を持たない。

【００３９】同図ではタスク３から１への切り換え直後
に、タスク３のコンテキストが退避され、次のタスク切
り換え要求発生後に実行すべきタスク４のコンテキスト
が復帰される様子を示している。このとき、コンテキス
ト退避領域のアドレスはＤＯＡＢ５０６により指定さ
れ、退避データはＤＳＴＢ５０７によりメモリ１に出力
され、復帰データはＤＬＤＢ５０８によりメモリ１から
入力される。

【００４０】図４は、転送制御部５０１の機能的な構成
を示すブロック図である。転送制御部５０１は、物理的
には図２に示したＰＬＡ５０２とマイクロ命令レジスタ
５０３から構成されるが、機能的には図４のように表す
ことができる。この転送制御部５０１は、内部バス空き
検出回路５１、メモリバス空き検出回路５２、レジスタ
読み出し制御部５３、メモリ書き込み制御部５４、メモ
リ読み出し制御部５５、レジスタ書き込み制御部５６か
ら構成される。

【００４１】内部バス空き検出回路５１は、内部バス４
１８が空きである（ＣＰＵによって使用されていない）
サイクルを検出する。より具体的には、内部バス空き検
出回路５１は、マイクロ命令レジスタ４１１の内部バス
制御フィールドがＮＯＰ（ノー・オペレーション）を示
す場合に空きであると判定するとともに、空きである場
合にレジスタ読み出し制御部５３及びレジスタ書き込み
制御部５６にレジスタへのアクセスを許可する。ここ
で、内部バス制御フィールドとは、マイクロ命令レジス
タ４１１から出力される各種制御信号群のうち、内部バ
スに対するデータ入出力を指示する制御信号からなるフ
ィールドをいう。またＮＯＰとは、当該フィールド内の
全ての制御信号がアクティブでない状態をいう。

【００４２】メモリバス空き検出回路５２は、メモリバ
ス４１９が空きである（ＣＰＵによって使用されていな
い）サイクルを検出する。より具体的には、メモリバス
空き検出回路５２は、バスコントローラ４２０のメモリ
バス制御フィールドがＮＯＰを示す場合に空きであると
判定するとともに、空きである場合にメモリ書き込み制
御部５４及びメモリ読み出し制御部５５にメモリへのア
クセスを許可する。ここで、メモリバス制御フィールド
とは、バスコントローラ４２０から出力される全ての制
御信号フィールドのうち、メモリバスに対するデータ入
出力を指示する制御信号からなるフィールドをいう。

【００４３】レジスタ読み出し制御部５３は、内部バス
空き検出回路５１によりレジスタへのアクセスが許可さ
れているときに、ＣＰＵのタスク実行に使用されていな
いレジスタセットから個々のレジスタデータを順に読み
出してＤＳＴＢ５０７に格納する。メモリ書き込み制御
部５４は、メモリバス空き検出回路５２によりメモリ１
へのアクセスが許可されているときに、ＤＳＴＢ５０７
に格納されたデータをメモリ１のコンテキスト退避領域
に順に書き込む。その際、メモリ書き込み制御部５４
は、まず、現在実行中のタスクの１つ前のタスクのコン
テキスト退避領域の先頭アドレスをＤＯＡＢ５０６に設
定し、以降、データを書き込む毎にＤＯＡＢ５０６を更
新する。

【００４４】メモリ読み出し制御部５５は、コンテキス
トの退避完了後、メモリバス空き検出回路５２によりメ
モリ１へのアクセスが許可されているときに、メモリ１
のコンテキスト退避領域からデータを順に読み出してＤ
ＬＤＢ５０８に格納する。その際、メモリ読み出し制御
部５５は、まず、現在実行中のタスクの次のタスクのコ
ンテキスト退避領域の先頭アドレスをＤＯＡＢ５０６に
設定し、以降、データを書き込む毎にＤＯＡＢ５０６を
更新する。

【００４５】レジスタ書き込み制御部５６は、内部バス
空き検出回路５１によりレジスタへのアクセスが許可さ
れているときに、ＤＬＤＢ５０８のデータを、ＣＰＵの
タスク実行に使用されていないレジスタセットの対応す
るレジスタを順に書き込む。図５は、ＣＰＵ４によるタ
スク切り換え処理、及び、転送部５による詳細なコンテ
キスト退避・復帰処理を表すフローチャートである。

【００４６】まず、タスク切り換え処理について説明す
る。ＣＰＵ４は、タスク切り換え要求が発生すると、Ｉ
ＡＢ４０３またはＰＦＣ４０４の内容をタスク復帰時の
戻りＰＣ値として当該タスクのスタック領域に退避する
とともに、ＰＳＷの内容も退避し（ステップ５０１）、
タスク実行で使用していたレジスタセットを他方のレジ
スタセットに切り換え、転送制御部５０１を起動する
（ステップ５０２）。このとき、新たなレジスタセット
には次に実行すべきタスクのコンテキストが復帰されて
いるので、ＣＰＵ４は、次タスクのスタック領域からＰ
ＳＷと戻りＰＣ値とを復帰させることにより次タスクの
実行を開始する（ステップ５０３）。

【００４７】次に、転送部５によるコンテキスト退避・
復帰処理を説明する。なお、フローチャート中”Ｉ”を
記した各ステップは、内部バス空き検出回路５１により
内部バスが空いていると検出されたサイクルにおいて実
行されること示し、”Ｍ”を記した各ステップは、メモ
リバス空き検出回路５２によりメモリバスが空いている
と検出されたサイクルにおいて実行されることを示す。

【００４８】転送部５の起動後、レジスタ読み出し制御
部５３は、ステップ５０２の切り換えによりＣＰＵに使
用されなくなったレジスタセットのＳＰの内容を読み出
し、ＤＯＡＢ５０６に格納する（ステップ５０４）。こ
のときＤＯＡＢ５０６の内容は、スタック領域内に設け
られたコンテキスト退避領域の先頭アドレスを表す。レ
ジスタ読み出し制御部５３およびメモリ書き込み制御部
５４は、レジスタセットの各レジスタの内容をコンテキ
スト退避領域に退避する（ステップ５０５〜５０８）。
さらに、メモリ読み出し制御部５５及びメモリ書き込み
制御部５４は、この時点のＤＯＡＢ５０６の内容をスタ
ックポインタ退避領域に退避する（ステップ５０９〜５
１１）。これにより退避後のコンテキスト退避領域の先
頭アドレスがスタックポインタ退避領域に退避される。
これでコンテキストの退避が完了する。

【００４９】次に、メモリ読み出し制御部５５は、ＴＳ
ＴＰ５０５の内容を現在実行中の次に実行すべきタスク
を指すように更新し（ステップ５１２）、次タスクのコ
ンテキスト退避領域の先頭アドレスをスタックポインタ
退避領域から読み出し、ＤＯＡＢ５０６に格納する（ス
テップ５１３）。このときＤＯＡＢ５０６の内容がｘ’
ＦＦ（１６進数）であれば、テーブルの末尾を表すので
ＴＳＴＰ５０５の内容をＴＳＴＢ５０４に保持された先
頭アドレスに更新してから再度ステップ５１３を行う
（ステップ５１４、５１５）。

【００５０】さらに、メモリ読み出し制御部５５及びレ
ジスタ書き込み制御部５６は、次タスクのコンテキスト
退避領域の各データを、レジスタセットに復帰する（ス
テップ５１６〜５１９）。さらに、レジスタ書き込み制
御部５６は、この時点のＤＯＡＢ５０６の内容をレジス
タセットのＳＰに書き込む（ステップ５２０）。これに
より次タスクのスタック領域の先頭アドレスがＳＰに設
定される。これで次タスクのコンテキストの復帰が完了
する。

【００５１】以上のように構成された本発明の実施例に
おけるマイクロコンピュータについて、タスク切り換え
動作を説明する。今、タスクスケジュールテーブル２
は、図３に示したように４つのタスク１〜４が、１→２
→３→１→４の順に実行することが指定されていて、タ
スク３が実行中であるものとする。この状態でタイマー
割込みが、タスク切り換えを要求するイベントとして発
生した場合、ＣＰＵ４は、割込み処理においてタスク３
の戻りＰＣ及びＰＳＷの退避、レジスタセットの切り換
え、タスク１のＰＳＷ及び戻りＰＣの復帰（図５のステ
ップ５０１〜５０３）をすることにより、タスク３から
タスク１に切り換える。

【００５２】転送部５は、レジスタセットの切り換えと
同時に起動され、ＣＰＵ４のタスク１実行中に内部バス
４１８、メモリバス４１９の空きサイクルを利用して、
図３および図５に示したように、タスク３のコンテキス
トの退避処理と、タスク４のコンテキスト復帰処理とを
行う。以上説明してきたように本発明のマイクロコンピ
ュータによれば、ＣＰＵ４は、戻りＰＣ及びＰＳＷの退
避・復帰と、レジスタセットの切り換えを行うだけでタ
スクを切り換えることができるので、タスク切り換えに
よるＣＰＵのオーバーヘッドが極めて少なく、高速なタ
スク切り換えを実現する。しかも、タスク切り換えに必
要なハードウェア構成は、レジスタセットを１つ分と転
送部を追加するだけなので、より小さいハードウェア規
模で実現できるという利点がある。この点、特に組み込
み用途の１チップマイクロコンピュータに適している。

【００５３】また転送部５は、ＣＰＵ４のタスク実行中
に内部バス及びメモリバスの空きサイクルを利用してコ
ンテキストの退避・復帰を行うので、ＣＰＵのタスク実
行を全く妨げないので、ＣＰＵの処理能力を最大限に活
用することができる。さらに、２つのレジスタセットを
交互にタスクに割当てるので、ＣＰＵが実行するタスク
数に制限がない。このタスク数は、コンテキスト退避領
域を設けることが前提なので、メモリ容量の許す限りタ
スク数を増やすことができる。

【００５４】また、タスクスケジュールテーブル２内に
同一タスクを複数記述するだけで、タスクのＣＰＵ占有
時間の制御を容易にすることができる。例えば、図３の
例ではタスク１は、テーブル内の２箇所に記述されるだ
けで、他のタスク２、３、４の２倍の占有時間（４０
％）を確保している。なお、上記実施例では、タスク切
り換えを要求するイベントを、周期２００ｍＳのタイマ
ー割込とした。イベント周期は、転送部５がＣＰＵ４の
タスク実行の背後でバスの空きサイクルを利用してコン
テキストの転送（退避・復帰）を行っているので、タス
ク実行においてバスの空サイクル数が十分生じるだけの
時間を確保する必要がある。本実施例の構成ではイベン
ト周期として数百μＳ〜数ｍＳ以上が望ましい。

【００５５】また、上記実施例では、イベントをタイマ
ー割込としたが、これ以外にもタスクスイッチ命令、特
定ポート（シリアルポートなど）の割り込み等であって
もよい。上記実施例では、図３に示したようにタスク退
避領域をＳＰ退避領域とコンテキスト退避領域とに分け
て構成したが、１つの領域にまとめてもよい。また、タ
スクスケジュールテーブル２にはタスク毎にＳＰ退避領
域のアドレスを格納するよう構成したが、タスク番号を
格納する構成としてもよい。この場合、タスク番号に対
応するＳＰ退避領域のアドレスを求めるためのテーブル
を設ければよい。

【００５６】図８は、本発明の他の実施例におけるマイ
クロコンピュータの詳細な構成を占めずブロック図であ
る。同図の構成は、図２に対してクロック供給部４２１
の代わりにクロック供給部４２２が設けられている点
と、停止回路５１１が追加されている点のみが異なる。
これらの点以外は先の実施例と同じなので異なる点のみ
を説明ずる。

【００５７】クロック供給部４２２は、ＣＰＵ４および
転送部５に動作クロックを供給する点は同じであるが、
ＣＰＵ４に対しては停止部５１１の指示に従って動作ク
ロックの供給を停止する点が異なる。停止部５１１は、
転送部５の転送動作中に、タスク切り換えを要求するイ
ベントが発生した場合に、転送動作が終了するまでの間
クロック供給部４２２によるＣＰＵ４へのクロック供給
を停止する。具体的には、転送部５が転送動作中である
ことを示す転送中フラグを内部に有し、退避開始時点で
セットし、復帰終了時点でリセットする。また、停止部
５１１は、前記イベントを表すタイマー割り込み信号が
アクティブで、かつ、フラグがセットされていれば、ク
ロック供給部４２２にＣＰＵ４への動作クロック供給を
停止するよう指示する。その後フラグがリセットされた
時点で、前記停止指示を解除する。

【００５８】以上のように構成された本実施例のマイク
ロコンピュータの動作を以下説明する。転送部５により
退避・復帰動作は先の実施例と全く同じである。この退
避・復帰動作中に、タスク切り換えを要求するタイマー
割込みが発生したものとする。この場合、停止部５１１
の指示によってクロック供給部４２２がＣＰＵ４への動
作クロックの供給を停止する。これによりＣＰＵ４は、
その動作を停止する。転送部５への動作クロックは供給
されているので、復帰動作の完了後には、前記フラグが
リセットされる。これにより停止部５１１は、前記停止
指示を解除するので、ＣＰＵ４によるタスク切り換えお
よびタスク実行の動作が再開される。

【００５９】以上のように本実施例では、転送部５によ
る転送動作が終了しないうちに、タスク切り換えを要求
するイベントが発生した場合には、ＣＰＵ４の動作を止
めて転送を完了させてからＣＰＵ４の動作を再開させ
る。これにより、転送部５の転送時間がイベント発生間
隔よりも短い場合に、適切にタスク切り換えを実行する
ことができる。例えば、イベントが周期的な割込みでは
なく不定期に発生する割込みである場合や、内部バス４
１８、メモリバス４１９の空きサイクルがほとんど発生
しないようなタスク（メモリデータの転送が大部分であ
るようなタスク）が存在する場合に、動作が停止する分
だけＣＰＵ４の処理能力が低くなるが、適切にタスク切
り換えを実行することができる。

【００６０】

【発明の効果】以上説明したように、請求項１の発明に
よれば、レジスタセットを１つ分と、転送手段をハード
ウェアとして追加するだけで、高速なタスク切り換えを
実現することができるという効果がある。特に組み込み
用途のマイクロコンピュータにおいては、ハードウェア
規模の制約があっても、タスクの高速切り換えを実現で
きるので、組み込み先の装置におけるリアルタイム制御
を可能にする。

【００６１】請求項２の発明によれば、請求項１の効果
に加えて、タスク実行を全く妨げることなく、退避と復
帰を実現できるという効果がある。請求項３の発明によ
れば、レジスタセットを１つ分と、転送手段をハードウ
ェアとして追加するだけで、高速なタスク切り換えを実
現することができるという効果がある。特に組み込み用
途のマイクロコンピュータにおいては、ハードウェア規
模の制約があっても、タスクの高速切り換えを実現でき
るので、組み込み先の装置におけるリアルタイム制御を
可能にする。

【００６２】請求項４の発明によれば、請求項３の効果
に加えて、タスクの実行順序として１つのタスクを複数
指定するだけで、中央演算処理手段におけるタスクの占
有率を簡単に制御できるという効果がある。請求項５の
発明によれば、請求項３又は４の効果に加えて、タスク
実行を全く妨げることなく、退避と復帰を実現できると
いう効果がある。

【００６３】請求項６の発明によれば、請求項３、４又
は５の効果に加えて、退避・復帰に要するよりも短い周
期でタスク切り換えの要求が発生しても適切にタスクを
切り換えることができるので、タスク切り換え周期を幅
広く設定することができる。

【図面の簡単な説明】

【図１】本発明の実施例におけるマイクロコンピュータ
の主要な概略構成を示すブロック図である。

【図２】同実施例におけるマイクロコンピュータのより
詳細な構成を示すブロック図である。

【図３】同実施例におけるタスクスケジュールテーブ
ル、タスク用退避領域のメモリマップの一例を示す。

【図４】同実施例における転送制御部５０１の機能的な
構成を示すブロック図である。

【図５】同実施例におけるＣＰＵ４によるタスク切り換
え処理、及び、転送部５による詳細なコンテキスト退避
・復帰処理を表すフローチャートである。

【図６】第１の従来技術におけるマルチタスク機能を有
するコンピュータの説明図である。

【図７】第２の従来技術におけるマルチタスク機能を有
するコンピュータの説明図である。

【図８】本発明の他の実施例におけるマイクロコンピュ
ータの詳細は構成を示すブロック図である。

【符号の説明】

１ メモリ ２ タスクスケジュールテーブル ３ レジスタファイル ４ ＣＰＵ ５ 転送部 ５１ 内部バス空き検出回路 ５２ メモリバス空き検出回路 ５３ レジスタ読み出し制御部 ５４ メモリ書き込み制御部 ５５ メモリ読み出し制御部 ５６ レジスタ書き込み制御部 ４２２ クロック供給部 ５０１ 転送制御部 ５０２ ＰＬＡ ５０３ マイクロ命令レジスタ ５０４ ＴＳＴＢ ５０４ ステップ ５０５ ＴＳＴＰ ５０６ ＤＯＡＢ ５０７ ＤＳＴＢ ５０８ ＤＬＤＢ ５０９ 加算器 ５１０ 定数発生器 ５１１ 停止部

フロントページの続き (72)発明者 松本 政彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のタスクを順に切り換えながら実行
   するマイクロコンピュータであって、 同一のレジスタ構成をもち、タスク実行に一方が使用さ
   れる２つのレジスタセットと、 タスク切り換えと同時に、タスク実行に使用されるレジ
   スタセットを他方に切り換える切り換え手段と、 レジスタセットに接続された内部バス、およびメモリに
   接続されたメモリバスそれぞれの空サイクルを検出する
   検出手段と、 タスク切り換え毎に、検出されたバスの空サイクルを利
   用して、タスク実行に使用されていないレジスタセット
   のデータをメモリに退避し、次の切り換え後に実行すべ
   きタスク用のデータをメモリから当該レジスタセットに
   復帰する転送手段とを備えることを特徴とするマイクロ
   コンピュータ。
2. 【請求項２】 前記転送手段は、 内部バスの空サイクルにおいて、タスク実行に使用され
   ていないレジスタセットのレジスタデータを読み出すレ
   ジスタ読み出し手段と、 メモリバスの空サイクルにおいて、レジスタ読み出し手
   段により読み出されたデータをメモリに書き込むメモリ
   書き込み手段と、 メモリ書き込み手段による書き込み完了後、メモリバス
   の空サイクルにおいて、次のタスク用のデータをメモリ
   から読み出すメモリ読み出し手段と、 内部バスの空サイクルにおいて、メモリ読み出し手段に
   より読み出されたデータを、タスク実行に使用されてい
   ないレジスタセットに書き込むレジスタ書き込み手段と
   を有することを特徴とする請求項１記載のマイクロコン
   ピュータ。
3. 【請求項３】 複数のタスクを順に切り換えながら実行
   するマイクロコンピュータであって、 複数のタスクプログラムを記憶し、各タスクに対応する
   データ退避領域を有するメモリと、 複数のタスクの実行順序を記憶するテーブル手段と、 同一のレジスタ構成をもつ２つのレジスタセットと、 テーブル手段の実行順序に従ってタスクを切り換え、レ
   ジスタセットの一方を使用してタスクを実行する中央演
   算処理手段と、 タスク切り換え毎に、中央演算処理手段のタスク実行に
   使用されるレジスタセットを交互に切り換える切り換え
   手段と、 レジスタセットに接続された内部バス、およびメモリに
   接続されたメモリバスそれぞれの空サイクルを検出する
   検出手段と、 タスク切り換え毎に、検出されたバスの空サイクルを利
   用して、タスク実行に使用されていないレジスタセット
   のデータを、切り換え前のタスクに対応するデータ退避
   領域に退避する退避手段と、 退避手段による退避後、検出されたバスの空サイクルを
   利用して、中央演算処理手段による実行中タスクの次の
   タスクに対応するデータ退避領域のデータを、 タスク実行に使用されていないレジスタセットに復帰さ
   せる復帰手段とを備えることを特徴とするマイクロコン
   ピュータ。
4. 【請求項４】前記メモリは、各タスク毎のスタック領域
   内に前記データ退避領域を有し、 前記テーブル手段は、タスクの実行順序と、各タスクに
   対応するスタックポインタの内容とを記憶することを特
   徴とする請求項３記載のマイクロコンピュータ。
5. 【請求項５】 前記退避手段は、 内部バスの空サイクルにおいて、タスク実行に使用され
   ていないレジスタセットのレジスタデータを順に読み出
   すレジスタ読み出し手段と、 メモリバスの空サイクルにおいて、レジスタ読み出し手
   段により読み出されたデータを順に、切り換え前のタス
   クに対応するデータ退避領域に書き込むメモリ書き込み
   手段とを有し、 前記復帰手段は、 メモリ書き込み手段による書き込み完了後、メモリバス
   の空サイクルにおいて、中央演算処理手段による実行中
   タスクの次のタスクに対応するデータ退避領域のデータ
   を順にメモリから読み出すメモリ読み出し手段と、 内部バスの空サイクルにおいて、メモリ読み出し手段に
   より読み出されたデータを、タスク実行に使用されてい
   ないレジスタセットに書き込むレジスタ書き込み手段と
   を有することを特徴とする請求項３又は４記載のマイク
   ロコンピュータ。
6. 【請求項６】 前記マイクロコンピュータは、さらに、 中央演算処理手段に動作クロックを供給するクロック供
   給手段と、 復帰手段による復帰動作中に、中央演算処理手段により
   タスク切り換えが発生した場合に、当該復帰動作が完了
   するまでの間クロック供給手段の動作クロックの供給を
   停止する停止手段とを備えることを特徴とする請求項
   ３、４又は５記載のマイクロコンピュータ。