JPH09171377A - ビデオ表示用メモリ - Google Patents

Abstract

(57)【要約】 【課題】 カラー展開された画像データを高速に書き込
むことのできるビデオ表示用メモリを提供する。 【解決手段】 ＦＧＣレジスタ１４には前景色の色コー
ドをＢＧＣレジスタ１５には背景色の色コードを予め記
憶しておく。選択回路１６には各画素を２値で表わした
８ビットのライトデータ１７が選択信号として入力され
る。選択回路１６はライトデータの各ビットごとにＦＧ
Ｃレジスタ１４、ＢＧＣレジスタ１５のいずれかを選択
し８バイト分の色コードを出力する。これらは指定され
たアドレスを先頭に連続した８バイトの領域に同時に書
き込まれる。内部で色コードに展開しかつ展開後の複数
の色コードを同時に書き込むことで高速なカラーの描画
が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスプレイなど
の表示装置の画像表示用に画像データを記憶するための
ビデオ表示用メモリに係わり、特に各画素の色を複数ビ
ットの色コードで表したカラーの画像データを記憶する
ためのビデオ表示用メモリに関する。

【０００２】

【従来の技術】ディスプレイなどの表示装置に画像を表
示するときは、表示する画像に対応する画像データをビ
デオ表示用メモリ（以下、ＶＲＡＭと表わす。）に書き
込み、このメモリに記憶されている画像データを所定の
周期で繰り返し読み出してディスプレイに送るようにな
っている。これにより画像データを一旦ＶＲＡＭに書き
込むだけで、その後は連続して表示を行うことができ
る。また、表示内容を部分的に変更するときはその部分
だけＶＲＡＭの画像データを書き換えれば良い。

【０００３】カラーの画像を表示する場合には、１画素
について複数ビットで構成された色コードを割り当て、
画素ごとに表示する色を指定するようになっている。た
とえば、“１”および“０”の２値データでその文字パ
ターンの表わされた文字をカラーで表示するとき、
“１”は前背色に対応する色コードに、“０”は背景色
に対応する色コードにそれぞれ変換される。ＶＲＡＭは
１画素についてこれら複数ビットで表された色コードを
記憶する。この際、通常はまず描画対象領域を背景色で
塗りつぶしてから、次に文字パターンの“１”に対応す
る部分を前景色で描画される。

【０００４】このように各画素を複数ビットの色コード
で表わすとそのデータ量が多くなるので、画像データを
ＶＲＡＭに書き込むための処理の負担が大きくなり、Ｃ
ＰＵ（中央処理装置）など画像データを生成する処理装
置の利用効率が低下してしまう。そこで、カラーの画像
を描画する際のＣＰＵの負担を軽減するための各種技術
が提案されている。

【０００５】特開昭６１ー２８３９７０号公報には、各
画素の２値データを背景色および前景色に対応する色コ
ードに変換する変換回路をＣＰＵとＶＲＡＭの間に設け
た画像データ処理装置が開示されている。この装置で
は、前景色の色コードを記憶する前景色レジスタと背景
色の色コードを記憶する背景色レジスタを変換回路に設
け、これらに予め描画すべき色の色コードを登録してお
く。ＣＰＵは変換回路に描画する２値のパターンデータ
と、そのビット数と、展開した後の色コードを書き込む
ＶＲＡＭ上のアドレスとを変換回路に設定する。

【０００６】変換回路は、パターンデータの先頭ビット
からその値が“１”のときは前景色レジスタの保持して
いる色コードに、パターンデータの値が“０”のときは
背景色レジスタの保持している色コードに各ビットを順
次変換する。そして、変換後の色コードを順次ＶＲＡＭ
に書き込む。このように、変換回路を設けることによ
り、ＣＰＵによって各画素を色コードに展開する必要が
なくなり、その負担を軽減することができる。

【０００７】

【発明が解決しようとする課題】変換回路を用いて色コ
ードに展開することによって、ＣＰＵの負担を軽減する
ことができるが、変換回路からＶＲＡＭへは各画素ごと
に複数ビットで構成される色コードを書き込むまなけれ
ばならない。したがって、ＶＲＡＭに入力すべきデータ
量は変換回路を設けても減少されていない。このため、
変換回路からＶＲＡＭに色コードを転送するための時間
が長くかかり、描画を高速に行うことができないという
問題がある。

【０００８】たとえば、ＶＲＡＭ上で表現される色が２
５６色のときは、色コードとして各画素ごとに８ビット
（１バイト）が必要になる。この場合１バイトの２値の
パターンデータを変換回路で色コードに展開すると、生
成された８バイトのデータをＶＲＡＭに書き込まなけれ
ばならず、変換回路からＶＲＡＭへの色コードの転送に
長い時間を要してしまう。

【０００９】そこで本発明の目的は、カラー展開された
画像データを高速に書き込むことのできるビデオ表示用
メモリを提供することにある。

【００１０】

【課題を解決するための手段】請求項１記載の発明で
は、色の種別を表わした所定の複数ビットからなる色コ
ードを記憶した第１および第２の色コード保持手段と、
この色コードと等しいビット数の画像データをそれぞれ
記憶することのできる複数のメモリセルと、各画素を２
値の情報で表わした複数画素分のパターンデータが入力
されたとき第１の色コード保持手段に記憶されている色
コードと第２の色コード保持手段に保持されている色コ
ードのいずれかを入力されたパターンデータの各画素の
値の応じてそれぞれ選択し複数画素分の色コードを出力
する色コード選択手段と、パターンデータと並行して複
数のメモリセルのうちの任意の１つを指定するためのア
ドレス情報が入力されたとき指定されたメモリセルを先
頭にパターンデータの画素数と等しい数の連続するメモ
リセルを選択するメモリセル選択手段と、このメモリセ
ル選択手段によって選択されたメモリセルに色コード選
択手段の出力する複数画素分の色コードを同時に書き込
む並列書き込み手段とをビデオ表示用メモリに具備させ
ている。

【００１１】すなわち請求項１記載の発明では、ビデオ
表示用メモリの内部に前景色および背景色の色コードを
保持するための保持手段を設けている。複数画素分の２
値のパターンデータが入力されたときその各画素をその
値に応じて前景色の色コードと背景色の色コードに展開
する。これら複数画素分の色コードは、指定されたアド
レスからパターンデータの画素数と等しい数だけ連続す
るメモリセルに同時に書き込まれる。このように、ＶＲ
ＡＭの内部で色コードに展開しているので、ＶＲＡＭに
転送すべき画像データは２値情報のままで良く、ＶＲＡ
Ｍに転送すべきデータ量を減らすことができる。

【００１２】請求項２記載の発明では、色の種別を表わ
す所定の複数ビットからなる色コードを記憶した第１お
よび第２の色コード保持手段と、この色コードと等しい
ビット数の画像データをそれぞれ記憶することのできる
複数のメモリセルと、これらメモリセルに画像データを
書き込む際の書き込みモードとして第１の書き込みモー
ドが指定されている状態で各画素を２値の情報で表わし
た複数画素分のパターンデータが入力されたとき第１の
色コード保持手段に記憶されている色コードと第２の色
コード保持手段に保持されている色コードのいずれかを
入力されたパターンデータの各画素の値に応じてそれぞ
れ選択し複数画素分の色コードを出力する色コード選択
手段と、第１の書き込みモードが指定されている状態で
パターンデータと並行して複数のメモリセルのうちの任
意の１つを指定するためのアドレス情報が入力されたと
き指定されたメモリセルを先頭にパターンデータの画素
数と等しい数の連続するメモリセルを選択するメモリセ
ル選択手段と、第１の書き込みモードが指定されている
状態でパターンデータおよびアドレス情報が入力された
ときこのメモリセル選択手段によって選択されたメモリ
セルに色コード選択手段の出力する複数画素分の色コー
ドを同時に書き込む並列書き込み手段と、第１の書き込
みモードと異なる他の書き込みモードとしての第２の書
き込みモードが指定されている状態でパターンデータお
よびアドレス情報が入力されたときアドレス情報の示す
１つのメモリセルにパターンデータを書き込む書き込み
手段とをビデオ表示用メモリに具備させている。

【００１３】すなわち請求項２記載の発明では、第１の
書き込みモードが指定されている状態では、入力された
パターンデータの各ビットを色コードに展開し、指定さ
れたアドレスを先頭に連続したメモリセルに展開後の色
コードを書き込む。また第２の書き込みモードが指定さ
れている状態では、入力されたパターンデータをそのま
ま指定されたアドレスに書き込んでいる。このようにモ
ードを指定することによって異なる形式で書き込みを行
うことができるので、カラー画像の表示以外の用途にビ
デオ表示用メモリを容易に利用することができる。

【００１４】請求項３記載の発明では、色の種別を表わ
す所定の複数ビットからなる色コードを記憶した３以上
の所定数設けられた色コード保持手段と、これら色コー
ド保持手段のうちの任意の２つを選択する選択手段と、
色コードと等しいビット数の画像データをそれぞれ記憶
することのできる複数のメモリセルと、各画素を２値の
情報で表わした複数画素分のパターンデータが入力され
たとき選択手段によって選択された２つの色コード保持
手段に保持されている色コードのいずれかを入力された
パターンデータの各画素の値に応じてそれぞれ選択し複
数画素分の色コードを出力する色コード選択手段と、パ
ターンデータと並行して複数のメモリセルのうちの任意
の１つを指定するためのアドレス情報が入力されたとき
指定されたメモリセルを先頭にパターンデータの画素数
と等しい数の連続するメモリセルを選択するメモリセル
選択手段と、このメモリセル選択手段によって選択され
たメモリセルに色コード選択手段の出力する複数画素分
の色コードを同時に書き込む並列書き込み手段とをビデ
オ表示用メモリに具備させている。

【００１５】すなわち請求項３記載の発明では、色コー
ドを保持するための手段を３以上設け、そのうちの２つ
を選択してパターンデータの色コードへの展開に用いて
いる。選択される２つの色コード保持手段を変更するこ
とでパターンデータの展開される色コードを変更できる
ので、色の切換処理を高速に行うことができる。

【００１６】請求項４記載の発明では、色コード保持手
段として複数のメモリセルのうちの予め定められたもの
を用いている。

【００１７】すなわち請求項４記載の発明では、複数の
メモリセルのうち予め定められたものに色コードを予め
保持させている。そしてパターンデータの値に応じてこ
れらメモリセルに予め保持されている色コードを選択
し、アドレス情報で指定されたメモリセルに展開後の色
コードが書き込まれる。このように色コードを保持する
手段としてメモリセルを利用することで、色コードを予
め多数記憶させることを容易に行うことができる。

【００１８】請求項５記載の発明では、複数のメモリセ
ルはアレイ状に配置されたメモリセルアレイであり、メ
モリセル選択手段はアドレス情報が入力されたときこの
メモリセルアレイのうちアドレス情報で指定されたメモ
リセルの存在する行を選択する行選択手段と、アドレス
情報が入力されたときこれによって指定されるメモリセ
ルの存在する列を先頭にパターンデータの画素数と等し
い連続する列を選択する列選択手段とを有し、並列書き
込み手段はメモリセルアレイのうちの任意の一行分のメ
モリセルの記憶内容を一時的に保持するための行バッフ
ァと、行選択手段によって選択された行の１行分のメモ
リセルの記憶内容を行バッファに読み出す読出手段と、
この読出手段によって１行分のメモリセルの記憶内容が
格納された行バッファのうち列選択手段によって選択さ
れた列に対応する部分を色コード選択手段の出力する色
コードに書き換える書換え手段と、この書換え手段によ
って書き換えられた後の行バッファの内容をメモリセル
アレイの対応する行に書き込む行書き込み手段とを具備
している。

【００１９】すなわち請求項５記載の発明では、メモリ
セルアレイからアドレス情報で指定された１行分の記憶
内容を行バッファに読み出し、そのうちアドレス情報に
よって指定された列から複数画素分だけ展開した後の色
コードに書き換えている。そして書き換え後の行バッフ
ァの内容をメモリセルアレイの対応する行に書き込んで
いる。これによりパターンデータに対応する複数画素分
の色コードを同時に書き込むことを容易に行うことがで
きる。

【００２０】

【発明の実施の形態】

【００２１】

【実施例】図１は、本発明の一実施例におけるビデオ表
示用メモリの構成の概要を表わしたものである。ビデオ
表示用メモリ（以下、ＶＲＡＭともいう。）１０は、画
像データを記憶するためのメモリセルアレイ１１と、メ
モリセルアレイ１１のうち画像データを読み書きすべき
セルを指定するためのカラムアドレスとロウアドレスを
デコードするカラムアドレスデコーダ１２およびロウア
ドレスデコーダ１３を備えている。さらに、前景色の色
コードを記憶するためのレジスタであるＦＧＣレジスタ
１４および背景色の色コードを記憶するためのレジスタ
であるＢＧＣレジスタ１５を有している。

【００２２】色コードのビット数は８ビットで構成され
２５６色のうちのいずれかを表すことができる。選択回
路１６は、メモリセルアレイ１１に書き込むデータとし
てライトデータ１７、ＦＧＣレジスタ１４またはＢＧＣ
レジスタ１５のいずれかを選択する回路である。ライト
データ１７は８ビットのビット幅になっている。タイミ
ング制御回路１８は、メモリセルアレイ１１への読み書
きのタイミングを制御するための回路である。

【００２３】図示しないＣＰＵから入力されたアドレス
情報１９はロウアドレスデコーダ１３およびカラムアド
レスデコーダ１２でそれぞれデコードされる。ロウアド
レスデコーダ１３はロウアドレスをデコードしてメモリ
セルアレイ１１のいずれか１つの行を指定する。またカ
ラムアドレスデコーダ１２は、カラムアドレスをデコー
ドしてメモリセルアレイ１１のいずれか１つの列を指定
する。入力されたライトデータ１７は、アドレス情報１
９によって指定された行および列方向の共に一致する１
つのメモリセルにタイミング制御回路１８の示すタイミ
ングに従って書き込まれる。

【００２４】ビデオ表示用メモリ１０は、ライトデータ
１７をそのままメモリセルアレイ１１に書き込むスルー
モードと、ライトデータ１７を色コードに置き換えて書
き込む変換モードを備えている。変換モードでは、８ビ
ットのライトデータ１７の各ビットをそれぞれＦＧＣレ
ジスタ１４あるいはＢＧＣレジスタ１５の保持している
色コードに置き換えられる。そしてこれら８バイト分の
色コードはアドレス情報１９で指定されたメモリセルか
ら連続する８つのメモリセルに書き込まれるようになっ
ている。

【００２５】図２は、１バイトのライトデータが８バイ
トの色コードに変換されてメモリセルアレイに書き込ま
れる様子の一例を表わしたものである。選択回路２１〜
２８は、ライトデータ２９の各ビットごとに設けられて
おり、各選択回路には、スルーモードと変換モードとを
切り替えるためのモード選択信号３１が入力されてい
る。また各選択回路には、ＦＧＣレジスタ３２からの８
ビットの色コードとＢＧＣレジスタ３３からの８ビット
の色コードとライトデータ２９のうちの対応する１つの
ビットのデータが入力されている。ライトデータ２９の
各ビットは２つに分岐されて各選択回路２１〜２８に入
力されている。このうちの一方は、スルーモードのとき
に書き込まれるデータとして、他方は、変換モードのと
きにＦＧＣレジスタ３２を選択するかＢＧＣレジスタ３
３を選択するかの選択信号３４として用いられる。

【００２６】アドレス情報によって指定されたメモリセ
ルが第１のメモリセル４１であるとすると、スルーモー
ドのときはライトデータ２９の８ビットがそのまま第１
のメモリセル４１に書き込まれる。変換モードのとき
は、選択回路２１〜２８は、入力されているライトデー
タ２９のうちの１つのビットの値が“１”のときはＦＧ
Ｃレジスタ３２を選択し、“０”ときはＢＧＣレジスタ
３３を選択してそれぞれ１バイトのデータ４２を出力す
る。したがって、１バイト分のライトデータ２９を与え
ることによって、８バイト分の色コードが生成される。

【００２７】これら８つの選択回路２１〜２８から出力
される合計８バイトの色コードは、アドレス情報で指定
された第１のメモリセル４１から連続する８つのメモリ
セル４１、４３〜４９に同時にかき込まれる。図２に示
した例では、ライトデータの値が“１”のビットに対応
する選択回路２４、２５、２７、２８からはＦＧＣレジ
スタ３２に記憶されている“０１１００１１０”の色コ
ードが出力され、対応するアドレスのメモリセルに書き
込まれている。またライトデータの値が“０”のビット
に対応する選択回路２１〜２３、２６からはＢＧＣレジ
スタ３３に記憶されている“１０１１１００１”の色コ
ードが出力され、対応するアドレスのメモリセルに書き
込まれている。

【００２８】図３は、図１に示したビデオ表示用メモリ
の回路を詳細に表したものである。このＶＲＡＭは図示
しないＣＰＵからのアドレス信号５１を入力するための
カラムアドレスバッファ５２とロウアドレスバッファ５
３を備えている。ＣＰＵからのライトデータ５４は、デ
ータ入力バッファを５５介して入力される。またビデオ
表示用メモリから図示しないＣＰＵへはデータ出力バッ
ファ５６を介して読みだされたデータが出力される。こ
のＶＲＡＭは内部にリフレッシュコントローラ５７およ
びリフレッシュカウンタ５８を備えており、リフレッシ
ュアドレス５９を順次生成してメモリセルを周期的にア
クセスすることで記憶内容が失われないようになってい
る。またこのＶＲＡＭは第１および第２のクロックジェ
ネレータ６１、６２を備えており、これらの出力するク
ロック信号に従って書き込みや読み出しの動作のタイミ
ングが制御される。

【００２９】メモリセルアレイ６３は、１０２４行×５
１２列のアレイ状に配置されたメモリセルを８面備えて
いる。ロウアドレスデコーダ６４は、ロウアドレスバッ
ファ５３からのアドレス情報をデコードして、１０２４
行のうちのいずれか１つを選択する。またカラムアドレ
スデコーダ６５はカラムアドレスバッファ５２からのア
ドレス情報をデコードして、５１２列のうちのいずれか
１つを選択する。このように１０２４行×５１２列の中
の１つのメモリセルがカラムアドレスおよびロウアドレ
スによって指定されるアレイ状のメモリセルが８面存在
することにより１バイトのデータが１度にアクセスされ
る。

【００３０】ＶＲＡＭは、一行分のメモリセルを連続し
てアクセスする、いわゆるページモードアクセスが可能
になっており、ロウアドレスデコーダ６４によって指定
された１行分（５１２×８ビット）をセンスアンプ６６
に一度に取り込めるようになっている。選択回路６７は
３入力１出力の選択回路素子が５１２個で構成されてい
る。すなわち、センスアンプ６６に取り込むことのでき
る１行分に対応する数だけの選択回路が設けられてい
る。

【００３１】ここでは、色コードは８ビットで構成され
ており前景色を記憶するためのＦＧＣレジスタ６８およ
び背景色を記憶するためのＢＧＣレジスタ６９はそれぞ
れ１つの色コードを記憶できるようになっている。各選
択回路素子には、ＦＧＣレジスタ６８の出力とＢＧＣレ
ジスタ６９の出力およびデータ入力バッファ５５を介し
て入力されたライトデータ５４がそれぞれ図２に示した
ように入力されている。サブストレートバイアスジェネ
レータ７１は、メモリセルアレイ６３を駆動するための
バイアス電圧を与える回路である。

【００３２】まずスルーモードにおける書き込み動作に
ついて説明する。

【００３３】スルーモードでは、各選択回路素子６６
は、３入力のうちデータ入力バッファ５５からの１バイ
トのデータを選択する。そしてカラムアドレスおよびロ
ウアドレスによって指定されたメモリセルにその１バイ
トのデータが書き込まれる。これにより、色コードとし
て展開せずに各種のデータをビデオ表示用メモリに書き
込むことができる。

【００３４】次に変換モードにおける書き込み動作につ
いて説明する。

【００３５】変換モードによる書き込みを行う前準備と
して、前景色に対応する色コードをＦＧＣレジスタ６８
に書き込む。また背景色に対応する色コードをＢＧＣレ
ジスタ６９に書き込む。その後、画像データの書き込み
を行う図示しない外部のＣＰＵは、色コードに展開した
画像データを格納するアドレスを指定し、８ビット分の
２値の画像データをライトデータ５４としてＶＲＡＭに
書き込む。指定されたアドレスを先頭に連続した８つの
選択回路には、最上位ビットから順に１ビットずつライ
トデータ５４の各ビットが選択信号として入力される。

【００３６】選択信号として“１”の入力された選択回
路は、ＦＧＣレジスタ６８に記憶されている８ビットの
色コードを選択して出力する。“０”の入力された選択
回路は、ＢＧＣレジスタ６９に記憶されている８ビット
の色コードを選択して出力する。指定されたアドレスか
ら連続するこれら８つの選択回路の出力する８バイト分
の色コードのデータは、１行分のデータ（５１２×８ビ
ット）を保持することのできるセンスアンプ６６の対応
する箇所に入力される。

【００３７】センスアンプ６６は、ロウおよびカラムア
ドレスで指定されたアドレスから連続した８バイトのデ
ータを有効としてメモリセルアレイとのデータのやり取
りを行い、８バイト分同時にメモリセルアレイに書き込
まれる。このように、ＶＲＡＭの内部で、１バイトのラ
イトデータ５４を８バイト分の色コードに展開し、これ
らをセンスアンプ６６を通じて一度にメモリセルアレイ
６３に書き込んでいる。これにより、ＣＰＵとビデオ表
示用メモリとの間のデータの転送量を削減することがで
き、書き込みに要する時間を短縮することができる。さ
らに、センスアンプ６６から１度に８バイト分のデータ
を書き込んでいるので、メモリセルへの８バイト分の色
コードの書き込みを高速に行うことができる。

【００３８】以上説明した実施例では、ＦＧＣレジスタ
およびＢＧＣレジスタにそれぞれ１つの色コードを記憶
するようにしたが、メモリセルアレイの一部の領域をこ
れらの代わりに用いることもできる。この場合には、予
め必要とされる複数の前景色と背景色の色コードのデー
タをメモリセルアレイに格納しておき、必要に応じて前
景色および背景色を切り換えることができる。このよう
にすれば、前景色や背景色の変更を高速に行うことがで
きる。また、ＦＧＣレジスタおよびＢＧＣレジスタをそ
れぞれ複数用意してもこれと同様のことを行うことがで
きる。さらに実施例では、８ビットを単位に説明した
が、色コードのビット数はこれに限られない。

【００３９】

【発明の効果】このように請求項１記載の発明によれ
ば、２値のパターンデータをビデオ表示用メモリの内部
で色コードに展開しているので、ビデオ表示用メモリに
転送する画像データのデータ量を減らすことができる。
また、内部で展開した後の複数画素分の色コードを同時
にメモリセルに書き込んでいるので、展開後の色コード
の格納を高速に行うことができる。これらによりカラー
の画像データの描画を高速に処理することができる。

【００４０】また請求項２記載の発明によれば、２値の
データをそのまま書き込むモードと２値のデータを色コ
ードに展開して書き込むモードを備えているので、カラ
ーの画像データの描画とこれ以外の用途の双方にビデオ
表示用メモリを利用することができる。

【００４１】さらに請求項３記載の発明によれば、選択
される２つの色コード保持手段を変更することでパター
ンデータの展開される色コードを変更することができる
ので、色の切り換えを高速に行うことができる。

【００４２】また請求項４記載の発明によれば、色コー
ドを保持する色コード保持手段としてメモリセルを利用
しているので、色コードを予め多数記憶させることを容
易に行うことができる。

【００４３】さらに請求項５記載の発明によれば、メモ
リセルアレイからアドレス情報で指定された１行分の記
憶内容を行バッファに読み出し、そのうちアドレス情報
によって指定された列から複数画素分だけ展開した後の
色コードに書き換えている。そして書き換え後の行バッ
ファの内容をメモリセルアレイの対応する行に書き込ん
でいる。これによりパターンデータに対応する複数画素
分の色コードを同時に書き込むことを容易に行うことが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるビデオ表示用メモリ
の概略構成を表わしブロック図である。

【図２】１バイトのライトデータが８バイトの色コード
に変換されてメモリセルアレイに書き込まれる様子の一
例を表わした説明図である。

【図３】図１に示したビデオ表示用メモリの構成をより
詳細に表わしたブロック図である。

【符号の説明】

１１、６３ メモリセルアレイ １２、６４ ロウアドレスデコーダ １３、６５ カラムアドレスデコーダ １４、３２、６８ ＦＧＣレジスタ １５、３３、６９ ＢＧＣレジスタ １６、２１〜２８、６７ 選択回路 １７、２９、５４ ライトデータ １８ タイミング制御回路 １９、５１ アドレス情報 ６６ センスアンプＩ／Ｏゲート

Claims (5)

【特許請求の範囲】
1. 【請求項１】 色の種別を表わした所定の複数ビットか
   らなる色コードを記憶した第１および第２の色コード保
   持手段と、 この色コードと等しいビット数の画像データをそれぞれ
   記憶することのできる複数のメモリセルと、 各画素を２値の情報で表わした複数画素分のパターンデ
   ータが入力されたとき前記第１の色コード保持手段に記
   憶されている色コードと前記第２の色コード保持手段に
   保持されている色コードのいずれかを入力されたパター
   ンデータの各画素の値の応じてそれぞれ選択し前記複数
   画素分の色コードを出力する色コード選択手段と、 前記パターンデータと並行して前記複数のメモリセルの
   うちの任意の１つを指定するためのアドレス情報が入力
   されたとき指定されたメモリセルを先頭に前記パターン
   データの画素数と等しい数の連続するメモリセルを選択
   するメモリセル選択手段と、 このメモリセル選択手段によって選択されたメモリセル
   に前記色コード選択手段の出力する前記複数画素分の色
   コードを同時に書き込む並列書き込み手段とを具備する
   ことを特徴とするビデオ表示用メモリ。
2. 【請求項２】 色の種別を表わす所定の複数ビットから
   なる色コードを記憶した第１および第２の色コード保持
   手段と、 この色コードと等しいビット数の画像データをそれぞれ
   記憶することのできる複数のメモリセルと、 これらメモリセルに画像データを書き込む際の書き込み
   モードとして第１の書き込みモードが指定されている状
   態で各画素を２値の情報で表わした複数画素分のパター
   ンデータが入力されたとき前記第１の色コード保持手段
   に記憶されている色コードと前記第２の色コード保持手
   段に保持されている色コードのいずれかを入力されたパ
   ターンデータの各画素の値に応じてそれぞれ選択し前記
   複数画素分の色コードを出力する色コード選択手段と、 前記第１の書き込みモードが指定されている状態で前記
   パターンデータと並行して前記複数のメモリセルのうち
   の任意の１つを指定するためのアドレス情報が入力され
   たとき指定されたメモリセルを先頭に前記パターンデー
   タの画素数と等しい数の連続するメモリセルを選択する
   メモリセル選択手段と、 前記第１の書き込みモードが指定されている状態で前記
   パターンデータおよびアドレス情報が入力されたときこ
   のメモリセル選択手段によって選択されたメモリセルに
   前記色コード選択手段の出力する前記複数画素分の色コ
   ードを同時に書き込む並列書き込み手段と、 前記第１の書き込みモードと異なる他の書き込みモード
   としての第２の書き込みモードが指定されている状態で
   前記パターンデータおよび前記アドレス情報が入力され
   たときアドレス情報の示す１つのメモリセルにパターン
   データを書き込む書き込み手段とを具備することを特徴
   とするビデオ表示用メモリ。
3. 【請求項３】 色の種別を表わす所定の複数ビットから
   なる色コードを記憶した３以上の所定数設けられた色コ
   ード保持手段と、 これら色コード保持手段のうちの任意の２つを選択する
   選択手段と、 前記色コードと等しいビット数の画像データをそれぞれ
   記憶することのできる複数のメモリセルと、 各画素を２値の情報で表わした複数画素分のパターンデ
   ータが入力されたとき前記選択手段によって選択された
   ２つの色コード保持手段に保持されている色コードのい
   ずれかを入力されたパターンデータの各画素の値に応じ
   てそれぞれ選択し前記複数画素分の色コードを出力する
   色コード選択手段と、 前記パターンデータと並行して前記複数のメモリセルの
   うちの任意の１つを指定するためのアドレス情報が入力
   されたとき指定されたメモリセルを先頭に前記パターン
   データの画素数と等しい数の連続するメモリセルを選択
   するメモリセル選択手段と、 このメモリセル選択手段によって選択されたメモリセル
   に前記色コード選択手段の出力する前記複数画素分の色
   コードを同時に書き込む並列書き込み手段とを具備する
   ことを特徴とするビデオ表示用メモリ。
4. 【請求項４】 前記色コード保持手段は、前記複数のメ
   モリセルのうちの予め定められたものを用いることを特
   徴とする請求項１ないし請求項３記載のビデオ表示用メ
   モリ。
5. 【請求項５】 前記複数のメモリセルはアレイ状に配置
   されたメモリセルアレイであり、前記メモリセル選択手
   段は前記アドレス情報が入力されたときこのメモリセル
   アレイのうちアドレス情報で指定されたメモリセルの存
   在する行を選択する行選択手段と、アドレス情報が入力
   されたときこれによって指定されるメモリセルの存在す
   る列を先頭に前記パターンデータの画素数と等しい連続
   する列を選択する列選択手段とを有し、前記並列書き込
   み手段は前記メモリセルアレイのうちの任意の一行分の
   メモリセルの記憶内容を一時的に保持するための行バッ
   ファと、前記行選択手段によって選択された行の１行分
   のメモリセルの記憶内容を前記行バッファに読み出す読
   出手段と、この読出手段によって１行分のメモリセルの
   記憶内容が格納された行バッファのうち前記列選択手段
   によって選択された列に対応する部分を前記色コード選
   択手段の出力する色コードに書き換える書換え手段と、
   この書換え手段によって書き換えられた後の行バッファ
   の内容を前記メモリセルアレイの対応する行に書き込む
   行書き込み手段とを具備することを特徴とする請求項１
   ないし請求項３記載のビデオ表示用メモリ。