JPH09171661A - 情報記録再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 情報記録再生装置のエラーレートの改善。 【解決手段】 回転磁気ヘッドを備えるテープ案内ドラ
ムに磁気テープを斜めに巻き付けて、順次複数の傾斜ト
ラックを形成して情報信号を記録し、更に、磁気テープ
から再生されたデータに対して時間軸を反転する処理を
所定の長さのブロックに分割して行う手段を有する情報
記録再生装置において、データ反転用リングメモリを構
成するメモリ５２と、メモリ５２のアドレスを発生する
アップダウンカウンタ５４とを備え、１ブロック分のデ
ータの書き込みが終了したときのアドレスにおいてアッ
プダウンカウンタ５４のカウント方向を反転し、このカ
ウンタの指示するメモリ５２のアドレス位置にデータの
読み出しと書き込みとを連続して行う情報記録再生装置
を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＣＭオーディオ
信号等の情報信号を記録再生する場合等に用いて好適な
情報記録再生装置に関し、更に詳しくは情報を記録した
ブロックの反転を行う構成を有した情報記録再生装置に
関する。

【０００２】

【従来の技術】従来より、回転磁気ヘッドを備えるテー
プ案内ドラムにテープカセットの磁気テープを斜めに巻
き付けて、磁気テープの中心線で２分された２つのテー
プ領域の各々に、互いに逆方向に順次複数の傾斜トラッ
クを形成する如くＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏ
ｄｕｌａｔｉｏｎ）信号を記録し、再生するようにした
磁気記録再生装置が提案されている。

【０００３】上記磁気記録再生装置について図８ないし
図１４を参照して説明する。図８は回転磁気ヘッド装置
を示す平面図であり、図９はその側面図である。図１０
は磁気テープの記録パターンを示す図であり、図１１は
従来のデータ反転回路の一例を示すブロック図である。
図１２は磁気テープのトラック上に記録するデータの信
号フォーマットであり、図１３は１ブロックデータの反
転機能を有する装置の回路ブロック図である。図１４は
ＳＹＮＣ（同期信号）とブロックデータのＲＤ（読み出
し）とＷＲ（書き込み）の関係を示す図であって、同図
（ａ）は定常で連続データの場合、同図（ｂ）は不連続
でＲＤ優先の場合、同図（ｃ）は不連続でＷＲ優先の場
合を説明するための図である。

【０００４】図８および図９に示すように回転磁気ヘッ
ド装置１００は、固定ドラム３および４と、その間の回
転ドラム５と、回転ドラム５に設けられた回転磁気ヘッ
ド６とで構成するテープ案内ドラム２と、回転ドラム５
を回転するための回転ドラムモータ９とを含んで構成さ
れている。また、ガイド７および８は磁気テープ１をテ
ープ案内ドラム２に巻き付ける角度を決定するものであ
る。

【０００５】この場合、従来の磁気記録装置による磁気
テープ１の記録は図１０に示すように、中心線Ｌによっ
て２分されたテープ領域１Ａおよび１Ｂにそれぞれ記録
する。ここでテープ領域１ＡをＦＷＤ（フォワード）側
とし、テープ領域１ＢをＲＥＶ（リバース）側とする
と、矢印ＡはＦＷＤ側のテープ走行方向を示し、また矢
印ＢはＲＥＶ側のテープ走行方向を示す。各々のテープ
領域においてデータ、即ち、変調符号の記録とブロック
アドレスの進行方向は磁気テープ１の中心部からテープ
エッジに向かって行われる。これはテープカセットを裏
返しにして再生が可能となるように互換性をとるためで
ある。

【０００６】しかしながら、ＲＥＶ動作を速やかにする
ためにＦＷＤ側のドラム回転方向ａとＲＥＶ側のドラム
回転方向ｂは、同じ方向になっている。従って、ＲＥＶ
側では変調符号の記録とブロックアドレスの進行方向は
ドラム回転方向ｂとは逆になり、回路により１トラック
分のデータを反転する必要がある。

【０００７】図１１は上述したデータを反転する反転回
路２０であって、入力端子１１から入力されたオーディ
オ信号をＰＣＭエンコーダ１２に供給してＰＣＭオーデ
ィオ信号に変換した後、メモリ１０に書き込む。書き込
み時は書き込みアドレスカウンタ１３のアドレス信号が
マルチプレクサ１４を介してメモリ１０に入力される。

【０００８】読み出しアドレスカウンタ１６はアップダ
ウンカウンタで構成されていて、入力端子１７の制御信
号に基づき、磁気テープ１の領域１Ａの記録時はダウン
カウンタに切り換えられ、領域１Ｂの記録時はアップカ
ウンタに切り換えられる。読み出しアドレスカウンタ１
６の読み出しアドレス信号はマルチプレクサ１４を介し
てメモリ１０に供給される。

【０００９】上記、書き込みと読み出しのアドレス信号
は入力端子１５の書き込み・読み出し制御信号によっ
て、マルチプレクサ１４を制御し、メモリ１０の書き込
み・読み出しモードと連動させて書き込み・読み出しア
ドレス信号を切り換える。

【００１０】上述したように、メモリ１０よりの読み出
し出力を増幅器１８を介して回転磁気ヘッド６に供給す
れば、回転磁気ヘッド６の回転方向を変えず、テープ走
行方向を変えるだけで、磁気テープ１の領域１Ａおよび
１ＢのそれぞれにトラックＴａおよびトラックＴｂを形
成でき、従って、速やかなリバース動作をもってＰＣＭ
オーディオ信号を記録することができる。

【００１１】かかる磁気テープ１を再生する装置は片方
再生方式またはオートリバース方式のいずれでもよい。
しかしトラックＴｂの記録方向はドラム回転方向ｂとは
逆の方向となり、このリバース時は回転磁気ヘッド６の
回転方向をフォワード時から反転する必要があった。

【００１２】ところで上述したように領域１Ｂでは１ト
ラック分の変調後のデータを全部メモリ１０に書き込
み、読み出し時に読み出しアドレスを反転させて磁気テ
ープ１に記録する場合、変調、複調方式には制約はなく
エラー訂正符号の生成、検査も前の方から行えるが、１
トラック分の大量のデータを記憶するメモリと、これを
高速で反転する回路を必要とする問題点があった。

【００１３】本件発明者等は、上述した問題点を解決す
るため、特開昭６１−１５８０７７号明細書で技術開示
をしているように、磁気テープ１に記録するデータ、ま
たは磁気テープ１から再生するデータを所定の長さのブ
ロックごとに時間軸を反転する反転手段を設けてメモリ
量の少ない構成を提案している。

【００１４】尚、トラックの信号フォーマットは図１２
に示すように、８０ブロックのオーディオデータと、合
計２８ブロックからなる種々の制御信号ブロックから構
成されている。また、オーディオデータのブロックは、
１１ｂｉｔのＳｙｎｃ（同期信号）と、トラック用６ｂ
ｉｔとブロック用７ｂｉｔの合計１３ｂｉｔのアドレス
と、１２ｂｉｔで構成される４組のパリティと、１２ｂ
ｉｔで構成される８組のオーディオデータと、１２ｂｉ
ｔで構成される２組のＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎ
ｄａｎｃｙ Ｃｈｅｃｋ）の合計２８８ｂｉｔで構成さ
れている。

【００１５】前記特開昭６１−１５８０７７号明細書で
技術開示されている方法について図１３を参照して説明
する。入力端子２１からのオーディオアナログ信号はＡ
／Ｄコンバータ２２でデジタル信号に変更されてエンコ
ーダ２３に供給され、ここで誤り訂正符号の付加やイン
ターリーブ、或いは時間軸の圧縮等、所要の信号処理が
成される。この信号処理を受けた信号は変調器２４で所
定の変調方式に基づいて変調される。

【００１６】もし、記録状態が磁気テープ１の領域１Ａ
がテープ走行方向Ａで記録されているときは、スイッチ
２５の接点ａを接続して、記録用データはそのまま増幅
器１８を介して回転磁気ヘッド６に供給され、磁気テー
プ１の領域１Ａに記録される。一方、磁気テープ１の領
域１Ｂがテープ走行方向Ｂで記録されているときは、エ
ンコーダ２３より発生する１トラック内のブロックの順
序を、逆転すると共に、反転回路３０によってブロック
毎にその内部のデータの時間軸を反転し、スイッチ２５
の接点ｂを接続して、反転されたデータは増幅器１８を
介して回転磁気ヘッド６に供給され、磁気テープ１の領
域１Ｂに記録される。

【００１７】前記反転回路３０の構成と働きは、変調器
２４の出力よりエッジ情報を検出するエッジ検出回路３
１と、このエッジ検出回路３１のシリアル信号出力をパ
ラレル信号に変換するＳ／Ｐ変換回路３２と、このＳ／
Ｐ変換回路３２からのパラレル信号が書き込まれ、所要
時に読み出されるメモリ３３と、このメモリ３３の書き
込み、読み出しのアドレス（但し、最上位ビットを除
く）を指示する、例えばアップダウンカウンタからなる
アドレスカウンタ３４と、アドレスカウンタ３４に同期
信号をリセットパルスとして供給する同期信号検出回路
３５と、読み出しモードと書き込みモードを切り換える
読み出し書き込み切換え回路３６と、この読み出し書き
込み切換え回路３６の出力に応答じ、最上位のアドレス
ビットをメモリ３３に与えるイクスクルーシブオア回路
３７と、メモリ３３から読み出されたパラレル信号をシ
リアル信号に変換するＰ／Ｓ変換回路３８と、このＰ／
Ｓ変換回路３８の出力側に設けられ、反転信号が入力さ
れたときは出力を反転し、また、非反転信号が入力され
たときは出力をそのままとするトグル回路３９とからな
っている。

【００１８】従って、上述したようにテープを上下に分
割して回転ドラムで記録し、テープを裏返しても互換性
のあるフォーマットにおいて、録再リバース時にドラム
を逆回転させない場合は、回路で１トラック分のデータ
を時間軸反転する必要があり、大量のメモリが必要であ
った。また、メモリ数を低減し、高速で反転する方法と
して、１トラック内に記録されるブロックごとにデータ
の時間軸を反転する方法が採られてきた。

【００１９】更に、メモリ量を減らすためには、ＲＤ用
とＷＲ用の２つのメモリに分けずに、同じアドレスに対
して読み出しを行った後、書き込みを行う方法、即ち、
ＲＤＭｏｄｉｆｙ ＷＲを用いることが有効であり、こ
の方式が用いられてきた。

【００２０】しかしながら、１トラック内に記録される
ブロックごとにデータの時間軸を反転する方法において
は、記録時はブロックが等間隔で連続的に反転されるの
で問題はないが、再生時はノイズやレベルの低下で長い
パターン、即ち、ＳＹＮＣパターンと同一のパターンが
発生して、誤ったＳＹＮＣ検出をすることがあり、また
逆にブロックの先頭にあるＳＹＮＣパターンが欠落する
こともある。また、ノントラッキング再生のようにトラ
ックを斜めに横切って再生する場合はレベルの低下が頻
繁に起こるため、正しくないＳＹＮＣ（偽ＳＹＮＣ）が
出やすい。

【００２１】１ブロックの読み出しの途中でＳＹＮＣが
入力されるとそれ以降の書き込むべきブロックが正しい
のか、読み出し中のブロックが正しいのか、ＣＲＣをチ
ェックするまでは分からない。しかし、前記特開昭６１
−１５８０７７号明細書ように１ブロック分のメモリ３
３をアップダウンカウンタでアクセスし、アドレスの最
初と最後でアップ／ダウンを切り換える方式では、不連
続データに対して読み出しを優先すると後のデータが書
き込むことができずに捨てられてしまい、逆にカウンタ
をリセットして書き込みを優先すると読み出し中のデー
タが捨てられてしまうという問題があった。

【００２２】即ち、ブロック内データの反転をＲＤ Ｍ
ｏｄｉｆｙ ＷＲを用いて行うと、記録再生中に偽ＳＹ
ＮＣが発生した場合、次のような問題点があった。これ
を図１４を参照して説明する。

【００２３】まず、同図（ａ）はブロックの先頭に正し
いＳＹＮＣが発生している場合であって、ブロック
（ｎ）のデータはアドレスカウンタのアップでＷＲさ
れ、つぎのダウンでブロック（ｎ）のデータはＲＤされ
ると共に、ブロック（ｎ＋１）のデータがＷＲされる。
この状態が繰り返され、正常な記録再生が行われる。

【００２４】しかし、同図（ｂ）に示すようにブロック
の途中で偽ＳＹＮＣが発生し、ＲＤが優先している場合
は、偽ＳＹＮＣが発生した偽ブロックのデータがアドレ
スカウンタのアップでＷＲされ、つぎのダウンで偽ブロ
ックのデータがＲＤされる。このときＲＤを優先してい
ると、カウンタの途中で発生する正常なＳＹＮＣは受け
付けられず、ブロック（ｎ）のデータはＷＲされずに捨
てられてしまうことになる。その後、ブロック（ｎ＋
１）から正常な記録再生が行われる。

【００２５】また、同図（ｃ）に示すようにブロックの
途中で偽ＳＹＮＣが発生し、ＷＲが優先している場合
は、アドレスカウンタのアップでブロック（ｎ）のデー
タはＲＤされると共に、ブロック（ｎ＋１）のデータが
ＷＲされる。つぎのダウンでブロック（ｎ＋１）のデー
タがＲＤされている途中に偽ＳＹＮＣが発生した場合、
ＷＲが優先しているためＲＤは中断し、再度偽ＳＹＮＣ
に同期して偽ブロックのデータがＷＲされ、つぎのアド
レスカウンタの反転で、この偽ブロックのデータがＲＤ
されることになる。

【００２６】また、この回路構成では頭のＳＹＮＣだけ
が欠落したときには、データはメモリ３３の正しい位置
に書き込まれず、従って、後ろのＳＹＮＣで反転するこ
とができなかった。

【００２７】

【発明が解決しようとする課題】従って本発明は、記録
再生データをブロックごとに反転する反転回路におい
て、ブロック先頭のＳＹＮＣが欠落しても、また、偽Ｓ
ＹＮＣが入力されても正常に記録再生を行うことができ
る情報記録再生装置を提供しようとするものである。

【００２８】

【課題を解決するための手段】本発明はかかる課題に鑑
み成されたものであって、回転磁気ヘッドを備えるテー
プ案内ドラムに磁気テープを斜めに巻き付けて、前記磁
気テープの中心線で２分された内の一方のテープ領域
に、一方向のテープ走行で順次複数の傾斜トラックを形
成すると共に、他の一方のテープ領域においても、前記
の方向とは逆方向のテープ走行で順次複数の傾斜トラッ
クを形成して情報信号を記録し、更に、磁気テープから
再生されたデータに対して時間軸を反転する処理を所定
の長さのブロックに分割して行う手段を有する磁気記録
再生装置において、データ反転用リングメモリと、デー
タ反転用リングメモリのアドレスを発生するアップダウ
ンカウンタとを備え、１ブロック分のデータの書き込み
が終了したときのアドレスにおいてアップダウンカウン
タのカウント方向を反転し、このカウンタの指示する前
記データ反転用リングメモリのアドレス位置にデータの
読み出しと書き込みとを連続して行う情報記録再生装置
を構成する。

【００２９】また、上記の情報記録再生装置に１ブロッ
クの長さを数えるブロックカウンタを設けると共に、再
生データからブロックの境界を検出したときはブロック
カウンタをリセットし、更に、ブロックカウンタからキ
ャリーが発生したときはデータ反転用リングメモリのア
ドレスを発生するアップダウンカウンタのカウント方向
を反転させる手段を設ける。

【００３０】更に、上記の情報記録再生装置に最後のブ
ロックの境界検出から２ブロックを経過した場合は、そ
の後のブロックの境界検出においてデータ反転用リング
メモリのアドレスを発生するアップダウンカウンタの方
向を反転させる手段を設けて、上記課題を解決する。

【００３１】データ反転にリングメモリを用い、リング
メモリのアドレスにアップダウンカウンタを用いること
により、ブロック先頭のＳＹＮＣが欠落しても、後のＳ
ＹＮＣでブロックデータの反転が行える。また、偽ＳＹ
ＮＣが発生しても正しいブロックデータの反転が行え
る。

【００３２】

【発明の実施の形態】本発明の実施形態について図１な
いし図７を参照して説明する。図１は本発明に係わる、
ＳＹＮＣがブロック間で発生した場合のブロックデータ
の書き込みと読み出しについて説明するための図であ
り、図２はＳＹＮＣが欠落した場合のブロックデータの
書き込みと読み出しについて説明するための図である。
図３はＳＹＮＣパターンを示す図である。図４は本発明
の反転回路のブロック図であり、図５はメモリを制御す
る信号のタイミングチャートであり、図６は反転回路の
タイミングチャートである。更に、図７は本発明に係わ
る情報記録再生装置のブロック図である。

【００３３】まず、図１および図２を参照して本発明に
よる１ブロックデータの反転方法について説明する。

【００３４】図１はブロックとブロックの間にＳＹＮＣ
が生じた場合であって、従来では正しく書き込み、読み
出しができなかった。１ブロックのデータはリングメモ
リに書き込まれ、読み出しが行われる構成になってい
て、アドレスカウンタでアップ、ダウンのアドレスを
し、アップまたはダウンのそれぞれの１サイクルで１ブ
ロックのデータの入出力が行われる。

【００３５】反転前書き込みデータのブロック（ｎ）は
ＳＹＮＣに同期してＷＲをする。つぎのブロックの動作
途中でＳＹＮＣが生じた場合、ＲＤは反転もＲＥＳＥＴ
もせずにそのまま継続すると同時に、そのときのアップ
ダウンカウンタのアドレスを起点として次のブロック
（ｎ＋１）のＷＲを始めるようにする。そしてリングメ
モリのアドレスの端まできたら反対側の端に飛んでカウ
ントを続け、１ブロック長のデータをＷＲする。つぎの
ＳＹＮＣで次のブロックのデータを書き込むと共に、ブ
ロック（ｎ＋１）のＲＤを行う。

【００３６】尚、図中の仮想アドレスとは、理解しやす
いように１ブロック分のメモリアドレスを一直線で表現
したときに、メモリ容量を越えた分である。実際のアク
セスは、リングメモリなので、端から端に飛んで実アド
レスに収まるようになっている。

【００３７】従来の固定アドレス方式では必ず端で反転
していたが、本発明は任意のアドレスからＷＲを始める
のでブロックの最後を知る必要がある。そのブロックの
長さを調べる方法として、１ブロック分のアップカウン
タを設ける。そして、ＳＹＮＣが入力されたらクリアー
し、キャリーが出たら丁度１ブロック分がメモリにＷＲ
されたことになるので、メモリアドレス用のアップダウ
ンカウンタを反転させてＲＤを始め、ＲＤの頭にはＳＹ
ＮＣパターンを付加する。キャリーが出るのと同時にＳ
ＹＮＣが入力されれば、つぎのブロックのＷＲも始め
る。

【００３８】上述したようにＷＲが１ブロックに満たな
いうちに次のＳＹＮＣが入力された場合は、それまでの
ＷＲはエラーと見なし、１ブロックのカウンタを途中で
クリアしてその時点から再度１ブロックの長さをカウン
トし始める。この時アップダウンカウンタは、引き続き
同じカウント方向で新しいブロックをＷＲし始め、前の
ブロックのＲＤは中断しないで引き続き前のブロックの
データを読み出す。

【００３９】このようにして、あるブロックとあるブロ
ックの間隔が１ブロックよりも短い場合、どちらのブロ
ックが正しいか分からないので、ＲＤを中断することな
くＷＲを開始し、両方とも正しく反転して、ＣＲＣチェ
ックに正しいか否かの判断を委ねる。

【００４０】また、図２はブロック先頭のＳＹＮＣが欠
落した場合であって ＳＹＮＣが入力されなくてもリン
グメモリにＷＲし続けておき、つぎのブロックのＳＹＮ
Ｃを用いて反転する。この場合、上記の「ＳＹＮＣが来
てもＲＤ中は反転させない」という条件を満たすため
に、ＳＹＮＣが入力してからＷＲとＲＤが終わるまでの
２ブロック間は、ＳＹＮＣが入力されても反転を禁止
し、それ以降は通常にＳＹＮＣの入力で反転させるよう
にする。

【００４１】そのため、ＳＹＮＣが入力されたらセット
し、１ブロックアップカウンタのキャリーが出たらリセ
ットする「ＳＹＮＣ ＩＮ ＦＬＡＧ」を設ける。１ブ
ロックアップカウンタはＳＹＮＣ ＩＮ ＦＬＡＧが１
のとき、キャリーが出たら１ブロックアップカウンタを
クリアして再びカウントアップを始めるが、これが０の
ときはキャリーを出したままカウントを保持する。これ
でＳＹＮＣが入力されたときにキャリーが出ていれば、
アップダウンカウンタを反転させ、通常の動作に戻す。

【００４２】つぎに、１ブロックの構成は図１２を参照
して従来例で説明したと同じく、ＳＹＮＣパターン（１
１ｂｉｔ）、Ｔｒａｋアドレス（６ｂｉｔ）、ブロック
アドレス（７ｂｉｔ）、パリティ（１２×４＝４８ｂｉ
ｔ）、データ（１２×１６＝１９２ｂｉｔ）、ＣＲＣ
（２４ｂｉｔ）の合計２８８ｂｉｔで構成されている。

【００４３】変調符号は、ＭＦＭ（Ｍｏｄｉｆｉｅｄ
Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）をＤＣフ
リーに改良したもので、各ビットの中央と境界にトラン
ジェントが有るかどうかで表され、前から後ろに向かっ
て変調される。従って、１ｂｉｔ当たり２つの情報を持
つので、２×２８８＝５７６ｂｉｔの反転メモリが必要
になる。最長トランジェント間隔は２．５Ｔとなってい
る。

【００４４】ＳＹＮＣパターンは、図３に示すように
１．５Ｔ＋３Ｔ＋３Ｔ＋１．５Ｔで、その両側に各１Ｔ
以上がついており、計１１ｂｉｔとなっている。トラン
ジェントは立ち上がりか立ち下がりかは問わない。再生
時は、２つの３Ｔの連続でＳＹＮＣを検出する。ＳＹＮ
Ｃパターンは前後対象になっているので、反転しても同
じ検出回路を使うことができる。

【００４５】つぎに、本発明の１ブロックのデータの反
転回路の構成と動作について図４を参照して説明する。

【００４６】図４に示すように反転回路５０は、端子１
０１から入力されるデータのエッジ検出器５１と、デー
タを格納するリング構成のメモリ５２と、メモリ５２を
制御するタイミング発生器５３と、メモリ５２のアドレ
スを生成するアップダウンカウンタ５４と、データから
同期信号を抜きとる同期信号検出器５５と、１ブロック
分のデータをカウントする１ブロックアップカウンタ５
６と、ＳＥＴ優先ＦＦ（フリップフロップ）５７と、ア
ップダウンカウンタ５４のアップまたはダウンを指示す
るＴ−ＦＦ５８と、メモリ５２からのデータにＳＹＮＣ
を加えるＳＹＮＣ付加回路５９と、ＳＹＮＣ付加回路５
９からの信号をトグル動作をして端子１０２に出力する
Ｔ−ＦＦ６０とを含んで構成されている。

【００４７】１クロックは０．５Ｔで、エッジ検出器５
１でデータのエッジを検出し、トランジェントの有無を
メモリ５２に書き込む。簡単にするために、１クロック
でメモリ５２の１アドレスを使用し、直−並列変換は行
わない。１ブロックを構成するメモリ５２内の５７６ｂ
ｉｔのアクセスはアップダウンカウンタ５４で行われ
る。

【００４８】また、図５に示すようにＲＤ Ｍｏｄｉｆ
ｙ ＷＲ動作のために、タイミング発生器５３で、１ク
ロックの前半にＲＤ用のデータを内蔵ラッチに入れるた
めのＬＥパルスを、後半にＷＲするためのＷＲパルスを
発生し、メモリ５２にデータを入力する。また、アップ
ダウンカウンタ５４からメモリアドレス（ＡＤＲＳ）は
同図に示すタイミングで指定され、同様にメモリ５２に
入力される。

【００４９】つぎに、図５に図６のタイミングチャート
をかみして、反転回路５０の動作について説明する。

【００５０】まず、２つの３Ｔの連続でＳＹＮＣ ＩＮ
を検出し、ＳＹＮＣ ＩＮがあれば、１ブロックアップ
カウンタ５６をクリアする。最後のＳＹＮＣ ＩＮから
１回目のキャリー発生では１ブロックアップカウンタ５
６をクリアし、反転トリガを出す。最後のＳＹＮＣ Ｉ
Ｎから２回目のキャリー発生では１ブロックアップカウ
ンタ５６をホールドし、キャリーを出しつづける。キャ
リーが１のときにＳＹＮＣ ＩＮがあれば、反転トリガ
を出す。これを実現するために、ＳＥＴ優先ＦＦ５７で
ＳＹＮＣ ＩＮ ＦＬＡＧを作る。

【００５１】反転トリガはＴ−ＦＦ５８をトグル動作さ
せ、１ブロックアップカウンタ５６のアップダウンを切
り換える。同時に、ＳＹＮＣ付加回路５９に加えられ
る。ここでは、１０．５Ｔ分のパルスを出し、メモリ５
２の出力の代わりにＳＹＮＣパターンを付加する。ＳＹ
ＮＣパターンとの境界はメモリ５２の出力側を使用す
る。最後に、トランジェントデータをＴ−ＦＦ６０でト
グル動作し、出力する。

【００５２】つぎに、本発明を用いた情報記録再生装置
の回路構成について図７を参照して説明する。

【００５３】Ａ／Ｄ変換された記録されるべきデータ
は、インターフェース／エラー訂正回路７１を介してイ
ンターリーブ用のメモリ７２に書き込まれ、訂正符号等
も付加される。メモリ７２はスイッチ９１でデータの入
力系であるインターフェース／エラー訂正回路７１と、
記録回路系と、再生回路系に接続が切り換えられる。

【００５４】テープへ記録するデータはスイッチ９１を
端子ａに接続し、トラックアドレスアップカウンタ７
３、ブロックアドレスアップダウンカウンタ７４、ワー
ドアドレスアップカウンタ７５のアドレスに基づいてメ
モリ７２から読み出される。ブロックアドレスアップダ
ウンカウンタ７５はＦＷＤ時はアップカウント、ＲＥＶ
時にダウンカウントさせる。

【００５５】メモリ７２から読み出された記録データ
は、データラッチ回路７６を介し、スイッチ９２を端子
ａに接続してＰ／Ｓ変換回路７７に入力され、直列信号
に変換された後、モジュレータ７８で記録信号に変調さ
れてスイッチ９３を介して記録系に導かれる。このとき
ＦＷＤ時であればスイッチ９３を端子ａに接続してその
まま端子１０３から記録系に出力し、一方、ＲＥＶ時は
スイッチ９３を端子ｂに接続し、また、スイッチ９５を
端子ａに接続して、上述した反転回路５０を通してブロ
ック内のデータを反転し、記録系に導いて記録する。

【００５６】再生時は端子１０４より再生系からの再生
データを、ＦＷＤ時はスイッチ９４を端子ｂに接続して
そのままデモジュレータ７９に入力し、一方、ＲＥＶ時
はスイッチ９４を端子ａに、また、スイッチ９５を端子
ｂに接続して、上記反転回路５０内でブロック内のデー
タを反転してからデモジュレータ７９に入力し復調す
る。その後、ＣＲＣチェック回路８０でＣＲＣをチェッ
クすると共に、遅延回路８１で１ブロックの遅延をして
待たせておき、ＣＲＣチェックがセーフならばデータラ
ッチ回路８３でラッチし、ワードアドレスカウンタ８４
によるワードアドレスと、ブロックアドレスラッチ回路
８５に保持されるブロックアドレスと、トラックアドレ
スラッチ回路８６に保持されるトラックアドレスとで指
示されて、メモリ７２に格納される。このときスイッチ
９１は端子ｃに接続されている。ＲＥＶ時はブロックア
ドレスは逆順で入ってくるが、テープ上のアドレスに応
じてメモリ７２のアドレスを決めるので、順番は無関係
となる。再生データは誤り訂正等の処理を行った後、読
み出してＤＡ変換され、アナログ信号が再生される。

【００５７】この実施形態例では、１ブロック分丁度の
反転メモリを使用しているが、２のｎ乗、或いはその他
のビット数のメモリとアップダウンカウンタで構成して
もよい。１ブロック分丁度のアップダウンカウンタを使
用している場合は、１ブロックの長さを数えるのに、ア
ップカウンタを用いる代わりに、ＳＹＮＣ・ＩＮのアド
レスをラッチしておき、１周回って一致したことをコン
パレータで検出することが考えられる。

【００５８】

【発明の効果】リングメモリの動作にＲＤ Ｍｏｄｉｆ
ｙ ＷＲ法が用いることができるのでメモリ容量を少な
くすることができる。ブロック間に偽ＳＹＮＣが入力さ
れても、ＲＤ中のデータを中断すること無く、新しいデ
ータをＷＲでき、両方とも正しく反転でき、また、ブロ
ック先頭のＳＹＮＣが欠落しても後のＳＹＮＣで反転で
きる。従って、エラーレートを改善することができる。

【００５９】リングメモリの動作にＲＤ Ｍｏｄｉｆｙ
ＷＲ法が用いることができるのでメモリ容量を少なく
することができると共に、高速反転を可能にする。

【図面の簡単な説明】

【図１】 本発明に係わる、ブロックデータの書き込み
と読み出しについて説明するための図であって、ＳＹＮ
Ｃがブロック間で発生した場合である。

【図２】 本発明に係わる、ブロックデータの書き込み
と読み出しについて説明するための図であって、ＳＹＮ
Ｃが欠落した場合である。

【図３】 ＳＹＮＣパターンを示す図である。

【図４】 本発明の反転回路のブロック図である。

【図５】 メモリを制御する信号のタイミングチャート
である。

【図６】 反転回路のタイミングチャートである。

【図７】 本発明に係わる、情報記録再生装置のブロッ
ク図である。

【図８】 回転磁気ヘッド装置を示す平面図である。

【図９】 回転磁気ヘッド装置を示す側面図である。

【図１０】 磁気テープの記録パターンを示す図であ
る。

【図１１】 従来のデータ反転回路の一例を示すブロッ
ク図である。

【図１２】 磁気テープのトラック上に記録するデータ
の信号フォーマットを示す図である。

【図１３】 従来の１ブロックデータの反転機能を有す
る装置の回路ブロック図である。

【図１４】 ＳＹＮＣとブロックデータのＲＤとＷＲの
関係を示す図であって、（ａ）は定常で連続データの場
合、（ｂ）は不連続でＲＤ優先の場合、（ｃ）は不連続
でＷＲ優先の場合である。

【符号の説明】

１ 磁気テープ ２ テープ案内ドラム ３、４ 固定ドラム ５ 回転ドラム ６ 回転磁気ヘッド ７、８ ガイド ９ 回転ドラムモータ １０、３３、５２、７２ メモリ １１、１５、１７、２１ 入力端子 １２ ＰＣＭエンコーダ １３ 書き込みアドレスカウンタ １４ マルチプレクサ １６ 読み出しアドレスカウンタ １８ 増幅器 ２２ Ａ／Ｄコンバータ ２３ エンコーダ ２４ 変調器 ３１ エッジ検出回路 ３２、８２ Ｓ／Ｐ変換回路 ３４、５４ アドレスカウンタ ３５ 同期信号検出回路 ３６ 読み出し書き込み切替え回路 ５１ エッジ検出器 ５３ タイミング発生器 ５５ 同期信号検出器 ５６ １ブロックアップダウンカウンタ ５７ ＳＥＴ優先ＦＦ ５８、６０ Ｔ−ＦＦ ５９ ＳＹＮＣ付加回路 ６１、６３ ＡＮＤ ６２、６４ ＯＲ ７１ インターフェース／エラー訂正回路 ７３ トラックアドレスアップカウンタ ７４ ブロックアドレスアップダウンカウンタ ７５、８４ ワードアドレスアップカウンタ ７６、８３ データラッチ回路 ７７ Ｐ／Ｓ変換回路 ７８ モジュレータ ７９ デモジュレータ ８０ ＣＲＣチェック回路 ８１ 遅延回路 ８５ ブロックアドレスラッチ回路 ８６ トラックアドレスラッチ回路 ９１、９２、９３、９４ スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 回転磁気ヘッドを備えるテープ案内ドラ
   ムに磁気テープを斜めに巻き付けて、前記磁気テープの
   中心線で２分された内の一方のテープ領域に、一方向の
   テープ走行で順次複数の傾斜トラックを形成すると共
   に、他の一方のテープ領域においても、前記の方向とは
   逆方向のテープ走行で順次複数の傾斜トラックを形成し
   て情報信号を記録し、更に、磁気テープから再生された
   データに対して時間軸を反転する処理を所定の長さのブ
   ロックに分割して行う手段を有する情報記録再生装置に
   おいて、 データ反転用リングメモリと、データ反転用リングメモ
   リのアドレスを発生するアップダウンカウンタとを備
   え、 １ブロック分のデータの書き込みが終了したときのアド
   レスにおいてアップダウンカウンタのカウント方向を反
   転し、このカウンタの指示する前記データ反転用リング
   メモリのアドレス位置にデータの読み出しと書き込みと
   を連続して行うことを特徴とする情報記録再生装置。
2. 【請求項２】 １ブロックの長さを数えるブロックカウ
   ンタを備えると共に、 再生データからブロックの境界を検出したときは前記ブ
   ロックカウンタをリセットし、 更に、前記ブロックカウンタからキャリーが発生したと
   きはデータ反転用リングメモリのアドレスを発生するア
   ップダウンカウンタのカウント方向を反転させることを
   特徴とする、請求項１に記載の情報記録再生装置。
3. 【請求項３】 最後のブロックの境界検出から２ブロッ
   クを経過した場合は、その後のブロックの境界検出にお
   いてデータ反転用リングメモリのアドレスを発生するア
   ップダウンカウンタの方向を反転させることを特徴とす
   る、請求項１に記載の情報記録再生装置。