JPH09172103A - 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 - Google Patents
半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法Info
- Publication number
- JPH09172103A JPH09172103A JP33287595A JP33287595A JPH09172103A JP H09172103 A JPH09172103 A JP H09172103A JP 33287595 A JP33287595 A JP 33287595A JP 33287595 A JP33287595 A JP 33287595A JP H09172103 A JPH09172103 A JP H09172103A
- Authority
- JP
- Japan
- Prior art keywords
- glass epoxy
- epoxy substrate
- semiconductor device
- chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】ガラスエポキシ基板及びハンダを熱処理するこ
とにより、ガラスエポキシ基板とプリント基板を電気的
に接続するリフロー時に起こる、パッケージクラックを
防止する半導体装置及びその製造方法を提供すること。 【解決手段】ガラスエポキシ基板１のＩＣチップ２の収
納部に貫通穴８を形成し、マザーボード７の上にペース
ト状のハンダ６を塗布し、ガラスエポキシ基板１及びハ
ンダ６を熱処理することにより、ガラスエポキシ基板１
とマザーボード７を電気的に接続するリフロー工程時
に、ＩＣチップ下にたまる水分を前記貫通穴８から排出
させる。また、ガラスエポキシ基板１とＩＣチップ２と
を接続する接着剤として、フィルムタイプの接着剤を用
いる。
とにより、ガラスエポキシ基板とプリント基板を電気的
に接続するリフロー時に起こる、パッケージクラックを
防止する半導体装置及びその製造方法を提供すること。 【解決手段】ガラスエポキシ基板１のＩＣチップ２の収
納部に貫通穴８を形成し、マザーボード７の上にペース
ト状のハンダ６を塗布し、ガラスエポキシ基板１及びハ
ンダ６を熱処理することにより、ガラスエポキシ基板１
とマザーボード７を電気的に接続するリフロー工程時
に、ＩＣチップ下にたまる水分を前記貫通穴８から排出
させる。また、ガラスエポキシ基板１とＩＣチップ２と
を接続する接着剤として、フィルムタイプの接着剤を用
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のうち
特にガラスエポキシ基板をベースとする半導体装置及び
その半導体装置を実装したガラスエポキシ基板の製造方
法に関する。
特にガラスエポキシ基板をベースとする半導体装置及び
その半導体装置を実装したガラスエポキシ基板の製造方
法に関する。
【０００２】
【従来の技術】従来のガラスエポキシ基板をベースとす
るプラスチックＢＧＡ（Ball GridArray ）、プラスチ
ックＬＣＣ（Leadless Chip Carrier ）等の半導体パ
ッケージをもつ半導体装置について、図４に示す半導体
装置を例にして説明する。
るプラスチックＢＧＡ（Ball GridArray ）、プラスチ
ックＬＣＣ（Leadless Chip Carrier ）等の半導体パ
ッケージをもつ半導体装置について、図４に示す半導体
装置を例にして説明する。
【０００３】半導体装置の組立て工程は、ペースト状の
接着剤（マウントペースト２５）を使用してガラスエポ
キシ基板２１とＩＣチップ２２を接着し、ボンディング
ワイヤー２３でガラスエポキシ基板２１の電極とＩＣチ
ップ２２の電極を電気的に接続するという手順で行われ
る。その後、このＩＣチップ２２とボンディングワイヤ
２３をモールド樹脂２４で封止することによってパッケ
ージングされる。その後、ペースト状のハンダ２６を塗
布したマザーボード２７の上に、このパッケージングさ
れた半導体装置をのせてリフロー炉に通して加熱し、ハ
ンダ付けを行って、ガラスエポキシ基板２１とマザーボ
ード２７を電気的に接続する。
接着剤（マウントペースト２５）を使用してガラスエポ
キシ基板２１とＩＣチップ２２を接着し、ボンディング
ワイヤー２３でガラスエポキシ基板２１の電極とＩＣチ
ップ２２の電極を電気的に接続するという手順で行われ
る。その後、このＩＣチップ２２とボンディングワイヤ
２３をモールド樹脂２４で封止することによってパッケ
ージングされる。その後、ペースト状のハンダ２６を塗
布したマザーボード２７の上に、このパッケージングさ
れた半導体装置をのせてリフロー炉に通して加熱し、ハ
ンダ付けを行って、ガラスエポキシ基板２１とマザーボ
ード２７を電気的に接続する。
【０００４】
【発明が解決しようとする課題】プラスチックパッケー
ジで問題とされているのは、パッケージクラック２８で
ある。このパッケージクラック２８は、ガラスエポキシ
基板２１が大気中の水分を吸湿している状態でリフロー
した場合、その熱でガラスエポキシ基板２１の水蒸気圧
が急激に増大し、ガラスエポキシ基板２１が水蒸気によ
る内圧に耐えきれなくなり膨張して割れるものである。
ガラスエポキシ基板２１は、モールドレジンと比較する
と吸水率が高く、大気中に放置するだけでパッケージク
ラック２８を引き起こすのに必要なだけの水分を吸湿し
てしまうので、パッケージクラック２８が起こりやすい
という問題があった。
ジで問題とされているのは、パッケージクラック２８で
ある。このパッケージクラック２８は、ガラスエポキシ
基板２１が大気中の水分を吸湿している状態でリフロー
した場合、その熱でガラスエポキシ基板２１の水蒸気圧
が急激に増大し、ガラスエポキシ基板２１が水蒸気によ
る内圧に耐えきれなくなり膨張して割れるものである。
ガラスエポキシ基板２１は、モールドレジンと比較する
と吸水率が高く、大気中に放置するだけでパッケージク
ラック２８を引き起こすのに必要なだけの水分を吸湿し
てしまうので、パッケージクラック２８が起こりやすい
という問題があった。
【０００５】また、ガラスエポキシ基板２１に直接ＩＣ
チップ２２を接着しているため、両者の密着性が低いと
リフロー時にガラスエポキシ基板２１とＩＣチップ２２
の間が水蒸気圧により剥離し、その後ガラスエポキシ基
板２１が膨張してクラック２８が発生してしまうという
問題があった。
チップ２２を接着しているため、両者の密着性が低いと
リフロー時にガラスエポキシ基板２１とＩＣチップ２２
の間が水蒸気圧により剥離し、その後ガラスエポキシ基
板２１が膨張してクラック２８が発生してしまうという
問題があった。
【０００６】本発明は上記のような事情を考慮し、ガラ
スエポキシ基板をベースとする半導体装置に、リフロー
時の熱衝撃によって発生するパッケージクラックを防止
することを目的とする。
スエポキシ基板をベースとする半導体装置に、リフロー
時の熱衝撃によって発生するパッケージクラックを防止
することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、ＩＣチップと、このＩＣチッ
プの収納部に貫通穴を形成したガラスエポキシ基板と、
このガラスエポキシ基板と前記ＩＣチップを接続する接
着剤とを具備したことを特徴とするものである。 ま
た、ガラスエポキシ基板のＩＣチップ収納部に貫通穴を
開ける工程と、前記貫通穴を開けたガラスエポキシ基板
と前記ＩＣチップを接着剤で接着する工程と、マザーボ
ード上にペースト状のハンダを塗布し、前記ガラスエポ
キシ基板及び前記ハンダを熱処理することにより、前記
ガラスエポキシ基板及び前記マザーボードを電気的に接
続するリフロー工程とを具備したことを特徴とする半導
体装置を実装したガラスエポキシ基板の製造方法があ
る。
に本発明の半導体装置は、ＩＣチップと、このＩＣチッ
プの収納部に貫通穴を形成したガラスエポキシ基板と、
このガラスエポキシ基板と前記ＩＣチップを接続する接
着剤とを具備したことを特徴とするものである。 ま
た、ガラスエポキシ基板のＩＣチップ収納部に貫通穴を
開ける工程と、前記貫通穴を開けたガラスエポキシ基板
と前記ＩＣチップを接着剤で接着する工程と、マザーボ
ード上にペースト状のハンダを塗布し、前記ガラスエポ
キシ基板及び前記ハンダを熱処理することにより、前記
ガラスエポキシ基板及び前記マザーボードを電気的に接
続するリフロー工程とを具備したことを特徴とする半導
体装置を実装したガラスエポキシ基板の製造方法があ
る。
【０００８】更に、前記リフローをする時に、前記貫通
穴から水を抜く工程を具備したことを特徴とする半導体
装置を実装したガラスエポキシ基板の製造方法がある。
更に、接着剤はフィルムタイプの接着剤を用いることが
好ましく、この接着剤の材料はシリコン変性ポリイミド
であるとよい。
穴から水を抜く工程を具備したことを特徴とする半導体
装置を実装したガラスエポキシ基板の製造方法がある。
更に、接着剤はフィルムタイプの接着剤を用いることが
好ましく、この接着剤の材料はシリコン変性ポリイミド
であるとよい。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施例に係る半導体装置及びその半導体装置を実装したガ
ラスエポキシ基板の製造方法を説明する。図１は、本発
明の第１の実施例に係る半導体装置の断面図、図２
（ａ）は、本発明の第１の実施例に係る半導体装置の下
面図である。
施例に係る半導体装置及びその半導体装置を実装したガ
ラスエポキシ基板の製造方法を説明する。図１は、本発
明の第１の実施例に係る半導体装置の断面図、図２
（ａ）は、本発明の第１の実施例に係る半導体装置の下
面図である。
【００１０】図中の半導体装置は、ＳＬＣＣ（Stackabl
e Leadless Chip Carrier ）型半導体パッケージで
ある。ベースとなるガラスエポキシ基板１のＩＣチップ
２の収納部に、スルーホールの加工と同時に貫通穴８を
設ける。マウントペースト５を用いてガラスエポキシ基
板１上にＩＣチップ２を接着し、ボンディングワイヤー
３でガラスエポキシ基板１とＩＣチップ２を電気的に接
続する。その後、ＩＣチップ２とボンディングワイヤー
３をポッティング樹脂４で封止してパッケージングが終
了する。その後、ペースト状のハンダ６を塗布したマザ
ーボード７の上に、このパッケージングされた半導体装
置をのせてリフロー炉に通してガラスエポキシ基板１と
ハンダ６を熱処理することにより、ガラスエポキシ基板
１とマザーボード７を電気的に接続する。
e Leadless Chip Carrier ）型半導体パッケージで
ある。ベースとなるガラスエポキシ基板１のＩＣチップ
２の収納部に、スルーホールの加工と同時に貫通穴８を
設ける。マウントペースト５を用いてガラスエポキシ基
板１上にＩＣチップ２を接着し、ボンディングワイヤー
３でガラスエポキシ基板１とＩＣチップ２を電気的に接
続する。その後、ＩＣチップ２とボンディングワイヤー
３をポッティング樹脂４で封止してパッケージングが終
了する。その後、ペースト状のハンダ６を塗布したマザ
ーボード７の上に、このパッケージングされた半導体装
置をのせてリフロー炉に通してガラスエポキシ基板１と
ハンダ６を熱処理することにより、ガラスエポキシ基板
１とマザーボード７を電気的に接続する。
【００１１】このＳＬＣＣ型半導体装置に関して、貫通
穴無しの半導体装置２０個と、図２（ａ）に示されてい
るような直径０．３ｍｍの貫通穴が５個ある半導体装置
１０個を用いて、温度：３０℃、湿度：６０％／ＲＨの
条件に設定したオーブンに１６８時間いれた後、ピーク
温度：２４０℃のリフローを４回繰り返して、耐リフロ
ー性の評価をおこなった。
穴無しの半導体装置２０個と、図２（ａ）に示されてい
るような直径０．３ｍｍの貫通穴が５個ある半導体装置
１０個を用いて、温度：３０℃、湿度：６０％／ＲＨの
条件に設定したオーブンに１６８時間いれた後、ピーク
温度：２４０℃のリフローを４回繰り返して、耐リフロ
ー性の評価をおこなった。
【００１２】その結果、貫通穴無しの基板には基板クラ
ックが見られたが、図２（ａ）の直径０．３ｍｍの貫通
穴が５個ある基板にはクラックは発生せず、基板の膨れ
も発生しなかった。
ックが見られたが、図２（ａ）の直径０．３ｍｍの貫通
穴が５個ある基板にはクラックは発生せず、基板の膨れ
も発生しなかった。
【００１３】また、本発明の第１の実施例に係る半導体
装置の変形例として、図２（ｂ）に示されている直径
０．３ｍｍの貫通穴が１個ある半導体装置を用いること
もできる。耐リフロー性の評価をおこなうと、貫通穴無
しの基板の場合に比べて基板クラックは発生しにくかっ
た。
装置の変形例として、図２（ｂ）に示されている直径
０．３ｍｍの貫通穴が１個ある半導体装置を用いること
もできる。耐リフロー性の評価をおこなうと、貫通穴無
しの基板の場合に比べて基板クラックは発生しにくかっ
た。
【００１４】次に、図３を参照して本発明の第２の実施
例に係る半導体装置及びその半導体装置の使用例を説明
する。図３は、本発明の第２の実施例に係る半導体装置
の断面図である。
例に係る半導体装置及びその半導体装置の使用例を説明
する。図３は、本発明の第２の実施例に係る半導体装置
の断面図である。
【００１５】図中の半導体装置は、ＱＦＮ（Quad Flat
Non-leaded package ）型半導体パッケージである。
ベースとなるガラスエポキシ基板１１のＩＣチップ１２
の接着部に、スルーホールの加工と同時に貫通穴１８を
設ける。マウントペースト１５を用いてガラスエポキシ
基板１１上にＩＣチップ１２を接着し、ボンディングワ
イヤー１３でガラスエポキシ基板１１とＩＣチップ１２
を電気的に接続する。その後、ＩＣチップ１２とボンデ
ィングワイヤー１３をモールド樹脂１４で封止してパッ
ケージングが終了する。その後、ペースト状のハンダ１
６を塗布したマザーボード１７の上に、このパッケージ
ングされた半導体装置をのせてリフロー炉に通してガラ
スエポキシ基板１１とハンダ１６を熱処理することによ
り、ガラスエポキシ基板１１とマザーボード１７を電気
的に接続する。
Non-leaded package ）型半導体パッケージである。
ベースとなるガラスエポキシ基板１１のＩＣチップ１２
の接着部に、スルーホールの加工と同時に貫通穴１８を
設ける。マウントペースト１５を用いてガラスエポキシ
基板１１上にＩＣチップ１２を接着し、ボンディングワ
イヤー１３でガラスエポキシ基板１１とＩＣチップ１２
を電気的に接続する。その後、ＩＣチップ１２とボンデ
ィングワイヤー１３をモールド樹脂１４で封止してパッ
ケージングが終了する。その後、ペースト状のハンダ１
６を塗布したマザーボード１７の上に、このパッケージ
ングされた半導体装置をのせてリフロー炉に通してガラ
スエポキシ基板１１とハンダ１６を熱処理することによ
り、ガラスエポキシ基板１１とマザーボード１７を電気
的に接続する。
【００１６】第１の実施例の場合と同様に、（Ａ）貫通
穴無し、（Ｂ）直径０．３ｍｍの貫通穴１個、（Ｃ）直
径０．３ｍｍの貫通穴５個の３種類の半導体装置につい
て温度：３０℃、湿度：６０％／ＲＨの条件下で前処理
した後、リフローを２回繰り返して耐リフロー性の評価
をおこなうと、前処理の時間の違いによるクラックの発
生状況は以下の表１のようになる。
穴無し、（Ｂ）直径０．３ｍｍの貫通穴１個、（Ｃ）直
径０．３ｍｍの貫通穴５個の３種類の半導体装置につい
て温度：３０℃、湿度：６０％／ＲＨの条件下で前処理
した後、リフローを２回繰り返して耐リフロー性の評価
をおこなうと、前処理の時間の違いによるクラックの発
生状況は以下の表１のようになる。
【００１７】
【表１】
【００１８】この結果をみると、貫通穴が１個の場合に
は前処理時間：１２０時間を経過するまでは基板クラッ
クが発生せず、貫通穴を５個にした場合には前処理を２
８８時間おこなっても基板クラックが発生しないことが
わかる。
は前処理時間：１２０時間を経過するまでは基板クラッ
クが発生せず、貫通穴を５個にした場合には前処理を２
８８時間おこなっても基板クラックが発生しないことが
わかる。
【００１９】なお、貫通穴の数及び大きさは上記第１及
び第２の実施例に限定されず、基板としての強度を保て
る範囲で数を増やしあるいは直径を大きくして、より高
い効果を得ることも可能である。
び第２の実施例に限定されず、基板としての強度を保て
る範囲で数を増やしあるいは直径を大きくして、より高
い効果を得ることも可能である。
【００２０】また、第１及び第２の実施例を用いて、ガ
ラスエポキシ基板１，１１とＩＣチップ２，１２との接
着剤として、マウントペースト５，１５の代わりにフィ
ルムタイプのシリコン変性ポリイミド接着剤を例えば厚
さ３０μｍで用いてもよい。例えば、図１のＳＬＣＣ型
半導体パッケージに用いられているガラスエポキシ基板
１と、シリコン変性ポリイミドフィルムタイプ接着剤と
の密着強度は以下の表２のとおりである。
ラスエポキシ基板１，１１とＩＣチップ２，１２との接
着剤として、マウントペースト５，１５の代わりにフィ
ルムタイプのシリコン変性ポリイミド接着剤を例えば厚
さ３０μｍで用いてもよい。例えば、図１のＳＬＣＣ型
半導体パッケージに用いられているガラスエポキシ基板
１と、シリコン変性ポリイミドフィルムタイプ接着剤と
の密着強度は以下の表２のとおりである。
【００２１】
【表２】
【００２２】この密着強度の値は、ワイヤーボンディン
グ可能な範囲である。更に、上記のサンプルのガラスエ
ポキシ基板１の耐熱温度は２８６℃であり、マウントプ
ロセスはこの温度以下で行われるため、この密着強度で
あれば、半導体プロセスに十分耐え得る。このフィルム
タイプの接着剤を用いることにより、リフロー時に接着
剤が貫通穴からもれて接着剤の量が場所によってばらつ
いてしまうことが防止される。
グ可能な範囲である。更に、上記のサンプルのガラスエ
ポキシ基板１の耐熱温度は２８６℃であり、マウントプ
ロセスはこの温度以下で行われるため、この密着強度で
あれば、半導体プロセスに十分耐え得る。このフィルム
タイプの接着剤を用いることにより、リフロー時に接着
剤が貫通穴からもれて接着剤の量が場所によってばらつ
いてしまうことが防止される。
【００２３】また、フィルムタイプの接着剤をＩＣチッ
プ２と同じ大きさかあるいはＩＣチップ２より一回り大
きくして接着に用いれば、ガラスエポキシ基板１とＩＣ
チップ２の間には隙間がなくなるので、マウントペース
ト５に比べてガラスエポキシ基板１とＩＣチップ２の両
者の密着性が向上する。リフロー時には密着性が低い場
所に水分がたまりクラックが発生しやすくなるが、フィ
ルムタイプの接着剤を用いることで一定箇所へ水分が集
まるのを防止することができ、水蒸気圧によるパッケー
ジクラックに対し有効に作用する。
プ２と同じ大きさかあるいはＩＣチップ２より一回り大
きくして接着に用いれば、ガラスエポキシ基板１とＩＣ
チップ２の間には隙間がなくなるので、マウントペース
ト５に比べてガラスエポキシ基板１とＩＣチップ２の両
者の密着性が向上する。リフロー時には密着性が低い場
所に水分がたまりクラックが発生しやすくなるが、フィ
ルムタイプの接着剤を用いることで一定箇所へ水分が集
まるのを防止することができ、水蒸気圧によるパッケー
ジクラックに対し有効に作用する。
【００２４】
【発明の効果】本発明によれば、ガラスエポキシ基板の
ＩＣチップ収納部に貫通穴を開けることでにより、リフ
ロー時に、ＩＣチップ下に水分がたまることによって起
こるパッケージクラックを防止することができる。
ＩＣチップ収納部に貫通穴を開けることでにより、リフ
ロー時に、ＩＣチップ下に水分がたまることによって起
こるパッケージクラックを防止することができる。
【図１】 本発明の第１の実施例の半導体装置の断面図
である。
である。
【図２】 （ａ）本発明の第１の実施例の半導体装置の
下面図である。 （ｂ）本発明の第１の実施例の半導体装置の変形例の下
面図である。
下面図である。 （ｂ）本発明の第１の実施例の半導体装置の変形例の下
面図である。
【図３】 本発明の第２の実施例の半導体装置の断面図
である。
である。
【図４】 従来の半導体装置の断面図である。
１，１１，２１…ガラスエポキシ基板、２，１２，２２
…ＩＣチップ、３，１３，２３…ボンディングワイヤ
ー、４…ポッティング樹脂、５，１５．２５…マウント
ペースト、６，１６，２６…ハンダ、７，１７，２７…
マザーボード、８，１８…貫通穴、９，１９，２９…パ
ターン、１４，２４…モールド樹脂、２８…基板クラッ
ク
…ＩＣチップ、３，１３，２３…ボンディングワイヤ
ー、４…ポッティング樹脂、５，１５．２５…マウント
ペースト、６，１６，２６…ハンダ、７，１７，２７…
マザーボード、８，１８…貫通穴、９，１９，２９…パ
ターン、１４，２４…モールド樹脂、２８…基板クラッ
ク
Claims (6)
- 【請求項１】 ＩＣチップと、このＩＣチップの収納部
に貫通穴を形成したガラスエポキシ基板と、このガラス
エポキシ基板と前記ＩＣチップを接続する接着剤とを具
備したことを特徴とする半導体装置。 - 【請求項２】 前記接着剤が、フィルムタイプの接着剤
であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 ガラスエポキシ基板のＩＣチップ収納部
に貫通穴を開ける工程と、前記貫通穴を開けたガラスエ
ポキシ基板と前記ＩＣチップを接着剤で接着する工程
と、マザーボード上にペースト状のハンダを塗布し、前
記ガラスエポキシ基板及び前記ハンダを熱処理すること
により、前記ガラスエポキシ基板及び前記マザーボード
を電気的に接続するリフロー工程とを具備したことを特
徴とする半導体装置を実装したガラスエポキシ基板の製
造方法。 - 【請求項４】 前記リフロー工程時に、前記貫通穴から
水を抜く工程を具備したことを特徴とする請求項３記載
の半導体装置を実装したガラスエポキシ基板の製造方
法。 - 【請求項５】 前記接着剤が、フィルムタイプの接着剤
であることを特徴とする請求項３記載の半導体装置を実
装したガラスエポキシ基板の製造方法。 - 【請求項６】 前記フィルムタイプの接着剤の材料は、
シリコン変性ポリイミドであることを特徴とする請求項
５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33287595A JPH09172103A (ja) | 1995-12-21 | 1995-12-21 | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33287595A JPH09172103A (ja) | 1995-12-21 | 1995-12-21 | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172103A true JPH09172103A (ja) | 1997-06-30 |
Family
ID=18259789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33287595A Pending JPH09172103A (ja) | 1995-12-21 | 1995-12-21 | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172103A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057321A (ja) * | 1999-08-18 | 2001-02-27 | Nec Corp | チップ型固体電解コンデンサ |
| KR100294508B1 (ko) * | 1998-02-25 | 2001-07-12 | 수 스틸 | 회로기판에칩을고정시키는방법및장치 |
| KR100386634B1 (ko) * | 2000-12-29 | 2003-06-02 | 앰코 테크놀로지 코리아 주식회사 | 비지에이 패키지용 기판의 습기 배출공 형성방법 |
| KR100680731B1 (ko) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 및 제조방법 |
| JP2010258049A (ja) * | 2009-04-22 | 2010-11-11 | Sanyo Electric Co Ltd | 固体電解コンデンサ |
| WO2018131189A1 (ja) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | 配線基板及びこれを用いた固体撮像装置 |
-
1995
- 1995-12-21 JP JP33287595A patent/JPH09172103A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294508B1 (ko) * | 1998-02-25 | 2001-07-12 | 수 스틸 | 회로기판에칩을고정시키는방법및장치 |
| JP2001057321A (ja) * | 1999-08-18 | 2001-02-27 | Nec Corp | チップ型固体電解コンデンサ |
| KR100680731B1 (ko) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 및 제조방법 |
| KR100386634B1 (ko) * | 2000-12-29 | 2003-06-02 | 앰코 테크놀로지 코리아 주식회사 | 비지에이 패키지용 기판의 습기 배출공 형성방법 |
| JP2010258049A (ja) * | 2009-04-22 | 2010-11-11 | Sanyo Electric Co Ltd | 固体電解コンデンサ |
| WO2018131189A1 (ja) * | 2017-01-16 | 2018-07-19 | シャープ株式会社 | 配線基板及びこれを用いた固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183682B2 (en) | Methods of packaging a semiconductor die and package formed by the methods | |
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| JPH10200005A (ja) | 表面実装型半導体パッケージ及びその製造方法 | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JP3760063B2 (ja) | 接着剤と封入剤の同時硬化によるエレクトロニックパッケージの製造方法 | |
| JP2625654B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| JPH09172103A (ja) | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP2001148447A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0715129A (ja) | 表面実装型半導体装置の実装構造および実装方法 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JPH10284648A (ja) | 半導体装置 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP2000114414A (ja) | 半導体パッケージおよびその製造方法 | |
| KR100499328B1 (ko) | 댐을 이용한 플립칩 패키징 방법 | |
| JP2009135279A (ja) | セラミックチップ部品 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH10223795A (ja) | 半導体パッケ−ジの製造方法 | |
| KR100192759B1 (ko) | 범프 칩 스케일 패키지의 범프 형성방법 | |
| JP3615368B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPH09181244A (ja) | 半導体装置 |