JPH0917714A - アライメント方法およびアライメント誤差検査方法 - Google Patents
アライメント方法およびアライメント誤差検査方法Info
- Publication number
- JPH0917714A JPH0917714A JP7163901A JP16390195A JPH0917714A JP H0917714 A JPH0917714 A JP H0917714A JP 7163901 A JP7163901 A JP 7163901A JP 16390195 A JP16390195 A JP 16390195A JP H0917714 A JPH0917714 A JP H0917714A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- layer
- axis direction
- mark
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】アライメント精度およびアライメント設計マー
ジンを変更させないで、、ＸおよびＹ軸方向の両方向に
おいてアライメントによる不良を低減することができる
アライメント方法およびこのアライメントにおけるアラ
イメント誤差を検査する方法を提供する。 【構成】ゲート層に形成されているＸ方向アライメント
マーク４ＧＸを用いてＸ軸方向のアライメントを行い、
フィールド層に形成されているＹ方向アライメントマー
ク４ＦＹを用いてＹ軸方向のアライメントを行う。
ジンを変更させないで、、ＸおよびＹ軸方向の両方向に
おいてアライメントによる不良を低減することができる
アライメント方法およびこのアライメントにおけるアラ
イメント誤差を検査する方法を提供する。 【構成】ゲート層に形成されているＸ方向アライメント
マーク４ＧＸを用いてＸ軸方向のアライメントを行い、
フィールド層に形成されているＹ方向アライメントマー
ク４ＦＹを用いてＹ軸方向のアライメントを行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造におけ
る、露光工程のアライメント方法および露光後のアライ
メント誤差検査方法に関する。
る、露光工程のアライメント方法および露光後のアライ
メント誤差検査方法に関する。
【０００２】
【従来の技術】まず図面を参照してフォトレジストの露
光工程におけるアライメント方法を説明する。
光工程におけるアライメント方法を説明する。
【０００３】図６はシリコンウェハ基板１上に半導体装
置を多数形成する際の露光ショット２のレイアウトの例
を示す図である。縮小投影露光装置において、シリコン
ウェハ基板上に塗布されたフォトレジストに露光ショッ
ト２を順次繰り返して行い（ステップーアンドーリピー
ト）、現像により得られたフォトレジストパターンをマ
スクにして加工膜を選択的にエッチングして加工膜を所
定形状にパターニングする。したがってこの露光ショッ
ト２は、既に形状形成されてある下層のパターンと位置
出し、すなわちアライメントしてから行う必要がある。
置を多数形成する際の露光ショット２のレイアウトの例
を示す図である。縮小投影露光装置において、シリコン
ウェハ基板上に塗布されたフォトレジストに露光ショッ
ト２を順次繰り返して行い（ステップーアンドーリピー
ト）、現像により得られたフォトレジストパターンをマ
スクにして加工膜を選択的にエッチングして加工膜を所
定形状にパターニングする。したがってこの露光ショッ
ト２は、既に形状形成されてある下層のパターンと位置
出し、すなわちアライメントしてから行う必要がある。
【０００４】図７は露光装置により基板を露光する時の
アライメント方法を示す図である。露光用原板であるレ
チクル１１はレチクルステージ１２に保持され、レチク
ル用アライメント機構１３により、レチクル上のパター
ン中心位置と露光装置の光軸１４とをアライメントした
後固定される。
アライメント方法を示す図である。露光用原板であるレ
チクル１１はレチクルステージ１２に保持され、レチク
ル用アライメント機構１３により、レチクル上のパター
ン中心位置と露光装置の光軸１４とをアライメントした
後固定される。
【０００５】また、シリコンウェハ基板１は露光装置の
光軸１４と垂直になるようにウェハステージ１５により
保持される。
光軸１４と垂直になるようにウェハステージ１５により
保持される。
【０００６】ウェハステージ１５を光軸と垂直面内の直
交面内の直交座標系Ｘ，Ｙ軸方向に移動して、シリコン
ウェハ基板１上の露光ショット２の中心位置と光軸１４
をアライメント（ウェハアライメント）する。
交面内の直交座標系Ｘ，Ｙ軸方向に移動して、シリコン
ウェハ基板１上の露光ショット２の中心位置と光軸１４
をアライメント（ウェハアライメント）する。
【０００７】このようにして、最終的にレチクルパター
ン中心位置とシリコンウェハ基板上の露光ショットの中
心位置がアライメントされる。
ン中心位置とシリコンウェハ基板上の露光ショットの中
心位置がアライメントされる。
【０００８】ウェハアライメントでは、シリコンウェハ
基板１上に形成されている各露光ショット２内のＸ，Ｙ
軸方向アライメント用マークの位置を、ウェハアライメ
ント機構１６により測定し、この測定値に基ずいてウェ
ハステージ１５を駆動し、露光ショット２の中心位置と
光軸１４をアライメントしている。
基板１上に形成されている各露光ショット２内のＸ，Ｙ
軸方向アライメント用マークの位置を、ウェハアライメ
ント機構１６により測定し、この測定値に基ずいてウェ
ハステージ１５を駆動し、露光ショット２の中心位置と
光軸１４をアライメントしている。
【０００９】図３は１露光ショット内の半導体装置の本
パターン（本来の集積回路を形成するためのパターン）
３とアライメントマークおよびアライメント誤差検査主
マークとのレイアウトの例を示す図である。この例で
は、下層のゲート層およびフィールド層がすでに本パタ
ーン内で所定形状に形状形成されており、これらの層の
形状形成の際に同時に、それぞれのアライメントマーク
（４ＧＸ，４ＧＹ，４ＦＸ，４ＦＹ）およびアライメン
ト誤差検査主マーク（５ＧＸ，５ＧＹ，５ＦＸ，５Ｆ
Ｙ）が形成される。
パターン（本来の集積回路を形成するためのパターン）
３とアライメントマークおよびアライメント誤差検査主
マークとのレイアウトの例を示す図である。この例で
は、下層のゲート層およびフィールド層がすでに本パタ
ーン内で所定形状に形状形成されており、これらの層の
形状形成の際に同時に、それぞれのアライメントマーク
（４ＧＸ，４ＧＹ，４ＦＸ，４ＦＹ）およびアライメン
ト誤差検査主マーク（５ＧＸ，５ＧＹ，５ＦＸ，５Ｆ
Ｙ）が形成される。
【００１０】図９は従来技術のアライメント手順を示し
た図である。アライメントの手順では、ウェハ位置の粗
調整の後、第ａ層のアライメントマークを用いて高精度
ウェハアライメントが行なわれており、高精度ウェハア
ライメントで用いられる代表的な手法では、複数の指定
された抽出露光ショット（第１ショット〜第ｎショッ
ト）の測定位置から全露光ショットの位置を計算して求
めている。また全露光ショットで位置測定を行い各露光
ショット毎の測定結果により露光する方法も用いられて
いる。
た図である。アライメントの手順では、ウェハ位置の粗
調整の後、第ａ層のアライメントマークを用いて高精度
ウェハアライメントが行なわれており、高精度ウェハア
ライメントで用いられる代表的な手法では、複数の指定
された抽出露光ショット（第１ショット〜第ｎショッ
ト）の測定位置から全露光ショットの位置を計算して求
めている。また全露光ショットで位置測定を行い各露光
ショット毎の測定結果により露光する方法も用いられて
いる。
【００１１】従来技術では、既に形成された複数のパタ
ーン層（図３ではゲート層およびフィールド層）のう
ち、同一のパターン層（第ａ層）のアライメントマーク
を用いてＸ方向およびＹ方向のアライメントを行なって
いた。
ーン層（図３ではゲート層およびフィールド層）のう
ち、同一のパターン層（第ａ層）のアライメントマーク
を用いてＸ方向およびＹ方向のアライメントを行なって
いた。
【００１２】以下、これからの露光によりパターニング
を行う層を露光層と称し、アライメントマークを用いる
層をアライメント層と称す。図９ではａ層がアライメン
ト層である。
を行う層を露光層と称し、アライメントマークを用いる
層をアライメント層と称す。図９ではａ層がアライメン
ト層である。
【００１３】すなわち従来技術では、図３の場合、アラ
イメント層としてゲート層を用いてＸ方向アライメント
マーク４ＧＸによりＸ方向のアライメントを行いＹ方向
アライメントマーク４ＧＹを用いてＹ方向のアライメン
トを行っていた。
イメント層としてゲート層を用いてＸ方向アライメント
マーク４ＧＸによりＸ方向のアライメントを行いＹ方向
アライメントマーク４ＧＹを用いてＹ方向のアライメン
トを行っていた。
【００１４】あるいはアライメント層としてフィールド
層を用いてＸ方向アライメントマーク４ＦＸによりＸ方
向のアライメントを行いＹ方向アライメントマーク４Ｆ
Ｙを用いてＹ方向のアライメントを行っていた。
層を用いてＸ方向アライメントマーク４ＦＸによりＸ方
向のアライメントを行いＹ方向アライメントマーク４Ｆ
Ｙを用いてＹ方向のアライメントを行っていた。
【００１５】図８（Ａ）はスタック容量型ＤＲＡＭのメ
モリーセルで使用されるＭＯＳトランジスタパターンの
例を示し、図８（Ｂ）および図８（Ｃ）はそれぞれ図８
（Ａ）のＢ−ＢおよびＣ−Ｃ部の断面図である。
モリーセルで使用されるＭＯＳトランジスタパターンの
例を示し、図８（Ｂ）および図８（Ｃ）はそれぞれ図８
（Ａ）のＢ−ＢおよびＣ−Ｃ部の断面図である。
【００１６】ＭＯＳトランジスタの活性領域を区画する
ためのフィールド層２１と、ゲート層２２と、ソース部
２４へビット線を接続するためのコンタクト孔を形成す
るコンタクト孔形成領域２３Ｔを有するビットコンタク
ト層（層間絶縁膜）２３とを具備して構成されている。
ためのフィールド層２１と、ゲート層２２と、ソース部
２４へビット線を接続するためのコンタクト孔を形成す
るコンタクト孔形成領域２３Ｔを有するビットコンタク
ト層（層間絶縁膜）２３とを具備して構成されている。
【００１７】この後、図示していないビット線層と、ド
レイン部へ容量を接続するための容量コンタクト層と、
容量層とを形成してメモリーセルとする。
レイン部へ容量を接続するための容量コンタクト層と、
容量層とを形成してメモリーセルとする。
【００１８】そしてゲート層およびフィールド層は下層
としてすでにパターンが形状形成されており、アライメ
ントを行なった後にフォトレジスト２５へ露光を行い、
現像後のフォトレジストパターンをマスクにしてビット
コンタクト層２３を選択的にエッチング除去してパター
ニングしてそのコンタクト孔形成領域２３Ｔにコンタク
ト孔を形成するものであるから、ビットコンタクト層２
３が露光層となる。
としてすでにパターンが形状形成されており、アライメ
ントを行なった後にフォトレジスト２５へ露光を行い、
現像後のフォトレジストパターンをマスクにしてビット
コンタクト層２３を選択的にエッチング除去してパター
ニングしてそのコンタクト孔形成領域２３Ｔにコンタク
ト孔を形成するものであるから、ビットコンタクト層２
３が露光層となる。
【００１９】各パターン間の重ね合わせにはアライメン
トマージンが必要であるが、露光装置の性能上最低限必
要となる最小アライメントマージンＭMIN 以上となるよ
うに設計されている。この最小アライメントマージンＭ
MIN とは、露光装置によりそれ以上精度を上げることが
出来ない限界のアライメント位置誤差量と等しいパター
ン間の寸法である。
トマージンが必要であるが、露光装置の性能上最低限必
要となる最小アライメントマージンＭMIN 以上となるよ
うに設計されている。この最小アライメントマージンＭ
MIN とは、露光装置によりそれ以上精度を上げることが
出来ない限界のアライメント位置誤差量と等しいパター
ン間の寸法である。
【００２０】このパターンの場合、ビット線コンタクト
層２３のコンタクト孔形成領域２３Ｔは、Ｙ方向では、
フィールド層２１に対するアライメントマージンＭFCY
（サフックスのＦはフィールド層、Ｃはコンタクト層、
ＹはＹ方向を意味する。以下同様）が最小アライメント
マージンＭMIN となっており、ゲート層２２に対するア
ライメントマージンＭGCY （サフックスのＧはゲート層
を意味する。以下同様）に対しては無制限となってい
る。
層２３のコンタクト孔形成領域２３Ｔは、Ｙ方向では、
フィールド層２１に対するアライメントマージンＭFCY
（サフックスのＦはフィールド層、Ｃはコンタクト層、
ＹはＹ方向を意味する。以下同様）が最小アライメント
マージンＭMIN となっており、ゲート層２２に対するア
ライメントマージンＭGCY （サフックスのＧはゲート層
を意味する。以下同様）に対しては無制限となってい
る。
【００２１】Ｘ方向では、ゲート層２２に対するアライ
メントマージンＭGCX が最小アライメントマージンＭ
MIN となっており、フィールド層２１に対するアライメ
ントマージンＭFCX は２×ＭMIN となっている。したが
って次の第１式乃至第３式となる。
メントマージンＭGCX が最小アライメントマージンＭ
MIN となっており、フィールド層２１に対するアライメ
ントマージンＭFCX は２×ＭMIN となっている。したが
って次の第１式乃至第３式となる。
【００２２】ＭFCX ＝２×ＭMIN ………第１式 ＭFCY ＝ＭMIN ………第２式 ＭGCX ＝ＭMIN ………第３式 ビット線コタクト層２３を露光する場合のアライメント
ではフィールド層２１またはゲート層２２のどちらかの
層をアライメント層とし、このアライメント層に対して
アライメントすることとなる。またゲート層２２はフィ
ールド層２１にアライメントされているものとする。
ではフィールド層２１またはゲート層２２のどちらかの
層をアライメント層とし、このアライメント層に対して
アライメントすることとなる。またゲート層２２はフィ
ールド層２１にアライメントされているものとする。
【００２３】ビット線コンタクト層２３をフィールド層
２１に対してアライメントした場合には、すなわち図３
のフィールド層に形成されたＸ方向アライメントマーク
４ＦＸおよびＹ方向アライメントマーク４ＦＹを用いて
アライメントした場合には、露光層であるビット線コン
タクト層２３とアライメント層であるフィールド層２１
とのアライメント誤差（標準偏差σFCX ，σFCY ）は、
非アライメント層であるゲート層２２に対するアライメ
ント誤差（標準偏差σGCX ，σGCY ）よりも小さくな
る。この理由は、フィールド層２１とゲート層２２とが
アライメント誤差（標準偏差σFGX ，σFGY ）で作られ
ていたならば、ビットコンタクト層２３とゲート層２２
とのアライメント誤差（標準偏差σGCX ，σGCY ）は次
の第４式および第５式のようになるからである。
２１に対してアライメントした場合には、すなわち図３
のフィールド層に形成されたＸ方向アライメントマーク
４ＦＸおよびＹ方向アライメントマーク４ＦＹを用いて
アライメントした場合には、露光層であるビット線コン
タクト層２３とアライメント層であるフィールド層２１
とのアライメント誤差（標準偏差σFCX ，σFCY ）は、
非アライメント層であるゲート層２２に対するアライメ
ント誤差（標準偏差σGCX ，σGCY ）よりも小さくな
る。この理由は、フィールド層２１とゲート層２２とが
アライメント誤差（標準偏差σFGX ，σFGY ）で作られ
ていたならば、ビットコンタクト層２３とゲート層２２
とのアライメント誤差（標準偏差σGCX ，σGCY ）は次
の第４式および第５式のようになるからである。
【００２４】 σGCX 2 ＝σFGX 2 ＋σFCX 2 ………第４式 σGCY 2 ＝σFGY 2 ＋σFCY 2 ………第５式 製造歩留まりを確保するためにはアライメント誤差をア
ライメントマージンに対して十分小さくする必要があ
る。例えば３σルールを採用した場合には、次の第６式
乃至第８式のようになる。
ライメントマージンに対して十分小さくする必要があ
る。例えば３σルールを採用した場合には、次の第６式
乃至第８式のようになる。
【００２５】 （３×σFCX ）2 〈 ＭFCX 2 …………第６式 （３×σFCY ）2 〈 ＭFCY 2 …………第７式 （３×σGCX ）2 ＝（３×σFGX ）2 ＋（３×σFCX ）2 〈 ＭGCX 2 ……… ……第８式 アライメント誤差はアライメント機構自身が持つ誤差
（標準偏差σA ）とアライメントマークの形状劣化によ
る誤差増加要因等がある。アライメントマークの形状劣
化による誤差増加を十分に低減した場合、各層でのアラ
イメント誤差はアライメント機構誤差σA 程度にするこ
とができる。このとき、第６式乃至第８式は次の第９式
乃至第１１式のようになる。
（標準偏差σA ）とアライメントマークの形状劣化によ
る誤差増加要因等がある。アライメントマークの形状劣
化による誤差増加を十分に低減した場合、各層でのアラ
イメント誤差はアライメント機構誤差σA 程度にするこ
とができる。このとき、第６式乃至第８式は次の第９式
乃至第１１式のようになる。
【００２６】 （３×σA ）2 〈ＭFCX 2 ＝４×ＭMIN 2 ………第９式 （３×σA ）2 〈ＭFCY 2 ＝ＭMIN 2 ……………第１０式 ２×（３×σA ）2 〈ＭGCX 2 ＝ＭMIN 2 ………第１１式 これらの中で第１１式がアライメントマージンに対する
最も厳しい条件となり、アライメント２回分の誤差を最
小アライメントマージンＭMIN の３σルール以下（３×
σをＭMIN ／２0.5 以下）にする必要があることにな
る。
最も厳しい条件となり、アライメント２回分の誤差を最
小アライメントマージンＭMIN の３σルール以下（３×
σをＭMIN ／２0.5 以下）にする必要があることにな
る。
【００２７】以上のように、図８に示すスタック容量型
ＤＲＡＭメモリーセルのＭＯＳトランジスタのビット線
コンタクト層２３をパターニングして形状形成するため
の露光を行なう際に、フィールド層２１をアライメント
層として、露光層であるビット線コンタクト層２３をフ
ィールド層２１に対してアライメントした場合には、Ｘ
方向におけるビット線コンタクト層２３とゲート層２２
とのアライメントが厳しい条件となり、したがってこの
箇所のアライメントマージンＭGCX を最小アライメント
マージンの２0.5 倍に設計する必要があった。
ＤＲＡＭメモリーセルのＭＯＳトランジスタのビット線
コンタクト層２３をパターニングして形状形成するため
の露光を行なう際に、フィールド層２１をアライメント
層として、露光層であるビット線コンタクト層２３をフ
ィールド層２１に対してアライメントした場合には、Ｘ
方向におけるビット線コンタクト層２３とゲート層２２
とのアライメントが厳しい条件となり、したがってこの
箇所のアライメントマージンＭGCX を最小アライメント
マージンの２0.5 倍に設計する必要があった。
【００２８】一方、ビット線コンタクト層２３をパター
ニング形状形成するための露光を行なうする際に、ゲー
ト層２２をアライメント層として、露光層であるビット
線コンタクト層２３をゲート層２２に対してアライメン
トした場合には、すなわち図３のゲート層に形成された
Ｘ方向アライメントマーク４ＧＸおよびＹ方向アライメ
ントマーク４ＧＹを用いてアライメントした場合には、
Ｘ方向では問題ないが、今度はＹ方向におけるビット線
コンタクト層２３のコンタクト孔形成領域２３Ｔとフィ
ールド層２１とのアライメントが厳しい条件となり、こ
の箇所のアライメントマージンＭFCY を最小アライメン
トマージンの２0.5 倍に設計する必要が生じる。
ニング形状形成するための露光を行なうする際に、ゲー
ト層２２をアライメント層として、露光層であるビット
線コンタクト層２３をゲート層２２に対してアライメン
トした場合には、すなわち図３のゲート層に形成された
Ｘ方向アライメントマーク４ＧＸおよびＹ方向アライメ
ントマーク４ＧＹを用いてアライメントした場合には、
Ｘ方向では問題ないが、今度はＹ方向におけるビット線
コンタクト層２３のコンタクト孔形成領域２３Ｔとフィ
ールド層２１とのアライメントが厳しい条件となり、こ
の箇所のアライメントマージンＭFCY を最小アライメン
トマージンの２0.5 倍に設計する必要が生じる。
【００２９】次に従来の技術によるアライメントを用い
て露光した後のアライメント誤差の検査方法について説
明する。半導体装置の各層のパターンを形成する際には
アライメント検査マークも同時に形成している。
て露光した後のアライメント誤差の検査方法について説
明する。半導体装置の各層のパターンを形成する際には
アライメント検査マークも同時に形成している。
【００３０】従来のアライメント方法では、露光層を同
一のアライメント層に対してＸ，Ｙ軸方向のアライメン
トをしていた為、アライメント誤差の検査においても
Ｘ，Ｙ軸方向とも同一のアライメント層と露光層との間
のアライメント誤差を検査していた。この方法ではアラ
イメント層に形成されたＸ軸方向アライメント誤差検査
主マークと、フォトレジスト層に形成されたＸ軸方向ア
ライメント誤差検査用副マークとを用いて、Ｘ軸方向の
アライメント誤差検査を行い、Ｘ軸用と同一のアライメ
ント層に形成されたＹ軸方向アライメント誤差検査主マ
ークと、フォトレジスト層に形成されたＹ軸方向アライ
メント誤差検査用副マークとを用いて、Ｙ軸方向のアラ
イメント誤差検査を行っていた。すなわち、フィールド
層をアライメント層としてアライメントした場合には、
図３のフィールド層に形成されたＸ方向アライメント誤
差検査主マーク５ＦＸおよびＹ方向アライメント誤差検
査主マーク５ＦＹを用いてＸ方向およびＹ方向のアライ
メント誤差をそれぞれ検査し、ゲート層をアライメント
層としてアライメントした場合には、図３のゲート層に
形成されたＸ方向アライメント誤差検査主マーク５ＧＸ
およびＹ方向アライメント誤差検査主マーク５ＧＹを用
いてＸ方向およびＹ方向のアライメント誤差をそれぞれ
検査していた。
一のアライメント層に対してＸ，Ｙ軸方向のアライメン
トをしていた為、アライメント誤差の検査においても
Ｘ，Ｙ軸方向とも同一のアライメント層と露光層との間
のアライメント誤差を検査していた。この方法ではアラ
イメント層に形成されたＸ軸方向アライメント誤差検査
主マークと、フォトレジスト層に形成されたＸ軸方向ア
ライメント誤差検査用副マークとを用いて、Ｘ軸方向の
アライメント誤差検査を行い、Ｘ軸用と同一のアライメ
ント層に形成されたＹ軸方向アライメント誤差検査主マ
ークと、フォトレジスト層に形成されたＹ軸方向アライ
メント誤差検査用副マークとを用いて、Ｙ軸方向のアラ
イメント誤差検査を行っていた。すなわち、フィールド
層をアライメント層としてアライメントした場合には、
図３のフィールド層に形成されたＸ方向アライメント誤
差検査主マーク５ＦＸおよびＹ方向アライメント誤差検
査主マーク５ＦＹを用いてＸ方向およびＹ方向のアライ
メント誤差をそれぞれ検査し、ゲート層をアライメント
層としてアライメントした場合には、図３のゲート層に
形成されたＸ方向アライメント誤差検査主マーク５ＧＸ
およびＹ方向アライメント誤差検査主マーク５ＧＹを用
いてＸ方向およびＹ方向のアライメント誤差をそれぞれ
検査していた。
【００３１】
【発明が解決しようとする課題】以上のように従来のア
ライメント方法では、Ｘ軸方向およびＹ軸方向の両方向
を同一層のアライメントマークによりアライメントして
いたため、Ｘ，Ｙ軸方向に対して異なる層で最小アライ
メントマージンが採用されていた場合は、製造能力を保
障するアライメント誤差を最小アライメントマージンの
１／２0.5 以下ににする必要があるが、製造能力には限
界があるからアライメント不良が多く発生する問題点を
有していた。一方、アライメント不良を低減するため
に、上記図８の場合では、この箇所に相当するアライメ
ントマージンＭGCX もしくはＭFCY を最小アライメント
マージンの２0.5 倍に設計するとそれだけ集積度が犠牲
になる問題点が生じる。
ライメント方法では、Ｘ軸方向およびＹ軸方向の両方向
を同一層のアライメントマークによりアライメントして
いたため、Ｘ，Ｙ軸方向に対して異なる層で最小アライ
メントマージンが採用されていた場合は、製造能力を保
障するアライメント誤差を最小アライメントマージンの
１／２0.5 以下ににする必要があるが、製造能力には限
界があるからアライメント不良が多く発生する問題点を
有していた。一方、アライメント不良を低減するため
に、上記図８の場合では、この箇所に相当するアライメ
ントマージンＭGCX もしくはＭFCY を最小アライメント
マージンの２0.5 倍に設計するとそれだけ集積度が犠牲
になる問題点が生じる。
【００３２】したがって本発明の目的は、従来の同一の
アライメント精度、同一のアライメント設計マージンを
用いても、ＸおよびＹ軸方向の両方向においてアライメ
ントによる不良を低減することができるアライメント方
法およびこのアライメントにおけるアライメント誤差を
検査する有効な方法を提供することである。
アライメント精度、同一のアライメント設計マージンを
用いても、ＸおよびＹ軸方向の両方向においてアライメ
ントによる不良を低減することができるアライメント方
法およびこのアライメントにおけるアライメント誤差を
検査する有効な方法を提供することである。
【００３３】
【課題を解決するための手段】本発明のアライメント方
法は、露光用原板であるレチクルの像を対象の基板上に
投影露光する際の、基板位置とレチクル位置とを位置合
わせするアライメント方法において、アライメントは露
光装置の光軸と垂直な面内の直交座標系のＸ軸方向とＹ
軸方向について行われ、基板表面には既に複数のパター
ン層が形状形成されており、前記複数のパターン層のう
ちから選択された第１のパターン層に形成されているＸ
軸方向アライメント用マークを用いてＸ軸方向のアライ
メントを行い、前記第１のパターン層とは異なる第２の
パターン層に形成されているＹ軸方向アライメント用マ
ークを用いてＹ軸方向のアライメントを行うことを特徴
とし、その誤差検査方法は、Ｘ軸方向のアライメントに
用いられたパターン層に形成されているＸ軸方向アライ
メント誤差検査用主マークと、フォトレジスト層に露光
形成され現像後に現われたＸ軸方向アライメント誤差検
査用副マークとを用いて、Ｘ軸方向のアライメント誤差
検査を行い、Ｙ軸方向のアライメントに用いられたパタ
ーン層に形成されているＹ軸方向アライメント誤差検査
用主マークと、フォトレジスト層に露光形成され現像後
に現われたＹ軸方向アライメント誤差検査用副マークと
を用いて、Ｙ軸方向のアライメント誤差検査を行うこと
を特徴とする。
法は、露光用原板であるレチクルの像を対象の基板上に
投影露光する際の、基板位置とレチクル位置とを位置合
わせするアライメント方法において、アライメントは露
光装置の光軸と垂直な面内の直交座標系のＸ軸方向とＹ
軸方向について行われ、基板表面には既に複数のパター
ン層が形状形成されており、前記複数のパターン層のう
ちから選択された第１のパターン層に形成されているＸ
軸方向アライメント用マークを用いてＸ軸方向のアライ
メントを行い、前記第１のパターン層とは異なる第２の
パターン層に形成されているＹ軸方向アライメント用マ
ークを用いてＹ軸方向のアライメントを行うことを特徴
とし、その誤差検査方法は、Ｘ軸方向のアライメントに
用いられたパターン層に形成されているＸ軸方向アライ
メント誤差検査用主マークと、フォトレジスト層に露光
形成され現像後に現われたＸ軸方向アライメント誤差検
査用副マークとを用いて、Ｘ軸方向のアライメント誤差
検査を行い、Ｙ軸方向のアライメントに用いられたパタ
ーン層に形成されているＹ軸方向アライメント誤差検査
用主マークと、フォトレジスト層に露光形成され現像後
に現われたＹ軸方向アライメント誤差検査用副マークと
を用いて、Ｙ軸方向のアライメント誤差検査を行うこと
を特徴とする。
【００３４】
【作用】このように本発明では、Ｘ軸方向のアライメン
トとＹ軸方向のアライメントとをたがいに異なるパター
ン層（アライメント層）に対して行うから、各パターン
層のなかでアライメントマージンが最小である層がＸ方
向とＹ方向とで異なる場合に、Ｘ方向とＹ方向のアライ
メントを、それぞれに対して最小アライメントマージン
となっている層のＸ方向アライメントマークもしくはＹ
方向アライメントマークによりアライメントすることが
できる。
トとＹ軸方向のアライメントとをたがいに異なるパター
ン層（アライメント層）に対して行うから、各パターン
層のなかでアライメントマージンが最小である層がＸ方
向とＹ方向とで異なる場合に、Ｘ方向とＹ方向のアライ
メントを、それぞれに対して最小アライメントマージン
となっている層のＸ方向アライメントマークもしくはＹ
方向アライメントマークによりアライメントすることが
できる。
【００３５】
【実施例】以下、図面を参照して本発明を説明する。
【００３６】図１は本発明の第１の実施例のアライメン
ト方法のアライメント手順を示した図である。従来と同
様にして、Ｘ方向およびＹ方向の粗調整用アライメント
マーク（図示省略）の測定を行い、これによりウェハ基
板の平行移動と回転を行うウェハ位置の粗調整の後、高
精度のアライメントが行なわれる。高精度ウェハアライ
メントでは、Ｘ軸方向アライメント用に指定されたパタ
ーン層の第ｘ層に形成されたＸ軸方向用のアライメント
マークを用いてＸ軸方向のアライメントを行い、Ｙ軸方
向アライメント用に指定されたパターン層の第ｙ層に形
成されたＹ軸方向用のアライメントマークを用いてＹ軸
方向のアライメントを行う。
ト方法のアライメント手順を示した図である。従来と同
様にして、Ｘ方向およびＹ方向の粗調整用アライメント
マーク（図示省略）の測定を行い、これによりウェハ基
板の平行移動と回転を行うウェハ位置の粗調整の後、高
精度のアライメントが行なわれる。高精度ウェハアライ
メントでは、Ｘ軸方向アライメント用に指定されたパタ
ーン層の第ｘ層に形成されたＸ軸方向用のアライメント
マークを用いてＸ軸方向のアライメントを行い、Ｙ軸方
向アライメント用に指定されたパターン層の第ｙ層に形
成されたＹ軸方向用のアライメントマークを用いてＹ軸
方向のアライメントを行う。
【００３７】図８のスタック容量型ＤＲＡＭのメモリー
セルで使用されるＭＯＳトランジスタパターンにおいて
ビット線コンタクト層２３を露光する場合には、アライ
メントはＸ方向はゲート層２２をアライメント層の第ｘ
層として、このゲート層２２に対して行い、Ｙ方向はフ
ィールド層２１をアライメント層の第ｙ層として、この
フィールド層２１に対して行う。
セルで使用されるＭＯＳトランジスタパターンにおいて
ビット線コンタクト層２３を露光する場合には、アライ
メントはＸ方向はゲート層２２をアライメント層の第ｘ
層として、このゲート層２２に対して行い、Ｙ方向はフ
ィールド層２１をアライメント層の第ｙ層として、この
フィールド層２１に対して行う。
【００３８】すなわち、Ｘ方向は図３のゲート層に形成
されたＸ方向アライメントマーク４ＧＸを用いて行い、
Ｙ方向は図３のフィールド層に形成されたＹ方向アライ
メントマーク４ＧＹを用いて行う。
されたＸ方向アライメントマーク４ＧＸを用いて行い、
Ｙ方向は図３のフィールド層に形成されたＹ方向アライ
メントマーク４ＧＹを用いて行う。
【００３９】フィールド層２１に対するＸ方向アライメ
ント誤差（標準偏差σFCX ）と、ゲート層２２に対する
Ｙ方向アライメント誤差（標準偏差σGCY ）とは次の第
１２式および第１３式のようになる。
ント誤差（標準偏差σFCX ）と、ゲート層２２に対する
Ｙ方向アライメント誤差（標準偏差σGCY ）とは次の第
１２式および第１３式のようになる。
【００４０】 σFCX 2 ＝σFGX 2 ＋σGCX 2 …………第１２式 σGCY 2 ＝σFGY 2 ＋σFCY 2 …………第１３式 ここでゲート層２２とビット線コンタクト層２３のコン
タクト孔形成領域２３ＴとのＹ方向の関係、すなわちσ
GCY にはマージンの制限がないので第１３式は考えなく
てもよい。３σルールを採用した場合には、次の第１４
式乃至第１６式のようにする必要があることになる。
タクト孔形成領域２３ＴとのＹ方向の関係、すなわちσ
GCY にはマージンの制限がないので第１３式は考えなく
てもよい。３σルールを採用した場合には、次の第１４
式乃至第１６式のようにする必要があることになる。
【００４１】 （３×σFCX ）2 ＝（３×σFGX ）2 ＋（３×σGCX ）2 〈 ＭFGX 2 ……… ……………第１４式 （３×σFCY ）2 〈 ＭFCY 2 …………第１５式 （３×σGCX ）2 〈 ＭGCX 2 …………第１６式 アライメントマークの形状劣化による誤差増加を十分に
低減した場合、各層でのアライメント誤差はアライメン
ト機構誤差σA 程度にすることができ、また、ゲート層
がフィールド層にアライメントされていれば、次の第１
７式乃至第１９式のようになる。
低減した場合、各層でのアライメント誤差はアライメン
ト機構誤差σA 程度にすることができ、また、ゲート層
がフィールド層にアライメントされていれば、次の第１
７式乃至第１９式のようになる。
【００４２】 ２×（３×σA ）2 〈 ＭFCX 2 ＝４×ＭMIN 2 …………第１７式 （３×σA ）2 〈 ＭFCY 2 ＝ＭMIN 2 …………第１８式 （３×σA ）2 〈 ＭGCX 2 ＝ＭMIN 2 …………第１９式 アライメントに対する条件は第１８式、第１９式より、
３×σA 〈 ＭMIN となる。これは従来の方法に比べ、
アライメントマージンが実効的に２0.5 倍拡大したこと
と同等になる。
３×σA 〈 ＭMIN となる。これは従来の方法に比べ、
アライメントマージンが実効的に２0.5 倍拡大したこと
と同等になる。
【００４３】また図１の第１の実施例は、グローバル・
アライメント法に本発明を適用したものである。すなわ
ち抽出した１０個程度のショット（第１ショット〜第ｎ
ショット）のアライメントマーク位置を測定し、これら
から全体の平行移動誤差、Ｘ，Ｙ方向のステージ送り軸
の回転誤差、ステージ送りのピッチ倍率誤差を計算す
る。そしてこれをもとに、ステージ送りを補正してそれ
ぞれのショット露光を開始する。すなわちこの方式で
は、送り量は全ショット共、隣接するショット間のピッ
チ設定値（一定）にピッチ倍率補正値を掛けた同一量と
なる。
アライメント法に本発明を適用したものである。すなわ
ち抽出した１０個程度のショット（第１ショット〜第ｎ
ショット）のアライメントマーク位置を測定し、これら
から全体の平行移動誤差、Ｘ，Ｙ方向のステージ送り軸
の回転誤差、ステージ送りのピッチ倍率誤差を計算す
る。そしてこれをもとに、ステージ送りを補正してそれ
ぞれのショット露光を開始する。すなわちこの方式で
は、送り量は全ショット共、隣接するショット間のピッ
チ設定値（一定）にピッチ倍率補正値を掛けた同一量と
なる。
【００４４】図２は本発明の第２の実施例によるアライ
メント手順を示した図であり、各露光ショット毎にウェ
ハアライメントによる位置測定を行って位置出し直後に
それぞれの露光をするダイ・バイ・ダイ・アライメント
法に本発明を適用したものであり、この場合も第１の実
施例と同様の効果を有する。
メント手順を示した図であり、各露光ショット毎にウェ
ハアライメントによる位置測定を行って位置出し直後に
それぞれの露光をするダイ・バイ・ダイ・アライメント
法に本発明を適用したものであり、この場合も第１の実
施例と同様の効果を有する。
【００４５】すなわちこの第２の実施例では、第１ショ
ットから第ｎショットの各露光ショット毎にウェハアラ
イメントによる位置測定をＸ方向では第ｘ層のＸ方向ア
ライメントマーク（図３のゲート層に形成されたＸ方向
アライメントマーク４ＧＸ）を用いて行い、Ｙ方向では
第ｙ層のＹ方向アライメントマーク（図３のフィールド
層に形成されたＹ方向アライメントマーク４ＧＹ）を用
いて行った後、各ショット各々の測定結果からそれ自身
のショットの中心位置を計算し、これをもとにステージ
送りを補正し、各ショット間はばらばらで、それぞれの
ショットに最適な送り量で送られた後、それぞれの露光
ショットが行なわれる。直後に露光する方法に対して本
発明による方法を適用した例である。この場合も第１の
実施例と同じ効果がある。
ットから第ｎショットの各露光ショット毎にウェハアラ
イメントによる位置測定をＸ方向では第ｘ層のＸ方向ア
ライメントマーク（図３のゲート層に形成されたＸ方向
アライメントマーク４ＧＸ）を用いて行い、Ｙ方向では
第ｙ層のＹ方向アライメントマーク（図３のフィールド
層に形成されたＹ方向アライメントマーク４ＧＹ）を用
いて行った後、各ショット各々の測定結果からそれ自身
のショットの中心位置を計算し、これをもとにステージ
送りを補正し、各ショット間はばらばらで、それぞれの
ショットに最適な送り量で送られた後、それぞれの露光
ショットが行なわれる。直後に露光する方法に対して本
発明による方法を適用した例である。この場合も第１の
実施例と同じ効果がある。
【００４６】次に図４および図５を参照して、本発明に
よるアライメント方法を用いて露光した後のアライメン
ト誤差の検査方法について説明する。図４は、図３のＡ
−Ａ部を拡大して示した図であり、（Ａ）は露光プロセ
スにおけるアライメント時の断面図、（Ｂ）は露光およ
びレジストの現像後の断面図、（Ｃ）は（Ｂ）をＣ−Ｃ
方向から視た平面図である。図５は、図３のＢ−Ｂ部を
拡大して示した図であり、（Ａ）は露光プロセスにおけ
るアライメント時の断面図、（Ｂ）は露光およびレジス
トの現像後の断面図、（Ｃ）は（Ｂ）をＣ−Ｃ方向から
視た平面図である。
よるアライメント方法を用いて露光した後のアライメン
ト誤差の検査方法について説明する。図４は、図３のＡ
−Ａ部を拡大して示した図であり、（Ａ）は露光プロセ
スにおけるアライメント時の断面図、（Ｂ）は露光およ
びレジストの現像後の断面図、（Ｃ）は（Ｂ）をＣ−Ｃ
方向から視た平面図である。図５は、図３のＢ−Ｂ部を
拡大して示した図であり、（Ａ）は露光プロセスにおけ
るアライメント時の断面図、（Ｂ）は露光およびレジス
トの現像後の断面図、（Ｃ）は（Ｂ）をＣ−Ｃ方向から
視た平面図である。
【００４７】本発明によるアライメント方法により露光
を行った場合は、相異なるｘアライメント層とｙアライ
メント層に対してそれぞれＸ，Ｙ軸方向をアライメント
する為、アライメント誤差の検査においてもＸ軸方向と
Ｙ軸方向とで相異なるアライメント層に対する露光層と
のアライメント誤差を検査する必要がある。
を行った場合は、相異なるｘアライメント層とｙアライ
メント層に対してそれぞれＸ，Ｙ軸方向をアライメント
する為、アライメント誤差の検査においてもＸ軸方向と
Ｙ軸方向とで相異なるアライメント層に対する露光層と
のアライメント誤差を検査する必要がある。
【００４８】このために図４に示すように、Ｘ方向のア
ライメント層（ｘ層）のゲート層に形成されたＸ方向ア
ライメント誤差検査主マーク５ＧＸと現像後のフォトレ
ジストによるＸ方向アライメント誤差検査副マーク５Ｇ
Ｘとの間の寸法ΔＸR およびΔＸL を測定し、ΔＸ＝Δ
ＸR −ΔＸL を算出する。
ライメント層（ｘ層）のゲート層に形成されたＸ方向ア
ライメント誤差検査主マーク５ＧＸと現像後のフォトレ
ジストによるＸ方向アライメント誤差検査副マーク５Ｇ
Ｘとの間の寸法ΔＸR およびΔＸL を測定し、ΔＸ＝Δ
ＸR −ΔＸL を算出する。
【００４９】同様に図５に示すように、Ｙ方向のアライ
メント層（ｙ層）のフィールド層に形成されたＹ方向ア
ライメント誤差検査主マーク５ＧＹと現像後のフォトレ
ジストによるＹ方向アライメント誤差検査副マーク５Ｇ
Ｙとの間の寸法ΔＹR およびΔＹL を測定し、ΔＹ＝Δ
ＹR −ΔＹL を算出する。
メント層（ｙ層）のフィールド層に形成されたＹ方向ア
ライメント誤差検査主マーク５ＧＹと現像後のフォトレ
ジストによるＹ方向アライメント誤差検査副マーク５Ｇ
Ｙとの間の寸法ΔＹR およびΔＹL を測定し、ΔＹ＝Δ
ＹR −ΔＹL を算出する。
【００５０】そしてΔＸおよびΔＹが許容値内の場合
は、現像後のフォトレジストパターンをマスクにしてビ
ット線コンタクト層（層間絶縁膜）２３を選択的にエッ
チングしてコンタクト孔形成領域２３Ｔにソース部２４
に達するコンタクト孔を形成する。しかしΔＸおよびΔ
Ｙが許容値より大きい場合は、エッチング工程に進まず
にフォトレジストパターンを除去して、新たにフォトレ
ジストの塗布からやり尚す。
は、現像後のフォトレジストパターンをマスクにしてビ
ット線コンタクト層（層間絶縁膜）２３を選択的にエッ
チングしてコンタクト孔形成領域２３Ｔにソース部２４
に達するコンタクト孔を形成する。しかしΔＸおよびΔ
Ｙが許容値より大きい場合は、エッチング工程に進まず
にフォトレジストパターンを除去して、新たにフォトレ
ジストの塗布からやり尚す。
【００５１】
【発明の効果】本発明によるアライメント方法を用いれ
ば、従来と同一のアライメント精度、同一のアライメン
ト設計マージンを用いても、従来の方法に比べ、アライ
メントマージンが実効的に２0.5 倍拡大したことと同等
になる。
ば、従来と同一のアライメント精度、同一のアライメン
ト設計マージンを用いても、従来の方法に比べ、アライ
メントマージンが実効的に２0.5 倍拡大したことと同等
になる。
【００５２】図８において、従来のアライメント方法を
用いた場合、ビット線コンタクト層での許容アライメン
ト誤差限度は±０．７１ＭMIN となり、例えばアライメ
ント誤差σA がＭMIN ／３であった場合では、不良率は
３．５８％となる。
用いた場合、ビット線コンタクト層での許容アライメン
ト誤差限度は±０．７１ＭMIN となり、例えばアライメ
ント誤差σA がＭMIN ／３であった場合では、不良率は
３．５８％となる。
【００５３】これに対して本発明によるアライメント方
法によれば、許容アライメント誤差限界は±ＭMIN とな
って、アライメント不良率は０．２６％となり、従来の
アライメント不良率の１／１４に低減される効果があ
る。
法によれば、許容アライメント誤差限界は±ＭMIN とな
って、アライメント不良率は０．２６％となり、従来の
アライメント不良率の１／１４に低減される効果があ
る。
【図１】本発明の第１の実施例のアライメント方法の手
順を示す図である。
順を示す図である。
【図２】本発明の第２の実施例のアライメント方法の手
順を示す図である。
順を示す図である。
【図３】露光ショット内の半導体装置の本パターンとア
ライメントマークおよびアライメント検査主マークとの
レイアウトの例を示す図である。
ライメントマークおよびアライメント検査主マークとの
レイアウトの例を示す図である。
【図４】図３のＡ−Ａ部を拡大して示した図であり、
（Ａ）は露光プロセスにおけるアライメント時の断面
図、（Ｂ）は露光およびレジストの現像後の断面図、
（Ｃ）は（Ｂ）をＣ−Ｃ方向から視た平面図である。
（Ａ）は露光プロセスにおけるアライメント時の断面
図、（Ｂ）は露光およびレジストの現像後の断面図、
（Ｃ）は（Ｂ）をＣ−Ｃ方向から視た平面図である。
【図５】図３のＢ−Ｂ部を拡大して示した図であり、
（Ａ）は露光プロセスにおけるアライメント時の断面
図、（Ｂ）は露光およびレジストの現像後の断面図、
（Ｃ）は（Ｂ）をＣ−Ｃ方向から視た平面図である。
（Ａ）は露光プロセスにおけるアライメント時の断面
図、（Ｂ）は露光およびレジストの現像後の断面図、
（Ｃ）は（Ｂ）をＣ−Ｃ方向から視た平面図である。
【図６】シリコンウェハ基板上に半導体装置を多数形成
する際の露光ショットのレイアウトの例を示す図であ
る。
する際の露光ショットのレイアウトの例を示す図であ
る。
【図７】露光装置によりウェハ基板を露光する時のアラ
イメント方法を説明する図である。
イメント方法を説明する図である。
【図８】スタック容量型ＤＲＡＭのメモリーセルで使用
されるＭＯＳトランジスタのパターンの例を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面
図、（Ｃ）は（Ａ）のＣ−Ｃ部の断面図である。
されるＭＯＳトランジスタのパターンの例を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面
図、（Ｃ）は（Ａ）のＣ−Ｃ部の断面図である。
【図９】従来技術のアライメント方法の手順を示す図で
ある。
ある。
１ シリコンウェハ基板 ２ 露光ショット ３ 本パターン ４ＧＸ ゲート層に形成されたＸ方向アライメントマ
ーク ５ＧＸ ゲート層に形成されたＸ方向アライメント誤
差検査主マーク ４ＧＹ ゲート層に形成されたＹ方向アライメントマ
ーク ５ＧＹ ゲート層に形成されたＹ方向アライメント誤
差検査主マーク ４ＦＸ フィールド層に形成されたＸ方向アライメン
トマーク ５ＦＸ フィールド層に形成されたＸ方向アライメン
ト誤差検査主マーク ４ＦＹ フィールド層に形成されたＹ方向アライメン
トマーク ５ＦＹ フィールド層に形成されたＹ方向アライメン
ト誤差検査主マーク １１ レチクル １２ レチクルステージ １３ レチクルアライメント機構 １４ 光軸 １５ ウェハステージ １６ ウェハアライメント機構 ２１ フィールド層 ２２ ゲート層 ２３ ビット線コンタクト層（層間絶縁膜） ２３Ｔ コンタクト孔形成領域 ２４ ソース部 ２５ フォトレジスト ２５Ｘ 現像後のフォトレジストＸ方向アライメント
誤差検査副マーク ２５Ｙ 現像後のフォトレジストＹ方向アライメント
誤差検査副マーク
ーク ５ＧＸ ゲート層に形成されたＸ方向アライメント誤
差検査主マーク ４ＧＹ ゲート層に形成されたＹ方向アライメントマ
ーク ５ＧＹ ゲート層に形成されたＹ方向アライメント誤
差検査主マーク ４ＦＸ フィールド層に形成されたＸ方向アライメン
トマーク ５ＦＸ フィールド層に形成されたＸ方向アライメン
ト誤差検査主マーク ４ＦＹ フィールド層に形成されたＹ方向アライメン
トマーク ５ＦＹ フィールド層に形成されたＹ方向アライメン
ト誤差検査主マーク １１ レチクル １２ レチクルステージ １３ レチクルアライメント機構 １４ 光軸 １５ ウェハステージ １６ ウェハアライメント機構 ２１ フィールド層 ２２ ゲート層 ２３ ビット線コンタクト層（層間絶縁膜） ２３Ｔ コンタクト孔形成領域 ２４ ソース部 ２５ フォトレジスト ２５Ｘ 現像後のフォトレジストＸ方向アライメント
誤差検査副マーク ２５Ｙ 現像後のフォトレジストＹ方向アライメント
誤差検査副マーク
Claims (3)
- 【請求項１】 露光用原板であるレチクルの像を対象の
基板上に投影露光する際の、基板位置とレチクル位置と
を位置合わせするアライメント方法において、アライメ
ントは露光装置の光軸と垂直な面内の直交座標系のＸ軸
方向とＹ軸方向について行われ、基板表面には既に複数
のパターン層が形状形成されており、前記複数のパター
ン層のうちから選択された第１のパターン層に形成され
ているＸ軸方向アライメント用マークを用いてＸ軸方向
のアライメントを行い、前記第１のパターン層とは異な
る第２のパターン層に形成されているＹ軸方向アライメ
ント用マークを用いてＹ軸方向のアライメントを行うこ
とを特徴とするアライメント方法。 - 【請求項２】 前記Ｘ軸方向またはＹ軸方向のアライメ
ントに用いるアライメントマークとして、今からのフォ
トレジスト層への露光を経て形状形成されるパターン層
に対してＸ軸方向またはＹ軸方向のアライメント製造マ
ージンがそれぞれ最も小さいパターン層に形成されてい
るＸ軸またはＹ軸方向のアライメント用マークを選択す
ることを特徴とする請求項１記載のアライメント方法。 - 【請求項３】 請求項１または請求項２の方法によりア
ライメントされて露光された基板のアライメント誤差検
査方法であって、Ｘ軸方向のアライメントに用いられた
パターン層に形成されているＸ軸方向アライメント誤差
検査主マークと、フォトレジスト層に露光形成され現像
後に現われたＸ軸方向アライメント誤差検査副マークと
を用いて、Ｘ軸方向のアライメント誤差検査を行い、Ｙ
軸方向のアライメントに用いられたパターン層に形成さ
れているＹ軸方向アライメント誤差検査主マークと、フ
ォトレジスト層に露光形成され現像後に現われたＹ軸方
向アライメント誤差検査副マークとを用いて、Ｙ軸方向
のアライメント誤差検査を行うことを特徴とするアライ
メント誤差検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163901A JP2970473B2 (ja) | 1995-06-29 | 1995-06-29 | アライメント方法およびアライメント誤差検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163901A JP2970473B2 (ja) | 1995-06-29 | 1995-06-29 | アライメント方法およびアライメント誤差検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917714A true JPH0917714A (ja) | 1997-01-17 |
| JP2970473B2 JP2970473B2 (ja) | 1999-11-02 |
Family
ID=15782984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163901A Expired - Fee Related JP2970473B2 (ja) | 1995-06-29 | 1995-06-29 | アライメント方法およびアライメント誤差検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970473B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1207426A1 (en) * | 2000-11-15 | 2002-05-22 | Semiconductor 300 GmbH & Co. KG | Method for aligning a semiconductor wafer |
| KR100557629B1 (ko) * | 1999-12-31 | 2006-03-10 | 주식회사 하이닉스반도체 | 렌즈의 코마에러 측정방법 |
| JP2007501430A (ja) * | 2003-08-04 | 2007-01-25 | マイクロニック レーザー システムズ アクチボラゲット | Ｐｓｍ位置調整方法及び装置 |
| JP2013054144A (ja) * | 2011-09-02 | 2013-03-21 | Nikon Corp | 位置合わせ方法、露光方法、デバイス製造方法、及びフラットパネルディスプレイの製造方法 |
| JP2016170427A (ja) * | 2016-05-09 | 2016-09-23 | 株式会社ニコン | 位置合わせ方法、露光方法、デバイス製造方法、及びフラットパネルディスプレイの製造方法 |
| CN117891147A (zh) * | 2024-03-15 | 2024-04-16 | 粤芯半导体技术股份有限公司 | 一种光刻对准方法、装置、电子设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190940A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成法 |
| JPS61190939A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成法 |
| JPH0242741A (ja) * | 1988-08-01 | 1990-02-13 | Nec Corp | 半導体装置 |
-
1995
- 1995-06-29 JP JP7163901A patent/JP2970473B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190940A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成法 |
| JPS61190939A (ja) * | 1985-02-19 | 1986-08-25 | Nippon Telegr & Teleph Corp <Ntt> | パタ−ン形成法 |
| JPH0242741A (ja) * | 1988-08-01 | 1990-02-13 | Nec Corp | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557629B1 (ko) * | 1999-12-31 | 2006-03-10 | 주식회사 하이닉스반도체 | 렌즈의 코마에러 측정방법 |
| EP1207426A1 (en) * | 2000-11-15 | 2002-05-22 | Semiconductor 300 GmbH & Co. KG | Method for aligning a semiconductor wafer |
| WO2002041082A1 (en) * | 2000-11-15 | 2002-05-23 | Infineon Technologies Sc300 Gmbh & Co. Kg | Method for aligning a semiconductor wafer |
| JP2007501430A (ja) * | 2003-08-04 | 2007-01-25 | マイクロニック レーザー システムズ アクチボラゲット | Ｐｓｍ位置調整方法及び装置 |
| JP2013054144A (ja) * | 2011-09-02 | 2013-03-21 | Nikon Corp | 位置合わせ方法、露光方法、デバイス製造方法、及びフラットパネルディスプレイの製造方法 |
| TWI668519B (zh) * | 2011-09-02 | 2019-08-11 | 日商尼康股份有限公司 | 曝光裝置、元件製造方法、及平板顯示器之製造方法 |
| JP2016170427A (ja) * | 2016-05-09 | 2016-09-23 | 株式会社ニコン | 位置合わせ方法、露光方法、デバイス製造方法、及びフラットパネルディスプレイの製造方法 |
| CN117891147A (zh) * | 2024-03-15 | 2024-04-16 | 粤芯半导体技术股份有限公司 | 一种光刻对准方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970473B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190824B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| KR0156422B1 (ko) | 반도체장치 제조용 레티클 | |
| KR20010111048A (ko) | 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 | |
| KR960014963B1 (ko) | 반도체 장치의 제조 방법 | |
| US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
| JP4528464B2 (ja) | アライメント方法、重ね合わせ検査方法及びフォトマスク | |
| JP3516546B2 (ja) | 重ね合せ誤差の低減方法 | |
| US6803292B2 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| US6987053B2 (en) | Method of evaluating reticle pattern overlay registration | |
| JPH09129551A (ja) | 半導体素子の微細パターンアライメント方法 | |
| WO2021130142A1 (en) | Metrology method | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| US20050219484A1 (en) | Novel method to simplify twin stage scanner OVL machine matching | |
| JP3511552B2 (ja) | 重ね合わせ測定マークおよび測定方法 | |
| JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
| JP2002100557A (ja) | 半導体装置の製造方法 | |
| KR20080005717A (ko) | 반도체 소자의 정렬 키 | |
| US20170005015A1 (en) | Monitor process for lithography and etching processes | |
| JP2001093818A (ja) | 露光方法及びレチクル | |
| KR100316066B1 (ko) | 반도체장치의 오버레이 파라미터 보정방법 | |
| JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| JPH10213896A (ja) | レチクル | |
| US20250060686A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| LAPS | Cancellation because of no payment of annual fees |