JPS61190939A - パタ−ン形成法 - Google Patents

パタ−ン形成法

Info

Publication number
JPS61190939A
JPS61190939A JP60031255A JP3125585A JPS61190939A JP S61190939 A JPS61190939 A JP S61190939A JP 60031255 A JP60031255 A JP 60031255A JP 3125585 A JP3125585 A JP 3125585A JP S61190939 A JPS61190939 A JP S61190939A
Authority
JP
Japan
Prior art keywords
scale
substrate
mask
processing
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60031255A
Other languages
English (en)
Other versions
JPH0612750B2 (ja
Inventor
Naoki Kato
加藤 直規
Takashi Makimura
牧村 隆司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60031255A priority Critical patent/JPH0612750B2/ja
Publication of JPS61190939A publication Critical patent/JPS61190939A/ja
Publication of JPH0612750B2 publication Critical patent/JPH0612750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ll上上皿1ユ ニ発明は、基板上に所望のパターンを有する層を形成し
たり、基板に所望のパターンの加工を施したりする場合
に適用されるパターン形成法に関し、特に、半導体集積
回路装置を製造する場合に適用して好適なものである。
従来の技術 従来、第1図〜第6図を伴なって次に述べるパターン形
成法が提案されている。
すなわち、基板1を予め用意する(第1図)。
しかして、その基板1上に、その全域に亘ってフォトレ
ジストM2を形成する(第2図)。
次に、フォトレジスト層2に対する露光マスク(図示せ
ず)を用いた露光処理を行い、続いで、現像処理を行っ
て、フォトレジスト層2から、幅Waの矩形パターンを
有する複数例えば5本の目盛用窓A−2、A−1、Ao
、A1、A2がそれらの幅方向に順次ピッチpaで配列
されでいる目盛用窓列4を有するエツチング用マスク5
を形成する(第3図)。
この場合、エツチング用マスク5が有する目盛用窓列4
は、それを構成している目盛用窓A−2、−1、Ao、
A1、A2の一側面がそれらに共通の配列線L−Lと一
致するように形成されている。
次に、基板1に対するエツチング用マスク5を用いたエ
ツチング処理によって、基板1の表面に、目盛用窓列4
に対応しているパターンを有する、目盛用溝条B−2、
B−1、Bo、B、、B2が配列されている目盛用溝条
列6でなる目盛尺7を形成する(第4図)。この目盛尺
7としての目盛用溝条列6は、それを構成している複数
の目盛用溝条B−2、B−1、Bo、B1、B2の一側
面がそれらの共通の配列線L−Lと一致するように形成
される。
次に、基板1上に、エツチング用マスク5を除去して後
、他のフォトレジス1一層8を形成する(第5図)。
次に、フォトレジスト層8に対する他の露光マスク(図
示せず)を用いた露光処理を行い、続いて現像処理を行
って、フォトレジスト層8から、所望のパターンを有す
る加工用窓9が、目盛尺7と共働する他の目盛尺11と
しての目盛用溝条列10とともに形成されている加工用
マスク12を形成する。
この場合、目盛尺11としての目盛用溝条列10は、例
えば、目盛尺7としての目盛用溝条列6の各目盛用溝条
err <+=−2、−1,0,1,2)の幅Waと同
じ幅WCの矩形パターンを有する例えば5本の目盛用溝
条C−2、C−1、co、C、C2が、それらの幅方向
に順次ピッチPaとは異なるピッチpaに比し小さなピ
ッチPaで配列されている。また、複数の目盛用溝条C
−2、C−1、co、C1、C2の一側面が、配列線L
−Lと一致するように形成されている。
以上が、従来提案されているパターン形成法である。
このようなパターン形成法によれば、基板1上に、加工
用マスク12を用いて、その加工用窓9のパターンを以
て基板1に接している層を形成したり、基板1を、加工
用窓9のパターンに加工(イオン打込加工、エツチング
加工など)することができる。
また、上述したパターン形成法によれば、目盛尺7及び
11を用い、目盛尺7としての目盛用溝条列6のどの目
盛用溝条と、目盛尺11としての目盛用溝条列10のど
の目盛用溝条とが一致しているか否かによって、加工用
窓9が基板1上の基準位置に対して位置ずれなく形成さ
れているか、または位置ずれを有して形成されていると
して、その位置ずれが許容値内にあるか否かを判知する
ことができる。
発明が解決しようとする口頭 しかしながら、上述したパターン形成法の場合、加工用
マスク12を、加工用窓9が基板1に達する深さに形成
されるとどもに、目盛尺11としての目盛用溝条列10
の目盛用溝条C1も、基板1に達する深さに形成される
ように、形成していた。
このため、上述したように、加工用マスク12の加工用
窓9を用いて、基板1に接する層を形成したり、基板1
に加工を施したりする場合、これと同時に、基板1の目
盛尺11が形成されている領域において、目盛用溝条列
11のパターンできば1に接している層が形成されたり
、基板゛1が目盛用溝条列11のパターンに加工された
りし、よって、加工用マスク12を用いた上述した処理
を行って後、それを除去し、再度上述した加工用マスク
12と同様の加工用マスクを形成せんとする場合、その
加工用マスクの上述した目盛用溝条列10と同様の目盛
用溝条列を、上述した目盛用溝条列10が形成されてい
る領域以外の領域に形成するとともに、上述した目盛尺
7も、新たに形成された目盛用溝条列の形成されている
領域に形成するを要する。
従って、全体としての目盛尺が、基板1に大なる面積を
占め、従って、基板1の利用率が悪いという欠点を有し
ていた。
問題を解決するための手 よって、本発明は上述した欠点のない、新規なパターン
形成法を提案せんとするものである。
本発明によるパターン形成法は、次に述べる順次の工程
をとる。
すなわち、第1図〜第6図で上述したと同様に、基板上
に第1のフォトレジスト層を形成する。
次に、第1のフォトレジスト層に対する第1の露光マス
クを用いた露光処理、及びそれに続く現像処理によって
、上記第1のフォトレジスト層から、矩形パターンを有
する複数の第1の目盛用窓がそれらの幅方向に順次第1
のピッチで配列されている第1の目盛用窓列を有するエ
ツチング用マスクを形成する。
次に、上記基板に対する上記第1のエツチング用マスク
を用いたエツチング処理によって、上記基板の表面に、
上記第1の目盛用窓列に対応しているパターンを有する
第1の目盛用溝条列でなる第1の目盛尺を形成する。
次に、上記基板上に、上記第1のエツチング用マスクを
除去して後、上記第2のフォト−ジス1一層を形成する
次に、上記第2のフォトレジスト層に対する第2の露光
マスクを用いた第2の露光処理、及びそれに続く現像処
理によって、上記第2のフォトレジスト層から、所望の
パターンを有する加工用窓が、上記第1の目盛尺と共働
する第2の目盛尺としての、矩形パターンを有する複数
の第2の目盛用溝条がそれらの幅方向に順次上記第1の
ピッチとは異なる第2のピッチで配列されている第2の
目盛用溝条列とともに形成されている加工用マスクを形
成する。
しかしながら、本発明によるパターン形成法は、上記第
2の目盛尺を、それを構成している上記第2の目盛用溝
条列の各溝条が、上記基板に達しない深さになるように
形成する。
効  果 このような本発明によれば、上述した従来の欠点を有し
ない。
実施例 次に、本発明によるパターン形成法の実施例を述べよう
本発明によるパターン形成法は、第1図/第6図で上述
した従来のパターン形成法において、その第6図で上述
した加工用マスク12を形成する工程において、その加
工用マスク12に形成している目盛尺11としての目盛
用溝条列10の目盛用溝条列CC −2’  −1・CO,C,・C 2が、第7図に示すように、基板1に達しない深さで形
成されるように、加工用マスク12を形成することを除
いて、第1図〜第6図で上述したパターン形成法の場合
と同様である。なお、このためには、フォトレジスト層
8に対する露光処理時に用いる露光マスクの矩形パター
ンの幅を従来の場合に比し狭くすればよいものである。
このような本発明によるパターン形成法によれば、目盛
尺11としての目盛用溝条列10の目盛用溝条C1が、
基板1に達しなくても、目盛尺11としての作用が航述
した場合と同様に得ることができるとともに、前述した
ように加工用マスク12と同様の加工用マスクを再度形
成するとき、その場合の目盛尺を、目盛尺11の県税さ
れている領域に目盛尺7の共働する目盛尺として形成す
ることができる。従って、目盛尺が基板1に占める面積
が大にならない。
【図面の簡単な説明】
第1図、第2図、第3図B、第4図、第5図、第6図B
は、従来のパターン形成法を示す順次の高低における路
線的断面図、第3図A及び第6図へは、第3図B及び第
6図Bの平面図である。 第7図A及びBは、本発明によるパターン形成法の実施
例を示す路線的平面図及びその断面図である。

Claims (1)

  1. 【特許請求の範囲】  基板上に第1のフォトレジスト層を形成する工程と、 上記第1のフォトレジスト層に対する第1の露光マスク
    を用いた露光処理、及びそれに続く現像処理によつて、
    上記第1のフォトレジスト層から、矩形パターンを有す
    る複数の第1の目盛用窓がそれらの幅方向に順次第1の
    ピッチで配列されている第1の目盛用窓列を有するエッ
    チング用マスクを形成する工程と、 上記基板に対する上記第1のエッチング用マスクを用い
    たエッチング処理によって、上記基板の表面に、上記第
    1の目盛用窓列に対応しているパターンを有する第1の
    目盛用溝条列でなる第1の目盛尺を形成する工程と、 上記基板上に、上記第1のエッチング用マスクを除去し
    て後、上記第2のフォトレジスト層を形成する工程と、 上記第2のフォトレジスト層に対する第2の露光マスク
    を用いた第2の露光処理、及びそれに続く現像処理によ
    つて、上記第2のフォトレジスト層から、所望のパター
    ンを有する加工用窓が、上記第1の目盛尺と共働する第
    2の目盛尺としての、矩形パターンを有する複数の第2
    の目盛用溝条がそれらの幅方向に順次上記第1のピッチ
    とは異なる第2のピッチで配列されている第2の目盛用
    溝条列とともに形成されている加工用マスクを形成する
    工程とを有するパターン形成法において、 上記第2の目盛尺を、それを構成している上記第2の目
    盛用溝条列の各溝条が、上記基板に達しない深さになる
    ように形成することを特徴とするパターン形成法。
JP60031255A 1985-02-19 1985-02-19 パタ−ン形成法 Expired - Lifetime JPH0612750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60031255A JPH0612750B2 (ja) 1985-02-19 1985-02-19 パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60031255A JPH0612750B2 (ja) 1985-02-19 1985-02-19 パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS61190939A true JPS61190939A (ja) 1986-08-25
JPH0612750B2 JPH0612750B2 (ja) 1994-02-16

Family

ID=12326245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60031255A Expired - Lifetime JPH0612750B2 (ja) 1985-02-19 1985-02-19 パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPH0612750B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917714A (ja) * 1995-06-29 1997-01-17 Nec Corp アライメント方法およびアライメント誤差検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917714A (ja) * 1995-06-29 1997-01-17 Nec Corp アライメント方法およびアライメント誤差検査方法

Also Published As

Publication number Publication date
JPH0612750B2 (ja) 1994-02-16

Similar Documents

Publication Publication Date Title
JP2002528895A (ja) 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法
US4603473A (en) Method of fabricating integrated semiconductor circuit
JPH02260441A (ja) 半導体素子
JPS61190939A (ja) パタ−ン形成法
JP2722563B2 (ja) パターン形成方法
JPS61190940A (ja) パタ−ン形成法
JPH03209711A (ja) 半導体装置の製造方法
JPS6359540B2 (ja)
JPS6215854B2 (ja)
JPH01186624A (ja) 半導体装置の製造方法
JPS622764Y2 (ja)
JPS6148708B2 (ja)
JPH04348034A (ja) 配線パターンの形成方法
JPS5914550B2 (ja) 微細加工方法
JPH05283393A (ja) 回折格子パタ―ン溝列形成法
JP2853471B2 (ja) 半導体集積回路装置の製造方法
JPS6350039A (ja) 半導体装置の製造方法
JP2005223272A (ja) 薄膜型チップ抵抗器の製造方法
JPH08124826A (ja) パターン形成方法
JP2811724B2 (ja) エッチング方法
JPS6310889B2 (ja)
JPS6310890B2 (ja)
KR0172826B1 (ko) 반도체소자의 활성영역 형성방법
JPH03239331A (ja) 半導体装置の製造方法
JPS6341020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term