JPH0917779A - 半導体装置の素子分離用酸化膜形成方法 - Google Patents
半導体装置の素子分離用酸化膜形成方法Info
- Publication number
- JPH0917779A JPH0917779A JP7182092A JP18209295A JPH0917779A JP H0917779 A JPH0917779 A JP H0917779A JP 7182092 A JP7182092 A JP 7182092A JP 18209295 A JP18209295 A JP 18209295A JP H0917779 A JPH0917779 A JP H0917779A
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- oxide film
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 基板上の各素子間を確実に電気的に絶縁分離
する素子分離能力の高い半導体装置の素子分離用酸化膜
形成方法を提供する。 【構成】 基板１上に耐酸化膜２，３，４，５を形成す
る耐酸化膜形成工程Ｓ１と、上記耐酸化膜２、３、４、
５表面上にレジストパターン６を形成するレジスト被覆
工程Ｓ２と、上記レジストをマスクとして、前記耐酸化
膜２、３、４、５をエッチングして素子分離用開口部７
を形成する開口部形成工程Ｓ３と、上記レジストを剥離
するレジスト剥離工程Ｓ５と、上記開口部７に熱酸化処
理により素子分離酸化膜８を形成する素子分離酸化膜形
成工程Ｓ６と、上記耐酸化膜をエッチングして除去する
耐酸化膜除去工程Ｓ７とを含む半導体装置の素子分離用
酸化膜形成方法において、前記素子分離酸化膜形成工程
の前に、この素子分離酸化膜８の形成位置に酸素イオン
１５を注入するイオン注入工程Ｓ４を設けた。
する素子分離能力の高い半導体装置の素子分離用酸化膜
形成方法を提供する。 【構成】 基板１上に耐酸化膜２，３，４，５を形成す
る耐酸化膜形成工程Ｓ１と、上記耐酸化膜２、３、４、
５表面上にレジストパターン６を形成するレジスト被覆
工程Ｓ２と、上記レジストをマスクとして、前記耐酸化
膜２、３、４、５をエッチングして素子分離用開口部７
を形成する開口部形成工程Ｓ３と、上記レジストを剥離
するレジスト剥離工程Ｓ５と、上記開口部７に熱酸化処
理により素子分離酸化膜８を形成する素子分離酸化膜形
成工程Ｓ６と、上記耐酸化膜をエッチングして除去する
耐酸化膜除去工程Ｓ７とを含む半導体装置の素子分離用
酸化膜形成方法において、前記素子分離酸化膜形成工程
の前に、この素子分離酸化膜８の形成位置に酸素イオン
１５を注入するイオン注入工程Ｓ４を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子分離
用酸化膜形成方法に関する。詳しくは、基板上の素子間
分離領域を選択的に熱酸化して素子分離用酸化膜を形成
する半導体装置の素子分離用酸化膜形成方法に係わるも
のである。
用酸化膜形成方法に関する。詳しくは、基板上の素子間
分離領域を選択的に熱酸化して素子分離用酸化膜を形成
する半導体装置の素子分離用酸化膜形成方法に係わるも
のである。
【０００２】
【従来の技術】半導体製造プロセスにおいて、シリコン
基板上に並列して形成される複数のトランジスタ等の各
素子間を電気的に絶縁するための素子分離法の一つとし
てＬＯＣＯＳ法が用いられている。このＬＯＣＯＳの形
成方法は、まずシリコン基板（ウエハ）上にシリコン酸
化膜（ＳｉＯ2膜）等からなる耐酸化膜を形成し、この
耐酸化膜をエッチングして素子分離領域に開口を形成
し、次にこのシリコン基板を熱酸化して、開口した素子
分離領域のシリコンを酸化して、このシリコン基板の素
子分離領域にバルク状の層厚なシリコン酸化膜からなる
ＬＯＣＯＳを形成するものである。近年半導体装置が小
型化、高密度化し、ウエハ上に形成される各素子のデザ
インルールが微小化するに伴い、このようなＬＯＣＯＳ
による素子分離領域も微小化する必要が生じてきた。
基板上に並列して形成される複数のトランジスタ等の各
素子間を電気的に絶縁するための素子分離法の一つとし
てＬＯＣＯＳ法が用いられている。このＬＯＣＯＳの形
成方法は、まずシリコン基板（ウエハ）上にシリコン酸
化膜（ＳｉＯ2膜）等からなる耐酸化膜を形成し、この
耐酸化膜をエッチングして素子分離領域に開口を形成
し、次にこのシリコン基板を熱酸化して、開口した素子
分離領域のシリコンを酸化して、このシリコン基板の素
子分離領域にバルク状の層厚なシリコン酸化膜からなる
ＬＯＣＯＳを形成するものである。近年半導体装置が小
型化、高密度化し、ウエハ上に形成される各素子のデザ
インルールが微小化するに伴い、このようなＬＯＣＯＳ
による素子分離領域も微小化する必要が生じてきた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＬＯＣＯＳ形成方法においては、ＬＯＣＯＳ形成時の熱
酸化によるＬＯＣＯＳの横方向への拡がりを抑えるため
処理時間が限られ、充分な厚さのＬＯＣＯＳが得られな
い場合があった。即ち、熱酸化の処理時間を短くしてＬ
ＯＣＯＳ幅の狭い酸化膜を形成した場合、ＬＯＣＯＳの
膜幅の減少とともに膜厚も薄くなっていた。そのため、
ＬＯＣＯＳのシリコン基板への埋込み深さの不足による
素子分離領能力の低下を生じ、パンチスルーを生じるお
それがあった。この問題について以下さらに説明する。
ＬＯＣＯＳ形成方法においては、ＬＯＣＯＳ形成時の熱
酸化によるＬＯＣＯＳの横方向への拡がりを抑えるため
処理時間が限られ、充分な厚さのＬＯＣＯＳが得られな
い場合があった。即ち、熱酸化の処理時間を短くしてＬ
ＯＣＯＳ幅の狭い酸化膜を形成した場合、ＬＯＣＯＳの
膜幅の減少とともに膜厚も薄くなっていた。そのため、
ＬＯＣＯＳのシリコン基板への埋込み深さの不足による
素子分離領能力の低下を生じ、パンチスルーを生じるお
それがあった。この問題について以下さらに説明する。
【０００４】図７は従来のシリコン基板に形成されたＬ
ＯＣＯＳの要部断面図である。Ｎシリコン基板５０上に
形成されたＰ領域５１上に分離すべき素子のＮ領域５
４、５５が形成される。これら両Ｎ領域５４、５５間に
ＬＯＣＯＳ酸化膜５２が形成され各素子間を分離する。
このＬＯＣＯＳ酸化膜５２上にはＩＣ回路形成の必要に
応じポリシリコン配線層５３が形成される。この場合、
ポリシリコン配線層５３とＬＯＣＯＳ５２及びＮシリコ
ン基板５０からなる構造はＬＯＣＯＳ５２をゲート酸化
膜とするパラスティックトランジスタを構成する。この
ため、配線にある値以上の電圧がかかると、パラスティ
ックトランジスタはＯＮ状態になり両側の素子の間が電
気的に導通して素子分離が破れるという問題、即ち分離
すべき両素子間がリークしてパンチスルー現象を起こす
という問題が生じる。これに対処するためにＬＯＣＯＳ
５２の膜厚を増大しようと熱酸化の処理時間を長くした
場合、基板内部への埋込み深さが増すとともに、ＬＯＣ
ＯＳ５２のシリコン基板表面からの突出量が大きくな
り、基板表面との段差が増して平坦性が悪くなる。さら
にこの場合、横方向へも拡張してＬＯＣＯＳ幅を大きく
とり素子形成領域を減少させるという問題を生じる。
ＯＣＯＳの要部断面図である。Ｎシリコン基板５０上に
形成されたＰ領域５１上に分離すべき素子のＮ領域５
４、５５が形成される。これら両Ｎ領域５４、５５間に
ＬＯＣＯＳ酸化膜５２が形成され各素子間を分離する。
このＬＯＣＯＳ酸化膜５２上にはＩＣ回路形成の必要に
応じポリシリコン配線層５３が形成される。この場合、
ポリシリコン配線層５３とＬＯＣＯＳ５２及びＮシリコ
ン基板５０からなる構造はＬＯＣＯＳ５２をゲート酸化
膜とするパラスティックトランジスタを構成する。この
ため、配線にある値以上の電圧がかかると、パラスティ
ックトランジスタはＯＮ状態になり両側の素子の間が電
気的に導通して素子分離が破れるという問題、即ち分離
すべき両素子間がリークしてパンチスルー現象を起こす
という問題が生じる。これに対処するためにＬＯＣＯＳ
５２の膜厚を増大しようと熱酸化の処理時間を長くした
場合、基板内部への埋込み深さが増すとともに、ＬＯＣ
ＯＳ５２のシリコン基板表面からの突出量が大きくな
り、基板表面との段差が増して平坦性が悪くなる。さら
にこの場合、横方向へも拡張してＬＯＣＯＳ幅を大きく
とり素子形成領域を減少させるという問題を生じる。
【０００５】本発明は、上記従来技術の問題点に鑑みな
されたものであって、半導体装置のデザインルールの微
小化に伴い、素子分離領域が微細化しても、各素子間を
確実に電気的に絶縁分離する素子分離能力の高い半導体
装置の素子分離用酸化膜形成方法の提供を目的とする。
されたものであって、半導体装置のデザインルールの微
小化に伴い、素子分離領域が微細化しても、各素子間を
確実に電気的に絶縁分離する素子分離能力の高い半導体
装置の素子分離用酸化膜形成方法の提供を目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、基板上に耐酸化膜を形成する耐酸化膜
形成工程と、上記耐酸化膜表面上にレジストパターンを
形成するレジスト被覆工程と、上記レジストをマスクと
して、前記耐酸化膜をエッチングして素子分離用開口部
を形成する開口部形成工程と、上記レジストを剥離する
レジスト剥離工程と、上記開口部に熱酸化処理により素
子分離酸化膜を形成する素子分離酸化膜形成工程と、上
記耐酸化膜をエッチングして除去する耐酸化膜除去工程
と、を含む半導体装置の素子分離用酸化膜形成方法にお
いて、前記素子分離酸化膜形成工程の前に、この素子分
離酸化膜の形成位置に酸素イオンを注入するイオン注入
工程を設けたことを特徴とする半導体装置の素子分離用
酸化膜形成方法を提供する。好ましい実施例において
は、前記イオン注入工程は前記開口部形成工程後、前記
レジスト剥離工程の前に行うことを特徴としている。
め、本発明では、基板上に耐酸化膜を形成する耐酸化膜
形成工程と、上記耐酸化膜表面上にレジストパターンを
形成するレジスト被覆工程と、上記レジストをマスクと
して、前記耐酸化膜をエッチングして素子分離用開口部
を形成する開口部形成工程と、上記レジストを剥離する
レジスト剥離工程と、上記開口部に熱酸化処理により素
子分離酸化膜を形成する素子分離酸化膜形成工程と、上
記耐酸化膜をエッチングして除去する耐酸化膜除去工程
と、を含む半導体装置の素子分離用酸化膜形成方法にお
いて、前記素子分離酸化膜形成工程の前に、この素子分
離酸化膜の形成位置に酸素イオンを注入するイオン注入
工程を設けたことを特徴とする半導体装置の素子分離用
酸化膜形成方法を提供する。好ましい実施例において
は、前記イオン注入工程は前記開口部形成工程後、前記
レジスト剥離工程の前に行うことを特徴としている。
【０００７】別の好ましい実施例においては、前記イオ
ン注入工程は前記耐酸化膜形成工程の前に行うことを特
徴としている。
ン注入工程は前記耐酸化膜形成工程の前に行うことを特
徴としている。
【０００８】さらに別の好ましい実施例においては、前
記イオン注入工程は前記耐酸化膜形成工程の途中で行う
ことを特徴としている。
記イオン注入工程は前記耐酸化膜形成工程の途中で行う
ことを特徴としている。
【０００９】さらに別の好ましい実施例においては、前
記イオン注入工程は前記レジスト被覆工程後、前記開口
部形成工程の前に行うことを特徴としている。
記イオン注入工程は前記レジスト被覆工程後、前記開口
部形成工程の前に行うことを特徴としている。
【００１０】さらに別の好ましい実施例においては、前
記イオン注入工程は、素子分離領域内の所定領域に酸素
イオンを注入するためのレジストパターニングを施した
状態で行うことを特徴としている。
記イオン注入工程は、素子分離領域内の所定領域に酸素
イオンを注入するためのレジストパターニングを施した
状態で行うことを特徴としている。
【００１１】
【作用】素子分離酸化膜形成工程の前に、素子分離酸化
膜の形成位置に酸素イオンを注入して酸素イオン注入層
を形成する。この後、熱酸化処理を行って素子分離酸化
膜を形成する。これにより、素子分離酸化膜には基板内
部に注入された酸素イオン注入層の酸化による酸化層が
加えられて、深さ方向に層が厚くなった素子分離酸化膜
（ＬＯＣＯＳ）が形成される。
膜の形成位置に酸素イオンを注入して酸素イオン注入層
を形成する。この後、熱酸化処理を行って素子分離酸化
膜を形成する。これにより、素子分離酸化膜には基板内
部に注入された酸素イオン注入層の酸化による酸化層が
加えられて、深さ方向に層が厚くなった素子分離酸化膜
（ＬＯＣＯＳ）が形成される。
【００１２】
【実施例】以下図面に基づき本発明の実施例について説
明する。図１は本発明の実施例に係わる半導体装置の素
子分離用酸化膜形成方法の製造工程を示すフローチャー
トであり、図２〜図４はこの製造工程の各ステップに対
応した半導体装置のＬＯＣＯＳ形成過程を順番に示す要
部断面図である。まず、ステップＳ１で、シリコン基板
上に耐酸化膜を形成する。この耐酸化膜は、後述のＬＯ
ＣＯＳ熱酸化時に基板上のＬＯＣＯＳ以外の領域が酸化
されることを防止するためのものである。この耐酸化膜
を形成する工程においては、まず、図２（Ａ）に示すよ
うにシリコン基板１表面を酸化してシリコン酸化膜（Ｓ
ｉＯ2）２を約５０オングストロームの厚さに形成す
る。次に、図２（Ｂ）に示すようにシリコン酸化膜２上
にＣＶＤで約４８０オングストロームの厚さのポリシリ
コン膜３を形成し、このポリシリコン膜３表面を酸化し
てシリコン酸化膜４を約８０オングストロームの厚さに
形成する。さらにこのシリコン酸化膜４上にＣＶＤでシ
リコンナイトライド膜（ＳｉＮ）５を約１０００オング
ストロームの厚さに形成する。
明する。図１は本発明の実施例に係わる半導体装置の素
子分離用酸化膜形成方法の製造工程を示すフローチャー
トであり、図２〜図４はこの製造工程の各ステップに対
応した半導体装置のＬＯＣＯＳ形成過程を順番に示す要
部断面図である。まず、ステップＳ１で、シリコン基板
上に耐酸化膜を形成する。この耐酸化膜は、後述のＬＯ
ＣＯＳ熱酸化時に基板上のＬＯＣＯＳ以外の領域が酸化
されることを防止するためのものである。この耐酸化膜
を形成する工程においては、まず、図２（Ａ）に示すよ
うにシリコン基板１表面を酸化してシリコン酸化膜（Ｓ
ｉＯ2）２を約５０オングストロームの厚さに形成す
る。次に、図２（Ｂ）に示すようにシリコン酸化膜２上
にＣＶＤで約４８０オングストロームの厚さのポリシリ
コン膜３を形成し、このポリシリコン膜３表面を酸化し
てシリコン酸化膜４を約８０オングストロームの厚さに
形成する。さらにこのシリコン酸化膜４上にＣＶＤでシ
リコンナイトライド膜（ＳｉＮ）５を約１０００オング
ストロームの厚さに形成する。
【００１３】続いて、スッテプＳ２においてシリコンナ
イトライド膜５全面上にレジストを塗布し、素子分離領
域用を開口部とするレジストパターン６を形成する（図
２（Ｃ）参照）。次にスッテプＳ３において、パターニ
ングされたレジストパターン６をマスクとして、シリコ
ンナイトライド膜５とシリコン酸化膜４及びポリシリコ
ン膜３をシリコン基板１表面から約３００オングストロ
ームまで残してエッチングにより除去し素子分離用開口
部７を形成する（図２（Ｄ）参照）。
イトライド膜５全面上にレジストを塗布し、素子分離領
域用を開口部とするレジストパターン６を形成する（図
２（Ｃ）参照）。次にスッテプＳ３において、パターニ
ングされたレジストパターン６をマスクとして、シリコ
ンナイトライド膜５とシリコン酸化膜４及びポリシリコ
ン膜３をシリコン基板１表面から約３００オングストロ
ームまで残してエッチングにより除去し素子分離用開口
部７を形成する（図２（Ｄ）参照）。
【００１４】続いて、図３（Ｅ）に示すように、レジス
トパターン６を残した状態で、素子分離用開口部７から
矢印ＩＩで示すようにシリコン基板１内部にＯ2イオン
１５を注入する （スッテプＳ４）。
トパターン６を残した状態で、素子分離用開口部７から
矢印ＩＩで示すようにシリコン基板１内部にＯ2イオン
１５を注入する （スッテプＳ４）。
【００１５】このときのイオン注入条件の一例を示せば
次のとおりである。
次のとおりである。
【００１６】イオン種 ：Ｏ2イオン エネルギー ：約９０ｋｅＶ 上記注入条件でＯ2イオン１５をシリコン基板１に注入
して、このシリコン基板１表面から約１８００オングス
トロームの深さを基準位置（イオン濃度が最も高くなる
ような打込み目標位置）としてその上下約６００オング
ストローム の幅にＯ2イオン注入層が形成されるように
する。なお、この１８００オングストロームの深さは、
従来の熱酸化のみにによりＬＯＣＯＳを形成していた場
合の熱酸化条件によるＬＯＣＯＳの深さである。
して、このシリコン基板１表面から約１８００オングス
トロームの深さを基準位置（イオン濃度が最も高くなる
ような打込み目標位置）としてその上下約６００オング
ストローム の幅にＯ2イオン注入層が形成されるように
する。なお、この１８００オングストロームの深さは、
従来の熱酸化のみにによりＬＯＣＯＳを形成していた場
合の熱酸化条件によるＬＯＣＯＳの深さである。
【００１７】ついで、スッテプＳ５おいてシリコンナイ
トライド膜５上からレジスト６を剥離する（図３（Ｆ）
参照）。その後、スッテプＳ６において拡散炉の中でシ
リコン基板１を熱酸化する。これによりシリコン基板１
が選択的に酸化される。
トライド膜５上からレジスト６を剥離する（図３（Ｆ）
参照）。その後、スッテプＳ６において拡散炉の中でシ
リコン基板１を熱酸化する。これによりシリコン基板１
が選択的に酸化される。
【００１８】このときの熱酸化条件を例示すると次のと
おりである。
おりである。
【００１９】ガス ：Ｈ2＋Ｏ2 温度 ：９５０℃ 時間 ：１１５ｍｉｎ 上記熱酸化条件で耐酸化膜の開口部７のシリコン基板を
熱酸化することにより素子分離用酸化膜（ＬＯＣＯＳ）
８を形成する。この熱酸化条件は、前述のように従来の
イオン注入を行わない熱酸化のみによるＬＯＣＯ形成方
法の場合に基準表面から１８００オングストロームの深
さまでＬＯＣＯＳが形成される条件である。
熱酸化することにより素子分離用酸化膜（ＬＯＣＯＳ）
８を形成する。この熱酸化条件は、前述のように従来の
イオン注入を行わない熱酸化のみによるＬＯＣＯ形成方
法の場合に基準表面から１８００オングストロームの深
さまでＬＯＣＯＳが形成される条件である。
【００２０】このようにして形成した本実施例のＬＯＣ
ＯＳ８を図３（Ｇ）に示す。このＬＯＣＯＳ８の深さは
基板１表面から１８００オングストローム（点線の位
置）までは従来と同じように熱酸化の作用で形成される
が、本実施例では、さらにＯ2イオンが約６００オング
ストローム 下方まで注入されているためこの部分が酸
化されＬＯＣＯＳ８の深さは基板１の表面から約２４０
０オングストロームとなり従来に比べ深くなる。一方、
基板１の上面に突出するＬＯＣＯＳ８の高さは約２２０
０オングストロームであり、これは熱酸化のみによる従
来方法と変らず、平坦性を悪化させることはない。ま
た、この熱酸化によりシリコンナイトライド膜５の表面
に酸化膜（ＳｉＯ2膜）９が形成される。
ＯＳ８を図３（Ｇ）に示す。このＬＯＣＯＳ８の深さは
基板１表面から１８００オングストローム（点線の位
置）までは従来と同じように熱酸化の作用で形成される
が、本実施例では、さらにＯ2イオンが約６００オング
ストローム 下方まで注入されているためこの部分が酸
化されＬＯＣＯＳ８の深さは基板１の表面から約２４０
０オングストロームとなり従来に比べ深くなる。一方、
基板１の上面に突出するＬＯＣＯＳ８の高さは約２２０
０オングストロームであり、これは熱酸化のみによる従
来方法と変らず、平坦性を悪化させることはない。ま
た、この熱酸化によりシリコンナイトライド膜５の表面
に酸化膜（ＳｉＯ2膜）９が形成される。
【００２１】続いて、スッテプＳ７おいて耐酸化膜
（２、３、４、５および９の積層体）をエッチングして
除去する。この際、ＬＯＣＯＳ８の上面もエッチングさ
れ膜厚が減少して基板表面からの突出量は約９００オン
グストロームになる。このようにして基板１にＬＯＣＯ
Ｓ８が形成される（図４（Ｈ）参照）。このＬＯＣＯＳ
の横幅および複数のＬＯＣＯＳの並列するＬＯＣＯＳ８
間の線幅（間隔）はともに約０．６μｍである。この
後、各ＬＯＣＯＳ８の両側に、通常の工程に従ってＭＯ
Ｓ等のトランジスタ素子が形成される。
（２、３、４、５および９の積層体）をエッチングして
除去する。この際、ＬＯＣＯＳ８の上面もエッチングさ
れ膜厚が減少して基板表面からの突出量は約９００オン
グストロームになる。このようにして基板１にＬＯＣＯ
Ｓ８が形成される（図４（Ｈ）参照）。このＬＯＣＯＳ
の横幅および複数のＬＯＣＯＳの並列するＬＯＣＯＳ８
間の線幅（間隔）はともに約０．６μｍである。この
後、各ＬＯＣＯＳ８の両側に、通常の工程に従ってＭＯ
Ｓ等のトランジスタ素子が形成される。
【００２２】図４（Ｉ）は上記本実施例のＬＯＣＯＳ８
により分離された素子領域の断面図である。この図は前
述の従来の図７の断面図に対応するものである。図７の
場合と同様に、Ｎシリコン基板１６上に形成されたＰ領
域１７上に分離すべき素子のＮ領域１９、２０が形成さ
れる。これらのＮ領域１９、２０間に前述の本実施例の
ＬＯＣＯＳ８が形成され各素子間を分離する。このＬＯ
ＣＯＳ８上にはＩＣ回路形成の必要に応じポリシリコン
配線層１８が形成される。本実施例においては、ＬＯＣ
ＯＳ８が前述の従来例（図７）に比べ基板内に深く形成
されるため、各素子間が確実に分離され、従来例のよう
なリークによるパンチスルーの問題は起こらない。ま
た、基板上への突出高さが増大することはなく、必要な
平坦性は確保される。
により分離された素子領域の断面図である。この図は前
述の従来の図７の断面図に対応するものである。図７の
場合と同様に、Ｎシリコン基板１６上に形成されたＰ領
域１７上に分離すべき素子のＮ領域１９、２０が形成さ
れる。これらのＮ領域１９、２０間に前述の本実施例の
ＬＯＣＯＳ８が形成され各素子間を分離する。このＬＯ
ＣＯＳ８上にはＩＣ回路形成の必要に応じポリシリコン
配線層１８が形成される。本実施例においては、ＬＯＣ
ＯＳ８が前述の従来例（図７）に比べ基板内に深く形成
されるため、各素子間が確実に分離され、従来例のよう
なリークによるパンチスルーの問題は起こらない。ま
た、基板上への突出高さが増大することはなく、必要な
平坦性は確保される。
【００２３】次に、本発明の別の実施例について説明す
る。図５（Ａ）（Ｂ）（Ｃ）はそれぞれ本発明の第２〜
第４実施例に係るシリコン基板へのＯ2イオン注入時期
を示す半導体装置の要部断面図である。
る。図５（Ａ）（Ｂ）（Ｃ）はそれぞれ本発明の第２〜
第４実施例に係るシリコン基板へのＯ2イオン注入時期
を示す半導体装置の要部断面図である。
【００２４】図５（Ａ）は本発明の第２実施例を示す。
上述した第１実施例ではＯ2イオンの注入を図１のフロ
ーチャートにおけるステップＳ３とステップＳ５との
間、即ち耐酸化膜に開口部を形成後、レジスト６の剥離
前に行うようにしているがこの第２実施例においてはＯ
2イオン注入をステップＳ１の前、即ちシリコン基板１
上に耐酸化膜を形成する前に行うようにしている。この
場合、シリコン基板１上に素子分離領域を開口部とする
レジスト１０を被覆し、このレジスト１０をマスクとし
て、シリコン基板１内にＯ2イオンを注入する。
上述した第１実施例ではＯ2イオンの注入を図１のフロ
ーチャートにおけるステップＳ３とステップＳ５との
間、即ち耐酸化膜に開口部を形成後、レジスト６の剥離
前に行うようにしているがこの第２実施例においてはＯ
2イオン注入をステップＳ１の前、即ちシリコン基板１
上に耐酸化膜を形成する前に行うようにしている。この
場合、シリコン基板１上に素子分離領域を開口部とする
レジスト１０を被覆し、このレジスト１０をマスクとし
て、シリコン基板１内にＯ2イオンを注入する。
【００２５】図５（Ｂ）は本発明の第３実施例を示す。
この第３実施例においては、Ｏ2イオンの注入は、耐酸
化膜形成工程であるステップＳ１の途中、即ち例えばポ
リシリコン膜３をＣＶＤで形成した後 、シリコン酸化
膜４を形成する前に行う。この場合、ポリシリコン膜３
上に素子分離領域を開口部とするレジスト１１を被覆
し、このレジスト１１をマスクとして、シリコン酸化膜
２およびポリシリコン膜３を通してシリコン基板１内に
Ｏ2イオンを注入する。
この第３実施例においては、Ｏ2イオンの注入は、耐酸
化膜形成工程であるステップＳ１の途中、即ち例えばポ
リシリコン膜３をＣＶＤで形成した後 、シリコン酸化
膜４を形成する前に行う。この場合、ポリシリコン膜３
上に素子分離領域を開口部とするレジスト１１を被覆
し、このレジスト１１をマスクとして、シリコン酸化膜
２およびポリシリコン膜３を通してシリコン基板１内に
Ｏ2イオンを注入する。
【００２６】図５（Ｃ）は本発明の第４実施例を示す。
この第４実施例においては、Ｏ2イオン注入は、耐酸化
膜上にレジストパターンを形成するステップ２と耐酸化
膜をエッチングするステップ３との間に行う。即ち、素
子分離領域を開口部とするレジストパターン６を形成し
た後 、このレジストパターン６をマスクとして、耐酸
化膜２をエッチングする前にイオン注入を行う。
この第４実施例においては、Ｏ2イオン注入は、耐酸化
膜上にレジストパターンを形成するステップ２と耐酸化
膜をエッチングするステップ３との間に行う。即ち、素
子分離領域を開口部とするレジストパターン６を形成し
た後 、このレジストパターン６をマスクとして、耐酸
化膜２をエッチングする前にイオン注入を行う。
【００２７】図６は、本発明の第５実施例を示す。図６
（Ａ）はこの第５実施例に係るシリコン基板へのＯ2イ
オンの注入領域を定めるためのレジストパターン１３を
被覆した半導体装置の断面図である。図６（Ｂ）はこの
第５実施例により形成されたＬＯＣＯＳ８の断面図であ
る。前述の各実施例ではＯ2イオン注入をシリコン基板
１の素子分離領域全体に行っていたが、この第５実施例
では図６（Ａ）に示すように素子分離領域内の所定領域
にのみ開口したレジストパターン１３を開口内に形成
し、このレジストパターン１３をマスクとして、この所
定領域内にＯ2イオン１５を注入する。これにより、Ｌ
ＯＣＯＳ８は図６（Ｂ）に示すように、基板１内で局部
的に深く形成されることになり、基板内部に向けて突出
部２１を有するＬＯＣＯＳ２２が形成される。
（Ａ）はこの第５実施例に係るシリコン基板へのＯ2イ
オンの注入領域を定めるためのレジストパターン１３を
被覆した半導体装置の断面図である。図６（Ｂ）はこの
第５実施例により形成されたＬＯＣＯＳ８の断面図であ
る。前述の各実施例ではＯ2イオン注入をシリコン基板
１の素子分離領域全体に行っていたが、この第５実施例
では図６（Ａ）に示すように素子分離領域内の所定領域
にのみ開口したレジストパターン１３を開口内に形成
し、このレジストパターン１３をマスクとして、この所
定領域内にＯ2イオン１５を注入する。これにより、Ｌ
ＯＣＯＳ８は図６（Ｂ）に示すように、基板１内で局部
的に深く形成されることになり、基板内部に向けて突出
部２１を有するＬＯＣＯＳ２２が形成される。
【００２８】なお、前記各実施例ではレジストを用いて
Ｏ2イオン注入領域のパターニングを行っているが、耐
酸化膜が開口している場合には、この耐酸化膜自体をレ
ジストパターンの代りに用いてもよい。
Ｏ2イオン注入領域のパターニングを行っているが、耐
酸化膜が開口している場合には、この耐酸化膜自体をレ
ジストパターンの代りに用いてもよい。
【００２９】
【発明の効果】以上説明したように、本発明に係わる半
導体装置の素子分離用酸化膜形成方法においては、熱酸
化による素子分離酸化膜形成工程の前に、酸素イオンを
注入して基板内部に酸素イオン注入層を形成した状態で
熱酸化するので、従来と同じ熱酸化条件で形成した場
合、素子分離酸化膜は酸素イオン注入層の分だけ基板内
に深く形成され素子分離能力の向上が図られる。また、
膜幅に対して、深さ方向に膜厚な素子分離酸化膜が形成
できるので、半導体装置のデザインルールの微小化に伴
い、素子分離領域が微小化されても、基板からの突出量
を抑えて平坦性を維持したまま深さ方向への必要な膜厚
を確保し確実な素子間分離を図ることができる。さら
に、深さ方向に必要とする所定の膜厚となる素子間分離
酸化膜形成のための熱処理時間を短縮できるので、半導
体装置の歩留りの向上が図られる。また、この場合、熱
処理時間の短縮に伴い基板からの酸化膜突出量が減少し
平坦性が向上してカバレッジが良好になり、特性の優れ
た半導体素子が得られる。
導体装置の素子分離用酸化膜形成方法においては、熱酸
化による素子分離酸化膜形成工程の前に、酸素イオンを
注入して基板内部に酸素イオン注入層を形成した状態で
熱酸化するので、従来と同じ熱酸化条件で形成した場
合、素子分離酸化膜は酸素イオン注入層の分だけ基板内
に深く形成され素子分離能力の向上が図られる。また、
膜幅に対して、深さ方向に膜厚な素子分離酸化膜が形成
できるので、半導体装置のデザインルールの微小化に伴
い、素子分離領域が微小化されても、基板からの突出量
を抑えて平坦性を維持したまま深さ方向への必要な膜厚
を確保し確実な素子間分離を図ることができる。さら
に、深さ方向に必要とする所定の膜厚となる素子間分離
酸化膜形成のための熱処理時間を短縮できるので、半導
体装置の歩留りの向上が図られる。また、この場合、熱
処理時間の短縮に伴い基板からの酸化膜突出量が減少し
平坦性が向上してカバレッジが良好になり、特性の優れ
た半導体素子が得られる。
【図１】 本発明の第１実施例に係わる半導体装置の素
子分離用酸化膜形成方法の製造工程を示すフローチャー
トである。
子分離用酸化膜形成方法の製造工程を示すフローチャー
トである。
【図２】 上記実施例に係わる半導体装置の素子分離用
酸化膜形成方法の製造工程の各ステップに対応した半導
体装置のＬＯＣＯＳ形成過程を順番に示す要部断面図で
ある。
酸化膜形成方法の製造工程の各ステップに対応した半導
体装置のＬＯＣＯＳ形成過程を順番に示す要部断面図で
ある。
【図３】 図２に続く半導体装置のＬＯＣＯＳ形成過程
を順番に示す要部断面図である。
を順番に示す要部断面図である。
【図４】 図３に続く半導体装置のＬＯＣＯＳ形成過程
を順番に示す要部断面図である。
を順番に示す要部断面図である。
【図５】 （Ａ）（Ｂ）（Ｃ）はそれぞれ本発明の第
２、第３、第４実施例に係る酸素イオン注入時期を示す
半導体装置の要部断面図である。
２、第３、第４実施例に係る酸素イオン注入時期を示す
半導体装置の要部断面図である。
【図６】 本発明の第５の実施例に係わる半導体装置素
子分離用酸化膜形成方法において酸素イオンの注入領域
を狭くした場合を示す半導体装置の要部断面図である。
子分離用酸化膜形成方法において酸素イオンの注入領域
を狭くした場合を示す半導体装置の要部断面図である。
【図７】 従来の半導体装置の素子分離用酸化膜形成方
法によりシリコン基板に形成されたＬＯＣＯＳを説明す
る要部断面図である。
法によりシリコン基板に形成されたＬＯＣＯＳを説明す
る要部断面図である。
１：シリコン基板、２：シリコン酸化膜、３：ポリシリ
コン膜、４：シリコン酸化膜、５：シリコンナイトライ
ド膜、６：レジストパターン、７：開口部、８：ＬＯＣ
ＯＳ、９：酸化膜、１０：レジスト、１１：レジスト、
１３：レジストパターン、１５：Ｏ2イオン。
コン膜、４：シリコン酸化膜、５：シリコンナイトライ
ド膜、６：レジストパターン、７：開口部、８：ＬＯＣ
ＯＳ、９：酸化膜、１０：レジスト、１１：レジスト、
１３：レジストパターン、１５：Ｏ2イオン。
Claims (6)
- 【請求項１】 基板上に耐酸化膜を形成する耐酸化膜形
成工程と、 上記耐酸化膜表面上にレジストパターンを形成するレジ
スト被覆工程と、 上記レジストをマスクとして、前記耐酸化膜をエッチン
グして素子分離用開口部を形成する開口部形成工程と、 上記レジストを剥離するレジスト剥離工程と、 上記開口部に熱酸化処理により素子分離酸化膜を形成す
る素子分離酸化膜形成工程と、 上記耐酸化膜をエッチングして除去する耐酸化膜除去工
程と、を含む半導体装置の素子分離用酸化膜形成方法に
おいて、 前記素子分離酸化膜形成工程の前に、この素子分離酸化
膜の形成位置に酸素イオンを注入するイオン注入工程を
設けたことを特徴とする半導体装置の素子分離用酸化膜
形成方法。 - 【請求項２】前記イオン注入工程は前記開口部形成工程
後、前記レジスト剥離工程の前に行うことを特徴とする
請求項１に記載の半導体装置の素子分離用酸膜形成方
法。 - 【請求項３】前記イオン注入工程は前記耐酸化膜形成工
程の前に行うことを特徴とする請求項１に記載の半導体
装置の素子分離用酸化膜形成方法。 - 【請求項４】前記イオン注入工程は前記耐酸化膜形成工
程の途中で行うことを特徴とする請求項１に記載の半導
体装置の素子分離用酸化膜形成方法。 - 【請求項５】前記イオン注入工程は前記レジスト被覆工
程後、前記開口部形成工程の前に行うことを特徴とする
請求項１に記載の半導体装置の素子分離用酸化膜形成方
法。 - 【請求項６】前記イオン注入工程は、素子分離領域内の
所定領域に酸素イオンを注入するためのレジストパター
ニングを施した状態で行うことを特徴とする請求項１に
記載の半導体装置の素子分離用酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182092A JPH0917779A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置の素子分離用酸化膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182092A JPH0917779A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置の素子分離用酸化膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917779A true JPH0917779A (ja) | 1997-01-17 |
Family
ID=16112219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182092A Pending JPH0917779A (ja) | 1995-06-26 | 1995-06-26 | 半導体装置の素子分離用酸化膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917779A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| US7012316B1 (en) | 2004-09-17 | 2006-03-14 | International Business Machines Corporation | Isolation structures in semiconductor integrated circuits (IC) |
-
1995
- 1995-06-26 JP JP7182092A patent/JPH0917779A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004595A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체 소자의 소자분리 방법 |
| KR20000004405A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| US7012316B1 (en) | 2004-09-17 | 2006-03-14 | International Business Machines Corporation | Isolation structures in semiconductor integrated circuits (IC) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012109595A (ja) | 半導体装置の製造方法 | |
| US6335259B1 (en) | Method of forming shallow trench isolation | |
| US6368936B1 (en) | Method for forming a semiconductor integrated circuit | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JPH06333944A (ja) | 半導体装置 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| US5994216A (en) | Method of forming a reduced size contact in a dielectric layer by using bird's beak of oxidized polysilicon to create an etching mask | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| KR100275111B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2798953B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07211908A (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| KR960016236B1 (ko) | 반도체 장치의 자기 정렬형 콘택 제조방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JP2968281B2 (ja) | 半導体装置の製造方法 | |
| US20040033443A1 (en) | Method of manufacturing a semiconductor device |