JPH11354787A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11354787A
JPH11354787A JP16309498A JP16309498A JPH11354787A JP H11354787 A JPH11354787 A JP H11354787A JP 16309498 A JP16309498 A JP 16309498A JP 16309498 A JP16309498 A JP 16309498A JP H11354787 A JPH11354787 A JP H11354787A
Authority
JP
Japan
Prior art keywords
forming
insulating film
gate electrode
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP16309498A
Other languages
English (en)
Inventor
Yasuhiro Yamamura
育弘 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16309498A priority Critical patent/JPH11354787A/ja
Publication of JPH11354787A publication Critical patent/JPH11354787A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 トレンチ素子分離領域に接続孔がずれて形成
されると素子分離膜がエッチングされて、接続孔内にト
レンチ側壁が露出する状態になり、接続孔における漏れ
電流の増加という問題を引き起こしていた。 【解決手段】 半導体基板１１に形成したトレンチ１２
内に素子分離膜１３を埋め込んだ半導体基板１１に、ゲ
ート絶縁膜２１、電極材料膜２２、第１，第２の絶縁膜
２３，２４を順次積層した後、電極材料膜２２等を加工
してゲート電極２５を形成する工程と、第２の絶縁膜２
４をマスクにして、素子分離膜１３の上部を選択的に除
去し、トレンチ１２の上部側壁を露出させる工程と、ゲ
ート電極２５の側壁にゲートサイドウォール絶縁膜２８
を形成するとともにトレンチ１２の上部側壁にトレンチ
サイドウォール絶縁膜１６を形成する工程とを備えた半
導体装置の製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは素子分離近傍における漏れ電流を
低減した半導体装置の製造方法に関する。
【０００２】
【従来の技術】トランジスタの拡散層やゲート電極との
接続に用いられる接続孔の形成において、下地拡散層や
ゲート電極と接続孔パターンとの合わせずれによる拡散
層での漏れ電流の増大、ゲート電極と拡散層の接続孔と
の短絡等の問題がある。このゲート電極と拡散層の接続
孔との短絡の問題を解決する方法としては、ゲート電極
に対して自己整合的に接続孔を形成する方法が広く知ら
れている、この形成方法の一例を以下に説明する。
【０００３】図４の（１）に示すように、半導体基板１
１１には、トレンチ１１２内に素子分離膜１１３を形成
したトレンチ素子分離領域１１４が形成され、そのトレ
ンチ素子分離領域１１４によって分離された状態にウエ
ル１１５が形成されている。さらに半導体基板１１１上
には、ゲート絶縁膜１２１を介してゲート電極１２２が
形成され、このゲート電極１２２の両側における半導体
基板１１１には浅い拡散層１２３，１２４が形成されて
いる。このような半導体基板１１１上に窒化シリコン膜
を堆積する。次いでこの窒化シリコン膜をエッチバック
して、ゲート電極１２２の側壁にのみ、この窒化シリコ
ン膜を残してゲートサイドウォール絶縁膜１２５を形成
する。
【０００４】次に図４の（２）に示すように、ゲート電
極１２２の両側における半導体基板１１１に、浅い拡散
層１２３を介して深い拡散層１２６を形成するとともに
上記浅い拡散層１２４を介して深い拡散層１２７を形成
する。さらに上記半導体基板１１１上に上記ゲート電極
１２２等を覆う層間絶縁膜１３１を形成する。その後、
リソグラフィー技術により接続孔を形成する領域上に、
接続孔パターン１４２，１４３を開口してなるエッチン
グマスク１４１を形成した後、そのエッチングマスク１
４０を用いてエッチングを行い、層間絶縁膜１３１に接
続孔１３２，１３３を形成する。その後、エッチングマ
スク１４０を除去する。このエッチングでは、ゲートサ
イドウォール絶縁膜１２５の窒化シリコン膜のエッチン
グ速度が層間絶縁膜１３１のエッチング速度より遅くな
る条件に設定する。
【０００５】このように、上記説明した方法では、ゲー
トサイドウォール絶縁膜１２５によって、ゲート電極１
２２と接続孔１３２とが接近するのを防いでいる。
【０００６】一方、リソグラフィーにおけるマスクの合
わせずれが大きくなって、ゲート電極の極めて近傍に接
続孔パターンが形成され、それを用いたエッチングによ
り形成される接続孔は、ゲート電極との距離が短くな
る。その結果、接続孔内に形成される導電体とゲート電
極との絶縁性を確保することが困難になる。この問題を
解決する方法を、図５によって説明する。
【０００７】図５に示すように、予めゲート電極１２２
上に層間絶縁膜１３１よりもエッチングレートの遅い材
料からなるゲート上絶縁膜１２８を堆積して、ゲート電
極１２２のパターニングを行い、その後ゲートサイドウ
ォール絶縁膜１２５をこの上部がゲート電極１２２の表
面より上方になるように形成する。
【０００８】このようにゲートサイドウォール絶縁膜１
２８を形成することで、ゲート電極１２２と深い拡散層
１２６に至る接続孔１３２との距離を確保して、接続孔
１３２内に形成される導電体（図示省略）とゲート電極
１２２との間の絶縁性を確保している。
【０００９】
【発明が解決しようとする課題】しかしながら、図６に
示すように、ゲート電極１２２上と深い拡散層１２６，
１２７上にシリサイド層１６１と１６２，１６３を形成
するいわゆるフルシリサイド構造を形成するためには、
前記図５に示したゲート電極上の絶縁膜を除去する必要
がある。このとき、ゲート電極１２２上の絶縁膜（図示
省略）が窒化シリコン膜の場合には、窒化シリコンから
なるゲートサイドウォール絶縁膜１２５もエッチングさ
れて、ゲートサイドウォール絶縁膜１２５が消滅もしく
は減少するという問題が生じる。
【００１０】一方、ゲート電極１２２上の絶縁膜（図示
省略）が酸化シリコン膜で形成されている場合にはトレ
ンチ素子分離領域１１４の酸化シリコン膜からなる素子
分離膜１１３がエッチングされて、トレンチ１１２の端
部で半導体基板１１１のシリコンが露出し、シリサイド
を形成する際に、その端部にシリサイド層１６２，１６
３が回り込む状態に形成される。そのため、実質上、シ
リサイド層１６２と深い拡散層１２６との界面が、深い
拡散層１２６の接合界面に接近し、またシリサイド層１
６３と深い拡散層１２７との界面が、深い拡散層１２７
の接合界面に接近し、漏れ電流が増加するという問題が
生じる。
【００１１】これらの従来の技術では、図７に示すよう
に、トレンチ素子分離領域１１４方向に接続孔パターン
（図示省略）の合わせずれが発生し、接続孔１３２を形
成する際にトレンチ素子分離領域１１４の酸化シリコン
からなる素子分離膜１１３の一部がエッチングされて、
接続孔１３２がトレンチ１１２の側壁にかかる状態に形
成されることにより、漏れ電流が増加するという問題を
防止することは困難であった。
【００１２】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であって、
すなわち、半導体基板に形成したトレンチ内に素子分離
膜を設けた該半導体基板に、ゲート絶縁膜、ゲート電極
を形成するための電極材料膜、複数層の絶縁膜を順次積
層して形成した後、複数層の絶縁膜とともに電極材料膜
を加工してゲート電極を形成する工程と、複数層の絶縁
膜のうちの少なくとも１層の絶縁膜をマスクにして、素
子分離膜の上部を選択的に除去してトレンチの上部側壁
を露出させる工程と、ゲート電極の側壁とともにトレン
チの上部側壁にサイドウォール絶縁膜を形成する工程と
を備えた半導体装置の製造方法である。
【００１３】さらにサイドウォール絶縁膜を形成する工
程を行った後、ゲート電極の両側における半導体基板に
ソース、ドレイン拡散層を形成する工程と、半導体基板
上にゲート電極を覆う層間絶縁膜の形成する工程と、層
間絶縁膜に前記ソース、ドレイン拡散層に達する接続孔
を形成する工程とを備えた半導体装置の製造方法であ
る。またサイドウォール絶縁膜を形成しかつソース、ド
レイン拡散層を形成した後で層間絶縁膜を形成する前
に、ゲート電極上の複数層の絶縁膜を除去する工程と、
ゲート電極上および半導体基板上にシリサイド層を形成
する工程とを備えた半導体装置の製造方法である。
【００１４】上記半導体装置の製造方法では、ゲート電
極上に形成した複数層の絶縁膜のうちの少なくとも１層
の絶縁膜をマスクに用い、素子分離膜の上部を選択的に
除去してトレンチの上部側壁を露出させた後、ゲート電
極の側壁とともにトレンチの上部側壁にサイドウォール
絶縁膜を形成することから、トレンチの上部側壁に形成
されたサイドウォール絶縁膜により、その後の工程で層
間絶縁膜を形成し、接続孔を形成した際に、その接続孔
がトレンチ側にずれて形成されても、サイドウォール絶
縁膜によってトレンチの上部側壁は覆われているので、
トレンチの側壁部分で接続孔が半導体基板に達する状態
に形成されることはない。そのため、接続孔の内部に導
電体材料が形成されても、半導体基板とその導電体材料
とが短絡することはない。
【００１５】また、ゲート電極上および半導体基板上に
シリサイド層を形成する際に、トレンチの上部側壁はサ
イドウォール絶縁膜に覆われているので、シリサイド層
は、半導体基板に形成されたソース、ドレイン上に形成
され、トレンチの側壁側に回り込む状態に形成されるこ
とはない。したがって、シリサイド層と半導体基板とが
短絡することはない。
【００１６】
【発明の実施の形態】本発明の半導体装置の製造方法に
係わる実施の形態の一例を、図１の製造工程図によって
説明する。
【００１７】図１の（１）に示すように、半導体基板１
１には、トレンチ１２内に素子分離膜１３を形成したト
レンチ素子分離領域１４に分離されたウエル１５が形成
されている。このような半導体基板１１上に、ゲート絶
縁膜２１を形成し、さらにゲート電極となる電極材料膜
２２を、例えば２００ｎｍの厚さにポリシリコンを堆積
して形成する。
【００１８】さらに、上記電極材料膜２２上に複数層の
絶縁膜として、第１の絶縁膜２３を、例えば１００ｎｍ
の厚さにリンシリケートガラス（ＰＳＧ）を堆積して形
成し、続いて第２の絶縁膜２４を、例えば３０ｎｍの厚
さに窒化シリコンを堆積して形成する。上記第１の絶縁
膜２３は、トレンチ１２内に埋め込まれた素子分離膜１
３、およびゲートサイドウォール絶縁膜の材料となる窒
化シリコン膜に対して選択的にエッチングできる材料で
あることが望ましく、ここでは、上記の如く酸化シリコ
ン系のＰＳＧを用いた。また上記複数層の絶縁膜の最上
層となる第２の絶縁膜２３は、上記酸化シリコンからな
る素子分離膜１３の上部を除去する際のマスクになるも
ので形成する必要があり、ここでは、上記の如く窒化シ
リコン膜を用いた。
【００１９】次いで、図１の（２）に示すように、リソ
グラフィー技術によりレジストを塗布してレジスト膜
（図示省略）を形成した後、露光、現像、ベーキング等
の工程を経てゲート電極をパターニングするためのエッ
チングマスク（図示省略）を形成する。その後、エッチ
ングマスクを用いて、第２，第１の絶縁膜２４，２３を
エッチング（例えば異方性エッチング）する。
【００２０】その後、上記エッチングマスクを除去す
る。次いで窒化シリコンからなる第２の絶縁膜２４をエ
ッチングマスクにして、上記電極材料膜２２をエッチン
グ（異方性エッチング）し、半導体基板１１上のゲート
絶縁膜２１を介してゲート電極２５を形成する。
【００２１】次いで図１の（３）に示すように、第２の
絶縁膜２４をマスクにしてトレンチ１２内の酸化シリコ
ンからなる素子分離膜１３をエッチングし、トレンチ１
２の上部に段差Ｓを形成する。
【００２２】次いで、上記第２の絶縁膜２４等をマスク
にしたイオン注入法により、図１の（４）に示すよう
に、ゲート電極２５の両側における半導体基板１１に、
ＬＤＤ（Lightly Doped Drain ）となる浅い拡散層２
６，２７を形成する。その後、上記ゲート電極２５、段
差部Ｓ等を覆う状態に第３の絶縁膜として例えば窒化シ
リコン膜を１００ｎｍの厚さに堆積する。続いて上記第
３の絶縁膜をエッチバックして、ゲート電極２５、パタ
ーニングした第１の絶縁膜２３の側壁にゲートサイドウ
ォール絶縁膜２８を形成するとともに、上記段差部Ｓの
側壁にトレンチサイドウォール絶縁膜１６を形成する。
このエッチバックでは、ゲート電極２５上の第２の絶縁
膜２４〔図１の（３）参照〕もエッチングされて除去さ
れる。その後、例えばフッ酸処理により第１の絶縁膜２
３を選択的にエッチング除去し、ゲート電極２５の上部
表面を露出させる。
【００２３】次いで図１の（５）に示すように、上記ゲ
ート電極２５、ゲートサイドウォール絶縁膜２８等をマ
スクしたイオン注入法により、ゲート電極２５の両側に
おける半導体基板１１に、上記浅い拡散層２６を介して
ソース、ドレインとなる深い拡散層２９を形成するとと
もに、上記浅い拡散層２７を介してソース、ドレインと
なる深い拡散層３０を形成する。その際、上記イオン注
入によりゲート電極２５にも深い拡散層２９，３０を形
成した不純物と同種の不純物が注入される。その後、通
常のシリサイド化技術によって、ゲート電極２５の上部
表面にシリサイド層３１を形成するとともに深い拡散層
２９，３０の各表面にシリサイド層３２，３３を形成す
る。
【００２４】上記図１の（１）〜（５）により説明した
半導体装置の製造方法では、ゲート電極２５上に形成し
た複数層の絶縁膜のうちの第２の絶縁膜２４をマスクに
して、素子分離膜１３の上部を選択的に除去してトレン
チ１２の上部側壁を露出させた後、ゲート電極２５の側
壁にゲートサイドウォール絶縁膜２８を形成するととも
に露出したトレンチ１２の上部側壁にトレンチサイドウ
ォール絶縁膜１６を形成している。その結果、トレンチ
素子分離領域１４の端部の素子分離膜１３上にはトレン
チサイドウォール絶縁膜１６が形成されので、第１の絶
縁膜２３をエッチングによって除去する際にトレンチ素
子分離領域１４の端部がエッチングされて掘れることが
なくなる。
【００２５】そしてゲート電極２５上および深い拡散層
２９，３０上にシリサイド層３１〜３３を形成する際に
は、トレンチ１２の上部側壁はトレンチサイドウォール
絶縁膜１６に覆われた状態になっているため、シリサイ
ド層３２，３３は、ソース、ドレインとなる深い拡散層
２９，３０上に形成され、トレンチ１２の側壁側に回り
込む状態に形成されることはない。したがって、シリサ
イド層３２，３３と半導体基板１１とが短絡することが
防止されるので、漏れ電流の増加を防止することができ
る。
【００２６】その後図１の（６）に示すように、上記ゲ
ート電極２５、シリサイド層３１〜３３、ゲートサイド
ウォール絶縁膜２８、トレンチサイドウォール絶縁膜１
６等を覆う状態に、層間絶縁膜４１を、例えば酸化シリ
コンを１．０μｍの厚さに堆積して形成する。そして、
リソグラフィー技術により接続孔を形成するための開口
部を形成したレジストマスク（図示省略）を形成する。
そして、それをエッチングマスクに用いたエッチング
（異方性エッチング）よって、上記層間絶縁膜４１に、
例えば上記シリサイド層３２に達する接続孔４２を形成
するとともに、上記シリサイド層３３に達する接続孔４
３を形成する。このエッチングは、層間絶縁膜４１がゲ
ートサイドウォール絶縁膜２８およびトレンチサイドウ
ォール絶縁膜１６に対して選択的にエッチングされる条
件で行う。その後、図示はしないが、従来から知られて
いる配線形成技術により配線層の形成を行う。
【００２７】上記図１の（１）〜（６）により説明した
半導体装置の製造方法では、ゲート電極２５上に形成し
た複数層の絶縁膜のうちの第２の絶縁膜２４をマスクに
して、素子分離膜１３の上部を選択的に除去してトレン
チ１２の上部側壁を露出させた後、ゲート電極２５の側
壁にゲートサイドウォール絶縁膜２８を形成するととも
にトレンチ１２の上部側壁にトレンチサイドウォール絶
縁膜１６を形成している。それによって、その後、層間
絶縁膜４１を形成し、接続孔４２，４３を形成した際
に、その接続孔４２，４３がトレンチ１２側にずれて形
成されても、トレンチサイドウォール絶縁膜１６によっ
てトレンチ１２の上部側壁は覆われているので、トレン
チ１２の側壁部分で接続孔４２，４３が半導体基板１１
に達する状態に形成されることはない。そのため、接続
孔４２，４３の内部に導電体材料が形成されても、半導
体基板１１とその導電体材料とが短絡することはない。
【００２８】なお、上記図１によって説明した製造方法
ではシリサイド層３１〜３３を形成したが、このシリサ
イド層３１〜３３を形成しない製造方法であってもよ
い。この製造方法の場合は、前記図１によって説明した
製造方法において、上記シリサイド層３１〜３３を形成
するための工程を省略すればよい。この製造方法の場合
も、上記図１によって説明したのと同様に、層間絶縁膜
４１に形成した接続孔４２，４３がトレンチ１２側にず
れて形成されても、トレンチサイドウォール絶縁膜１６
によってトレンチ１２の上部側壁は覆われているので、
トレンチ１２の側壁部分で接続孔４２，４３が半導体基
板１１に達する状態に形成されることはない。そのた
め、接続孔４２，４３の内部に導電体材料が形成されて
も、半導体基板１１とその導電体材料とが短絡すること
はない。
【００２９】本発明の製造方法は、上記図１によって説
明した製造方法のように、ゲートサイドウォール絶縁膜
２８と同時にトレンチ１２の上部側壁にトレンチサイド
ウォール絶縁膜１６を形成する製造方法であれば、上記
図１によって説明した製造方法に限定されない。
【００３０】例えば、図２に示すように、ゲートサイド
ウォール絶縁膜２８およびトレンチサイドウォール絶縁
膜１６を形成するために成膜した第３の絶縁膜は、例え
ば薄い酸化シリコン膜５１と窒化シリコン膜５２との積
層構造に形成してもよい。この構成では、先にゲート電
極２５、第１の絶縁膜２３、第２の絶縁膜（図示省略）
を覆う状態に薄い酸化シリコン膜５１を形成した後、窒
化シリコン膜５２を形成する。そしてエッチバックによ
り窒化シリコン膜５２をエッチングした後、別のプロセ
スで薄い酸化シリコン膜５１をエッチングして、ゲート
サイドウォール絶縁膜２８を形成する。その際、窒化シ
リコン膜５２をエッチングする際に上記第２の絶縁膜も
エッチングされて除去される。または、窒化シリコン膜
５２のエッチングプロセスで薄い酸化シリコン膜５１を
エッチングしてもよい。なお、図２では、エッチバック
後の状態を示した。
【００３１】上記図２によって説明した製造方法では、
窒化シリコン膜５２の応力を薄い酸化シリコン膜５１に
よって緩和することができる。そのため、窒化シリコン
膜５２がゲート電極２５に与える応力が緩和され、ゲー
ト電極２５の信頼性の向上が図れる。
【００３２】また、前記図１によって説明した製造方法
において、第１の絶縁膜２３をホウ素リンシリケートガ
ラス（ＢＰＳＧ）で形成することも可能であり、または
第１の絶縁膜２３をノンドープトシリケートガラス（Ｎ
ＳＧ）からなる下層膜とリンシリケートガラス（ＰＳ
Ｇ）もしくはホウ素リンシリケートガラス（ＢＰＳＧ）
からなる上層膜の２層構造としてもよい。この２層構造
におけるゲート電極の上部を露出させるエッチングは、
上層膜のエッチングプロセス時に下層膜をエッチングす
る、または、上層膜をエッチングした後、別のエッチン
グプロセスで下層膜をエッチングすればよい。
【００３３】上記のように、第１の絶縁膜２３を２層構
造とした場合には、ノンドープトシリケートガラス（Ｎ
ＳＧ）からなる下層膜が、上層膜中に含んでいる不純物
の拡散を防止する。
【００３４】さらに、前記図１によって説明した製造方
法において、シリサイド層３１〜３３を形成した後で層
間絶縁膜４１を形成する前に、ゲート電極２５を覆う状
態に絶縁膜を形成する。この絶縁膜は、ここでは図示は
しない層間絶縁膜に接続孔を形成するエッチングにおい
て、層間絶縁膜よりもエッチングレートが遅い絶縁材
料、例えば窒化シリコンで形成される。
【００３５】続いて上記絶縁膜をエッチバックする。そ
の結果、図３の（１）に示すように、ゲート電極２５の
側壁に形成されたゲートサイドウォール絶縁膜２８のゲ
ート電極２５側に、このゲート電極２５上を覆う状態に
上記絶縁膜のみが残されてゲート上絶縁膜３５が形成さ
れる。この図では、ゲート電極２５上にはシリサイド層
３１が形成されている状態を示している。
【００３６】その後、上記図１によって接続したのと同
様に、図３の（２）に示すように、ゲート上絶縁膜３
５、ゲートサイドウォール絶縁膜２８、トレンチサイド
ウォール絶縁膜１６等を覆う状態に、例えば酸化シリコ
ンを堆積して層間絶縁膜４１を形成する。そして、リソ
グラフィー技術により形成したレジストマスク（図示省
略）をエッチングマスクに用いたエッチング（異方性エ
ッチング）よって、上記層間絶縁膜４１に、例えば深い
拡散層２９上に形成されているシリサイド層３２に達す
る接続孔４２を形成するとともに、深い拡散層３０上に
形成されているシリサイド層３３に達する接続孔４３を
形成する。このエッチングは、層間絶縁膜４１がゲート
サイドウォール絶縁膜２８およびトレンチサイドウォー
ル絶縁膜１６に対して選択的にエッチングされる条件で
行う。
【００３７】上記図３によって説明したように、ゲート
電極２５上にゲート上絶縁膜３５を形成する製造方法で
は、例えば、接続孔４２がゲート電極２５側にずれて形
成された場合であても、ゲート電極２５上にはゲート上
絶縁膜３５が形成されているため、接続孔４２がゲート
電極２５に達する状態に形成されることはない。また、
接続孔４２がトレンチ素子分離領域１４側にずれて形成
された場合であっても、トレンチ１２の上部側壁にはト
レンチサイドウォール絶縁膜１６が形成されているた
め、接続孔４２を形成する際に、トレンチ１２の側壁が
露出することはない。また接続孔４３についても上記接
続孔４２と同様のことが言える。したがって、ゲート電
極２５と接続孔４２，４３とが近づき過ぎることによる
短絡の防止を図ることができる。
【００３８】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、ゲート電極上に形成した複数層
の絶縁膜のうちの少なくとも１層の絶縁膜をマスクに用
い、素子分離膜の上部を選択的に除去してトレンチの上
部側壁を露出させた後、ゲート電極の側壁とともにトレ
ンチの上部側壁にサイドウォール絶縁膜を形成するの
で、その後に層間絶縁膜に形成される接続孔はゲート電
極やトレンチ内の素子分離膜との合わせ余裕を考慮する
ことなく自己整合的に形成することができる。よって、
接続孔の内部に形成される導電体材料とゲート電極、お
よびトレンチ側壁の半導体基板とが短絡することはな
い。よって、漏れ電流の増加を防止して、半導体装置の
信頼性の向上が図れる。
【００３９】また本発明の半導体装置の製造方法によれ
ば、ゲート電極上および半導体基板上にシリサイド層を
形成する際に、トレンチの上部側壁はサイドウォール絶
縁膜に覆われているので、シリサイド層は、半導体基板
に形成されたソース、ドレイン上に形成され、トレンチ
の側壁側に回り込む状態に形成されることはない。よっ
て、シリサイド層と半導体基板とが短絡することはない
ので、漏れ電流の増加を防止することができ、半導体装
置の信頼性の向上が図れる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係わる実施の
形態の一例を示す製造工程図である。
【図２】サイドウォール絶縁膜の製造方法に係わる別の
実施の形態を示す説明図である。
【図３】ゲート上絶縁膜の製造方法に係わる実施の形態
の一例を示す製造工程図である。
【図４】従来の技術に係わる製造方法を示す製造工程図
である。
【図５】ゲート電極と接続孔との距離を確保する従来の
技術に係わる製造方法の説明図である。
【図６】従来の技術に係わる課題を説明する概略構成断
面図である。
【図７】従来の技術に係わる課題を説明する概略構成断
面図である。
【符号の説明】
１１…半導体基板、１２…トレンチ、１３…素子分離
膜、１６…トレンチサイドウォール絶縁膜、２１…ゲー
ト絶縁膜、２２…電極材料膜、２３…第１の絶縁膜、２
４…第２の絶縁膜、２５…ゲート電極、２８…ゲートサ
イドウォール絶縁膜

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に形成したトレンチ内に素子
    分離膜を設けた該半導体基板に、ゲート絶縁膜、ゲート
    電極を形成するための電極材料膜、複数層の絶縁膜を順
    次積層して形成した後、該複数層の絶縁膜とともに前記
    電極材料膜を加工してゲート電極を形成する工程と、 前記複数層の絶縁膜のうちの少なくとも１層の絶縁膜を
    マスクにして、前記素子分離膜の上部を選択的に除去し
    て前記トレンチの上部側壁を露出させる工程と、 前記ゲート電極の側壁とともに前記トレンチの上部側壁
    にサイドウォール絶縁膜を形成する工程とを備えたこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記複数層の絶縁膜のうちの少なくとも最上層の絶縁膜
    を、前記素子分離膜の上部を除去する際のマスクになる
    材料で形成することを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記サイドウォール絶縁膜を形成する際に残っている前
    記複数層の絶縁膜を、前記サイドウォール絶縁膜に対し
    て選択的に除去される材料で形成することを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 請求項２記載の半導体装置の製造方法に
    おいて、 前記サイドウォール絶縁膜を形成する際に残っている前
    記複数層の絶縁膜を、前記サイドウォール絶縁膜に対し
    て選択的に除去される材料で形成することを特徴とする
    半導体装置の製造方法。
  5. 【請求項５】 請求項１に記載の半導体装置の製造方法
    において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記半導体基板上に前記ゲート電極を覆う層間絶縁膜の
    形成する工程と、 前記層間絶縁膜に前記ソース、ドレイン拡散層に達する
    接続孔を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  6. 【請求項６】 請求項２に記載の半導体装置の製造方法
    において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記半導体基板上に前記ゲート電極を覆う層間絶縁膜の
    形成する工程と、 前記層間絶縁膜に前記ソース、ドレイン拡散層に達する
    接続孔を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】 請求項３に記載の半導体装置の製造方法
    において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記半導体基板上に前記ゲート電極を覆う層間絶縁膜の
    形成する工程と、 前記層間絶縁膜に前記ソース、ドレイン拡散層に達する
    接続孔を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  8. 【請求項８】 請求項４に記載の半導体装置の製造方法
    において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記半導体基板上に前記ゲート電極を覆う層間絶縁膜の
    形成する工程と、 前記層間絶縁膜に前記ソース、ドレイン拡散層に達する
    接続孔を形成する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  9. 【請求項９】 請求項１に記載の半導体装置の製造方法
    において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 請求項２に記載の半導体装置の製造方
    法において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  11. 【請求項１１】 請求項３に記載の半導体装置の製造方
    法において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  12. 【請求項１２】 請求項４に記載の半導体装置の製造方
    法において、 前記サイドウォール絶縁膜を形成する工程を行った後、 前記ゲート電極の両側における半導体基板にソース、ド
    レイン拡散層を形成する工程と、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  13. 【請求項１３】 請求項５記載の半導体装置の製造方法
    において、 前記ソース、ドレイン拡散層を形成する工程を行った後
    で前記層間絶縁膜を形成する前に、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  14. 【請求項１４】 請求項６記載の半導体装置の製造方法
    において、 前記ソース、ドレイン拡散層を形成する工程を行った後
    で前記層間絶縁膜を形成する前に、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  15. 【請求項１５】 請求項７記載の半導体装置の製造方法
    において、 前記ソース、ドレイン拡散層を形成する工程を行った後
    で前記層間絶縁膜を形成する前に、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  16. 【請求項１６】 請求項８記載の半導体装置の製造方法
    において、 前記ソース、ドレイン拡散層を形成する工程を行った後
    で前記層間絶縁膜を形成する前に、 前記ゲート電極上の複数層の絶縁膜を除去する工程と、 前記ゲート電極上および前記半導体基板上にシリサイド
    層を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  17. 【請求項１７】 請求項１記載の半導体装置の製造方法
    において、 前記ゲート電極の側壁とともに前記トレンチの上部側壁
    にサイドウォール絶縁膜を形成する工程は、 前記ゲート電極および前記トレンチを覆う状態に酸化シ
    リコン膜と窒化シリコン膜とを順に積層して形成する工
    程と、 前記窒化シリコン膜と酸化シリコン膜とをエッチバック
    する工程とからなることを特徴とする半導体装置の製造
    方法。
  18. 【請求項１８】 請求項９記載の半導体装置の製造方法
    において、 前記シリサイド層を形成する工程を行った後、 前記ゲート電極の側壁に形成したサイドウォール絶縁膜
    の前記ゲート電極側に該ゲート電極上を選択的に覆うゲ
    ート上絶縁膜を形成する工程とを備えたことを特徴とす
    る半導体装置の製造方法。
  19. 【請求項１９】 請求項１３記載の半導体装置の製造方
    法において、 前記シリサイド層を形成する工程を行った後で前記層間
    絶縁膜を形成する工程を行う前に、 前記ゲート電極の側壁に形成したサイドウォール絶縁膜
    の前記ゲート電極側に該ゲート電極上を選択的に覆うも
    ので前記層間絶縁膜に対してエッチングレートが低い絶
    縁材料からなるゲート上絶縁膜を形成する工程を備えた
    ことを特徴とする半導体装置の製造方法。
JP16309498A 1998-06-11 1998-06-11 半導体装置の製造方法 Abandoned JPH11354787A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16309498A JPH11354787A (ja) 1998-06-11 1998-06-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16309498A JPH11354787A (ja) 1998-06-11 1998-06-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11354787A true JPH11354787A (ja) 1999-12-24

Family

ID=15767078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16309498A Abandoned JPH11354787A (ja) 1998-06-11 1998-06-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11354787A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361765B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의 제조방법
CN104465356A (zh) * 2013-09-17 2015-03-25 瑞萨电子株式会社 半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361765B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의 제조방법
CN104465356A (zh) * 2013-09-17 2015-03-25 瑞萨电子株式会社 半导体器件及其制造方法
JP2015060861A (ja) * 2013-09-17 2015-03-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US11476258B2 (en) 2013-09-17 2022-10-18 Renesas Electronics Corporation Semiconductor device including short-circuit prevention structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5459354A (en) Semiconductor device with improved insulation of wiring structure from a gate electrode
JPH06181262A (ja) 半導体装置の自己整合型コンタクトの製造方法
JPS63233569A (ja) 半導体装置の製造方法
JP2000306860A (ja) 半導体装置の製造方法
JPH11195704A (ja) 半導体装置およびその製造方法
JP3215320B2 (ja) 半導体装置の製造方法
US6833293B2 (en) Semiconductor device and method for manufacturing the same
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
JP2001007196A (ja) 半導体装置の製造方法
JP4550685B2 (ja) 半導体装置の製造方法
US5703391A (en) Semiconductor device having element isolating insulating film in contact hole
JPH1197529A (ja) 半導体装置の製造方法
JP2798953B2 (ja) 半導体装置及びその製造方法
US6239478B1 (en) Semiconductor structure for a MOS transistor
JPH09213949A (ja) 半導体装置の製造方法
JP3186714B2 (ja) 半導体装置およびその製造方法
JPH08330252A (ja) 半導体装置の製造方法
JP5161408B2 (ja) 半導体装置の製造方法
JPH0917779A (ja) 半導体装置の素子分離用酸化膜形成方法
JPH11354650A (ja) 半導体装置およびその製造方法
JPH0923007A (ja) 半導体装置およびその製造方法
JPH1032245A (ja) 半導体装置の製造方法
JP2010027950A (ja) 半導体装置及びその製造方法
JPH08298286A (ja) 半導体装置の製造方法
JPH1126756A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Effective date: 20070419

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070628