JPH0917905A - 半導体素子搭載用プリント配線板およびその製造方法 - Google Patents

半導体素子搭載用プリント配線板およびその製造方法

Info

Publication number
JPH0917905A
JPH0917905A JP8096722A JP9672296A JPH0917905A JP H0917905 A JPH0917905 A JP H0917905A JP 8096722 A JP8096722 A JP 8096722A JP 9672296 A JP9672296 A JP 9672296A JP H0917905 A JPH0917905 A JP H0917905A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
printed wiring
metal plate
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8096722A
Other languages
English (en)
Other versions
JP2831971B2 (ja
Inventor
Yoshiji Kasai
美司 河西
Kaoru Hara
薫 原
Setsu Ariga
節 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastern KK
Original Assignee
Eastern KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastern KK filed Critical Eastern KK
Priority to JP8096722A priority Critical patent/JP2831971B2/ja
Publication of JPH0917905A publication Critical patent/JPH0917905A/ja
Priority to TW086104555A priority patent/TW382736B/zh
Priority to US08/834,480 priority patent/US5824964A/en
Priority to US09/095,068 priority patent/US6239381B1/en
Application granted granted Critical
Publication of JP2831971B2 publication Critical patent/JP2831971B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 バリの発生のない半導体素子搭載用プリント
配線板およびその製造方法を提供する。 【解決手段】 所要数の半導体素子収納孔２１および搭
載される各半導体素子３０と電気的に接続される所要数
の配線パターン２２からなる単位パターンＡが複数並設
された配線板２０と、配線板２０の半導体素子収納孔２
１を覆って配線板２０に固定され、配線板２０の半導体
素子収納孔２１に対応する面が半導体素子搭載部に形成
された金属板２５と、単位パターンＡの境界部となる配
線板２０の部位および金属板２５の部位に形成されるＶ
ノッチ２７とからなり、該Ｖノッチ２７が形成されるこ
とにより形成される薄肉部２８により単位プリント配線
板２９が連結されていることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子搭載用プリン
ト配線板およびその製造方法に関する。
【０００２】
【背景技術】半導体素子搭載用プリント配線板１０は、
図１３に示すように、放熱性を向上させるべく、配線板
１２の裏面側に金属板１４を接着剤により固定したもの
が知られている。配線板１２には半導体素子収納孔１
５、搭載される半導体素子１７とワイヤ等により電気的
に接続される配線パターン１８が形成されている。半導
体素子収納孔１５に対応する金属板１４の面が半導体素
子搭載部に形成されている。ところで、従来の上記半導
体素子搭載用プリント配線板１０では、上記半導体素子
収納孔１５、配線パターン１８を形成した配線板１２を
形成し、この個片の配線板１２の裏面側に金属板１４を
接着剤により固定するようにしていたため、生産効率に
劣る問題点があった。
【０００３】
【発明が解決しようとする課題】そこで発明者は、図１
４に示すように、半導体素子収納孔１５および搭載され
る半導体素子と電気的に接続される配線パターン１８か
らなる単位パターンＡが複数並設された共通の配線板１
２を形成し、この配線板１２の裏面に共通の放熱用の金
属板１４を接着剤により固定した後、各単位パターンＡ
の境界部において、ルーター、ダイス、プレス機等を用
いて個片のプリント配線板に切断、分離することを試み
た。この方法によれば、金属板１４を一時に接着剤によ
って固定できるので、生産効率が向上する。しかし、上
記方法では、図１５に示すように切断面に沿ってバリ１
９が発生しやすいという新たな問題点が発生した。
【０００４】そこで本発明は上記問題点を解消すべくな
されたもので、その目的とするところは、バリの発生の
ない半導体素子搭載用プリント配線板およびその製造方
法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体素子搭載用プリント配線板によれば、所要数の半導
体素子収納孔および搭載される各半導体素子と電気的に
接続される所要数の配線パターンからなる単位パターン
が複数並設された配線板と、該配線板の前記半導体素子
収納孔を覆って配線板に固定され、配線板の前記半導体
素子収納孔に対応する面が半導体素子搭載部に形成され
た放熱用の金属板と、前記単位パターンの境界部となる
前記配線板の部位および前記金属板の部位に形成される
Ｖノッチとからなり、該Ｖノッチが形成されることによ
り形成される薄肉部により単位プリント配線板が連結さ
れていることを特徴としている。この構成を採用すれば
単位パターンの境界部において、半導体素子収納孔、配
線パターンが形成された配線板と金属板の双方にＶノッ
チを形成して単位プリント配線板が薄肉部で繋がるよう
にしたから、バリの発生のほとんどない半導体素子搭載
用プリント配線板を提供できる。また、上記の半導体素
子搭載用プリント配線板の単位プリント配線板が薄肉部
において切断されて個片に分離され、側壁に前記Ｖノッ
チによる面取部が形成されていることを特徴としてい
る。前記放熱用の金属板の外表面に凹溝を形成するとさ
らに放熱効果を高めることができる。
【０００６】さらに本発明に係る半導体素子搭載用プリ
ント配線板の製造方法によれば、所要数の半導体素子収
納孔および搭載される各半導体素子と電気的に接続され
る所要数の配線パターンからなる単位パターンが複数並
設された配線板を形成する工程と、該配線板の前記半導
体素子収納孔を覆って配線板に金属板を固定する工程
と、前記単位パターンの境界部となる部位の前記配線パ
ターンおよび前記金属板の部位にＶノッチを形成し、該
Ｖノッチが形成されることにより形成される薄肉部によ
り単位プリント配線板を連結する工程と、薄肉部を切断
して個片の単位プリント配線板に分離する工程とを具備
することを特徴としている。この構成を採用すれば薄肉
部で切断、分離することで容易に単位プリント配線板に
形成でき、生産効率の向上も図ることができる。
【０００７】また本発明に係る半導体素子搭載用プリン
ト配線板によれば、所要数の半導体素子収納孔および搭
載される各半導体素子と電気的に接続される所要数の配
線パターンからなる単位パターンが複数並設された配線
板と、該配線板の前記半導体素子収納孔を覆って配線板
に固定され、配線板の前記半導体素子収納孔に対応する
面が半導体素子搭載部に形成された放熱用の金属板と、
前記単位パターンの境界部となる部位に前記配線板側か
ら前記金属板に至るように形成されたＶノッチとからな
り、該Ｖノッチが形成されることにより形成される前記
金属板の薄肉部により単位プリント配線板が連結されて
いることを特徴としている。この構成を採用すれば単位
パターンの境界部において、前記配線板側から前記金属
板側に至るようにＶノッチを形成して単位プリント配線
板が前記金属板の薄肉部で繋がるようにしたから、バリ
の発生のほとんどない半導体素子搭載用プリント配線板
を提供できる。また、上記の半導体素子搭載用プリント
配線板の単位プリント配線板が前記金属板の薄肉部にお
いて切断されて個片に分離され、側壁に前記Ｖノッチに
よる面取部が形成されていることを特徴としている。前
記放熱用の金属板の外表面に凹溝を形成するとさらに放
熱効果を高めることができる。
【０００８】さらに、本発明に係る半導体素子搭載用プ
リント配線板の製造方法によれば、所要数の半導体素子
収納孔および搭載される各半導体素子と電気的に接続さ
れる所要数の配線パターンからなる単位パターンが複数
並設された配線板を形成する工程と、該配線板の前記半
導体素子収納孔を覆って配線板に金属板を固定する工程
と、前記単位パターンの境界部となる部位に前記配線板
側から前記金属板に至るＶノッチを形成し、該Ｖノッチ
が形成されることにより形成される前記金属板の薄肉部
により単位プリント配線板を連結する工程と、薄肉部を
切断して個片の単位プリント配線板に分離する工程とを
具備することを特徴としている。この構成を採用すれば
Ｖノッチを形成する箇所が、前記配線板側からであって
前記金属板側からは形成しないため、Ｖノッチを形成す
るためのカッターを低減でき、底面である金属板側が凹
凸のない平面となるので該半導体素子搭載用プリント配
線板の生産ライン上での走行が安定する。また薄肉部で
切断、分離することで容易に単位プリント配線板に形成
でき、単位プリント配線板の断面形状が台形となるため
安定した構造になり、生産効率の向上も図ることができ
る。
【０００９】
【実施の形態】以下、本発明の好適な実施の形態を添付
図面に基づいて詳細に説明する。図１は配線板２０の断
面図を示す。配線板２０は、基板２３に、半導体素子収
納孔２１、配線パターン２２を具備する単位パターンＡ
が複数並設して形成される。配線パターン２２は基板
（樹脂基板）２３上に貼着された銅等の金属箔をエッチ
ング加工して形成される。配線板２０は単層の場合、概
ね厚さが0.3 〜0.5 ｍｍ程度のものが用いられる。な
お、配線板２０は多層のものに形成してもよい。
【００１０】配線板２０の裏面全面に放熱用の銅等の金
属板２５が半導体素子収納孔２１を覆って接着剤２６に
より固定される（図２）。この金属板２５の、半導体素
子収納孔２１に対応する露出面が半導体素子搭載部２４
に形成される。金属板２５の厚さは特に限定されない
が、概ね0.5 ｍｍ程度に設定される。次に図３に示すよ
うに、単位パターンＡの境界部となる配線板２０の部位
および金属板２５の部位にＶノッチ２７を形成し、薄肉
部２８により複数の単位プリント配線板２９が繋がった
形状に形成する。この複数の単位プリント配線板２９が
金属板２５の薄肉部２８により繋がったものでユウーザ
ーに供給される。もちろん薄肉部２８で切断して、個片
の単位プリント配線板２９としてもユウーザーに供給で
きる（図４）。この単位プリント配線板２９はＶノッチ
２７による面取部２７ａが側壁に形成された形状とな
る。
【００１１】薄肉部２８は簡単に手で切断しうるよう、
厚さを0.1 〜0.2 ｍｍ程度とするのが好ましい。もちろ
んプレス機等で簡単に切断するようにしてもよい。薄肉
部２８の切断であるから、切断によるバリ発生はほとん
ど無い。個片に形成されたプリント配線板２９には、図
５に示すように半導体素子搭載部２４に半導体素子３０
を搭載し、ワイヤ等にて配線パターン２２と電気的接続
をとり、さらにポッティング樹脂３２等により半導体素
子３０を気密に封止する。また配線パターン２２にピン
あるいははんだボール（図示せず）等による外部接続端
子３３が固定されて半導体装置３４に形成される。
【００１２】また図６に示すように、プリント配線板２
９の金属板２５の外面側に凹溝３５を形成することによ
りさらに放熱性を向上させることができる。上記実施の
形態では、単位プリント配線板２９に１つの半導体素子
３０を搭載する例について説明したが、図７に示すよう
に複数の所要数の半導体素子３０を搭載するＭＣＭ（マ
ルチ ティップ モジュール）タイプのものに形成して
もよい。この場合図３において形成するＶノッチ２７
は、所要複数の半導体素子収納孔２１およびこれと対応
する配線パターン２２が単位パターンＡを構成するもの
であり、この単位パターンＡの境界部にＶノッチ２７を
形成することはもちろんである。
【００１３】さらに、本発明の好適な第２の実施の形態
を添付図面に基づいて詳細に説明する。なお上記第１の
実施の形態にて使用した符号で同一のものの説明は省略
する。図８はＶノッチ４０を、単位パターンＡの境界部
に配線板２０側から金属板２５に至るように形成し、金
属板２５の薄肉部２８により複数の単位プリント配線板
４２が繋がった形状に形成したものである。この複数の
単位プリント配線板４２が薄肉部２８により繋がったも
のでユウーザーに供給される。もちろん薄肉部２８で切
断して、個片の単位プリント配線板４２としてもユウー
ザーにも供給できる（図９）。この単位プリント配線板
４２はＶノッチ４０による面取部４０ａが側壁に形成さ
れた形状となる。
【００１４】個片に形成されたプリント配線板４２に
は、図１０に示すように半導体素子搭載部２４に半導体
素子３０を搭載し、ワイヤ等にて配線パターン２２と電
気的接続をとり、さらにポッティング樹脂３２等により
半導体素子３０を気密に封止する。また配線パターン２
２にピンあるいははんだボール（図示せず）等による外
部接続端子３３が固定されて半導体装置４４に形成され
る。
【００１５】また図１１に示すように、単位プリント配
線板４２の金属板２５の外面側に凹溝３５を形成するこ
とによりさらに放熱性を向上させることができる。上記
実施の形態では、単位プリント配線板４２に１つの半導
体素子３０を搭載する例について説明したが、図１２に
示すように複数の所要数の半導体素子３０を搭載するＭ
ＣＭ（マルチ ティップ モジュール）タイプのものに
形成してもよい。この場合図８において形成するＶノッ
チ４０は、所要複数の半導体素子収納孔２１およびこれ
と対応する配線パターン２２が単位パターンＡを構成す
るものであり、この単位パターンＡの境界部にＶノッチ
４０を形成することはもちろんである。
【００１６】なお、上記第１または第２の実施の形態で
は、配線板２０に半導体素子収納孔（キャビティ）２１
を設けて、孔底面となる金属板２５の露出部を半導体素
子搭載部２４としたが、配線板２０に半導体素子収納孔
を設けず、配線板の上に直接半導体素子を搭載するよう
にしてもよい（図示せず）。すなわち、半導体素子搭載
部を配線板に設けるのである。金属板は半導体素子搭載
部を設けた面と反対側となる配線板の面に固着するよう
にする。すなわち、所要数の半導体素子搭載部および該
半導体素子搭載部に搭載される各半導体素子と電気的に
接続される所要数の配線パターンからなる単位パターン
が複数並設された配線板と、該配線板の前記半導体素子
搭載部と反対側の面に固定された放熱用の金属板と、前
記単位パターンの境界部となる部位に、前記配線板およ
び前記金属板の両側から、もしくは前記配線板側から前
記金属板に至るように形成されたＶノッチを有し、該Ｖ
ノッチが形成されることにより形成される薄肉部により
単位プリント配線板が連結されている半導体素子搭載用
プリント配線板である。
【００１７】また、上記の半導体素子搭載用プリント配
線板の単位プリント配線板が前記薄肉部において切断さ
れて個片に分離され、側壁に前記Ｖノッチによる面取部
が形成されている半導体素子搭載用プリント配線板であ
る。さらに、前記放熱用の金属板の外表面に凹溝が形成
されている半導体素子搭載用プリント配線板である。
【００１８】製造方法としては、所要数の半導体素子搭
載部および該半導体素子搭載部に搭載される各半導体素
子と電気的に接続される所要数の配線パターンからなる
単位パターンが複数並設された配線板を形成する工程
と、該配線板の前記半導体素子搭載部と反対側の面に放
熱用の金属板を固定する工程と、前記単位パターンの境
界部となる部位に前記配線板および前記金属板の両側か
ら、もしくは前記配線板側から前記金属板に至るように
形成されたＶノッチを有し、該Ｖノッチが形成されるこ
とにより形成される薄肉部により単位プリント配線板を
連結する工程と、前記薄肉部を切断して個片の単位プリ
ント配線板に分離する工程とを具備する。
【００１９】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２０】
【発明の効果】本発明に係る半導体素子搭載用プリント
配線板によれば、単位パターンの境界部において、半導
体素子収納孔、配線パターンが形成された配線板と金属
板との双方にＶノッチを形成して単位プリント配線板が
薄肉部で繋がるようにしたから、バリの発生のほとんど
ない半導体素子搭載用プリント配線板を提供できる。ま
た薄肉部で切断、分離することで容易に単位プリント配
線板に形成でき、生産効率の向上も図ることができる。
【００２１】さらに、配線板側から金属板側に至るよう
にＶノッチを形成した半導体素子搭載用プリント配線板
によれば、単位プリント配線板が前記金属板の薄肉部で
繋がるようにしたから、バリの発生のほとんどない半導
体素子搭載用プリント配線板を提供できる。また該Ｖノ
ッチを形成する箇所が、前記配線板側からであって前記
金属板側からは形成しないため、Ｖノッチを形成するた
めのカッターを低減でき、底面である金属板側が凹凸の
ない平面となるので該半導体素子搭載用プリント配線板
の生産ライン上での走行が安定する。また薄肉部で切
断、分離することで容易に単位プリント配線板に形成で
き、単位プリント配線板の断面形状が台形となるため安
定した構造になり、生産効率の向上も図ることができ
る。
【図面の簡単な説明】
【図１】半導体素子搭載部、配線パターンを形成した配
線板の断面説明図である。
【図２】図１の配線板裏面に金属板を固定した断面説明
図である。
【図３】第１の実施形態による単位パターンの境界部に
おいて、配線板、金属板にＶノッチを入れた説明図であ
る。
【図４】第１の実施形態による単位プリント配線板の断
面説明図である。
【図５】第１の実施形態による半導体装置の説明図であ
る。
【図６】第１の実施形態による金属板に凹溝を形成した
説明図である。
【図７】第１の実施形態によるＭＣＭタイプの半導体装
置に形成した説明図である。
【図８】第２の実施形態による単位パターンの境界部に
おいて、配線板、金属板にＶノッチを入れた説明図であ
る。
【図９】第２の実施形態による単位プリント配線板の断
面説明図である。
【図１０】第２の実施形態による半導体装置の説明図で
ある。
【図１１】第２の実施形態による金属板に凹溝を形成し
た説明図である。
【図１２】第２の実施形態によるＭＣＭタイプの半導体
装置に形成した説明図である。
【図１３】一般的なプリント配線板の説明図である。
【図１４】単位プリント配線板に切断分離する状況の説
明図である。
【図１５】バリ発生状況を示す説明図である。
【符号の説明】
２０ 配線板 ２１ 半導体素子収納孔 ２２ 配線パターン ２３ 基板 ２４ 半導体素子搭載部 ２５ 金属板 ２６ 接着剤 ２７ 第１の実施形態によるＶノッチ ２８ 薄肉部 ２９ 第１の実施形態による単位プリント配線板 ３０ 半導体素子 ３３ 外部接続端子 ３４ 第１の実施形態による半導体装置 ３５ 凹溝 ４０ 第２の実施形態によるＶノッチ ４２ 第２の実施形態による単位プリント配線板 ４４ 第２の実施形態による半導体装置 Ａ 単位パターン

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 所要数の半導体素子収納孔および搭載さ
    れる各半導体素子と電気的に接続される所要数の配線パ
    ターンからなる単位パターンが複数並設された配線板
    と、 該配線板の前記半導体素子収納孔を覆って配線板に固定
    され、配線板の前記半導体素子収納孔に対応する面が半
    導体素子搭載部に形成された放熱用の金属板と、 前記単位パターンの境界部となる前記配線板の部位およ
    び前記金属板の部位に形成されたＶノッチとからなり該
    Ｖノッチが形成されることにより形成される薄肉部によ
    り単位プリント配線板が連結されていることを特徴とす
    る半導体素子搭載用プリント配線板。
  2. 【請求項２】 請求項１記載の半導体素子搭載用プリン
    ト配線板の単位プリント配線板が前記薄肉部において切
    断されて個片に分離され、側壁に前記Ｖノッチによる面
    取部が形成されていることを特徴とする半導体素子搭載
    用プリント配線板。
  3. 【請求項３】 前記放熱用の金属板の外表面に凹溝が形
    成されていることを特徴とする請求項１または２記載の
    半導体素子搭載用プリント配線板。
  4. 【請求項４】 所要数の半導体素子収納孔および搭載さ
    れる各半導体素子と電気的に接続される所要数の配線パ
    ターンからなる単位パターンが複数並設された配線板を
    形成する工程と、 該配線板の前記半導体素子収納孔を覆って配線板に放熱
    用の金属板を固定する工程と、 前記単位パターンの境界部となる部位の前記配線パター
    ンおよび前記金属板の部位にＶノッチを形成し、該Ｖノ
    ッチが形成されることにより形成される薄肉部により単
    位プリント配線板を連結する工程と、 前記薄肉部を切断して個片の単位プリント配線板に分離
    する工程とを具備することを特徴とする半導体素子搭載
    用プリント配線板の製造方法。
  5. 【請求項５】 所要数の半導体素子収納孔および搭載さ
    れる各半導体素子と電気的に接続される所要数の配線パ
    ターンからなる単位パターンが複数並設された配線板
    と、 該配線板の前記半導体素子収納孔を覆って配線板に固定
    され、配線板の前記半導体素子収納孔に対応する面が半
    導体素子搭載部に形成された放熱用の金属板と、 前記単位パターンの境界部となる部位に前記配線板側か
    ら前記金属板に至るよう形成されたＶノッチとからな
    り、 該Ｖノッチが形成されることにより形成される前記金属
    板の薄肉部により単位プリント配線板が連結されている
    ことを特徴とする半導体素子搭載用プリント配線板。
  6. 【請求項６】 請求項５記載の半導体素子搭載用プリン
    ト配線板の単位プリント配線板が前記金属板の薄肉部に
    おいて切断されて個片に分離され、側壁に前記Ｖノッチ
    による面取部が形成されていることを特徴とする半導体
    素子搭載用プリント配線板。
  7. 【請求項７】 前記放熱用の金属板の外表面に凹溝が形
    成されていることを特徴とする請求項５または６記載の
    半導体素子搭載用プリント配線板。
  8. 【請求項８】 所要数の半導体素子収納孔および搭載さ
    れる各半導体素子と電気的に接続される所要数の配線パ
    ターンからなる単位パターンが複数並設された配線板を
    形成する工程と、 該配線板の前記半導体素子収納孔を覆って配線板に放熱
    用の金属板を固定する工程と、 前記単位パターンの境界部となる部位に前記配線板側か
    ら前記金属板に至るようにＶノッチを形成し、該Ｖノッ
    チが形成されることにより形成される前記金属板の薄肉
    部により単位プリント配線板を連結する工程と、 前記金属板の薄肉部を切断して個片の単位プリント配線
    板に分離する工程とを具備することを特徴とする半導体
    素子搭載用プリント配線板の製造方法。
JP8096722A 1995-04-28 1996-04-18 半導体素子搭載用プリント配線板およびその製造方法 Expired - Lifetime JP2831971B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8096722A JP2831971B2 (ja) 1995-04-28 1996-04-18 半導体素子搭載用プリント配線板およびその製造方法
TW086104555A TW382736B (en) 1996-04-18 1997-04-09 Circuit board for a semiconductor device and method of making the same
US08/834,480 US5824964A (en) 1996-04-18 1997-04-11 Circuit board for a semiconductor device and method of making the same
US09/095,068 US6239381B1 (en) 1996-04-18 1998-06-10 Circuit board for a semiconductor device and method of making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-106026 1995-04-28
JP10602695 1995-04-28
JP8096722A JP2831971B2 (ja) 1995-04-28 1996-04-18 半導体素子搭載用プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0917905A true JPH0917905A (ja) 1997-01-17
JP2831971B2 JP2831971B2 (ja) 1998-12-02

Family

ID=26437897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8096722A Expired - Lifetime JP2831971B2 (ja) 1995-04-28 1996-04-18 半導体素子搭載用プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2831971B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022895A1 (en) * 1998-10-13 2000-04-20 Matsushita Electric Works, Ltd. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6783620B1 (en) 1998-10-13 2004-08-31 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
CN109152214A (zh) * 2017-06-19 2019-01-04 松下知识产权经营株式会社 布线基板及其制造方法
JP2019004132A (ja) * 2017-06-19 2019-01-10 パナソニックＩｐマネジメント株式会社 配線基板およびその製造方法とその配線基板を用いた自動車のヘッドライト
JP2021077835A (ja) * 2019-11-13 2021-05-20 中村製作所株式会社 ヒートシンクの製造方法及びヒートシンク

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109367U (ja) 2004-12-14 2005-05-19 日本ニューマチック工業株式会社 圧砕機用の剪断ブレード

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022895A1 (en) * 1998-10-13 2000-04-20 Matsushita Electric Works, Ltd. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6783620B1 (en) 1998-10-13 2004-08-31 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6789298B1 (en) 1998-10-13 2004-09-14 Matsushita Electronic Materials, Inc. Finishing method for producing thin-laminate panels
US7018703B2 (en) 1998-10-13 2006-03-28 Matsushita Electric Works, Ltd. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
CN100338979C (zh) * 1998-10-13 2007-09-19 松下电工株式会社 制作电容印刷电路板的薄分层板及其制作方法
CN109152214A (zh) * 2017-06-19 2019-01-04 松下知识产权经营株式会社 布线基板及其制造方法
JP2019004132A (ja) * 2017-06-19 2019-01-10 パナソニックＩｐマネジメント株式会社 配線基板およびその製造方法とその配線基板を用いた自動車のヘッドライト
CN109152214B (zh) * 2017-06-19 2023-02-24 松下知识产权经营株式会社 布线基板及其制造方法
JP2021077835A (ja) * 2019-11-13 2021-05-20 中村製作所株式会社 ヒートシンクの製造方法及びヒートシンク

Also Published As

Publication number Publication date
JP2831971B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
US20040195581A1 (en) Substrate for light emitting diodes
JP3146452B2 (ja) 面実装型ｌｅｄ素子及びその製造方法
US6535396B1 (en) Combination circuit board and segmented conductive bus substrate
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
JPH0437057A (ja) 電子部品搭載用基板
JPH10270819A (ja) 表面実装用電子部品とその製造方法
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
US5844779A (en) Semiconductor package, and semiconductor device using the same
CN111106074B (zh) 功率模块及其制造方法
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
JPH07105461B2 (ja) 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
US6151775A (en) Multilayer circuit board and method of producing the same
JPH0787223B2 (ja) プリント基板及びその製造方法
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JPS63114299A (ja) プリント配線板
US5824964A (en) Circuit board for a semiconductor device and method of making the same
KR100774894B1 (ko) 반도체 장치
JP2004153243A (ja) 電力用半導体装置
JP2001077508A (ja) 半導体素子搭載用プリント配線板およびその製造方法
JPH01302757A (ja) 基板集合シート
JPS58134450A (ja) 半導体装置およびその製造方法
JP3428083B2 (ja) 半導体装置の製造方法
JP2003283067A (ja) 多数個取り配線基板
JP2005064327A (ja) 高放熱型プラスチックパッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070925

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term