JPH09180903A - チップ形抵抗器の電極構造、及び該電極構造の形成方法 - Google Patents
チップ形抵抗器の電極構造、及び該電極構造の形成方法Info
- Publication number
- JPH09180903A JPH09180903A JP7333755A JP33375595A JPH09180903A JP H09180903 A JPH09180903 A JP H09180903A JP 7333755 A JP7333755 A JP 7333755A JP 33375595 A JP33375595 A JP 33375595A JP H09180903 A JPH09180903 A JP H09180903A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance
- electrode portion
- film
- resistance film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、従来の各種性能を損なうこ
となく、表電極の抵抗値を低減し、抵抗膜に及ぼす不都
合を軽減することができるチップ形抵抗器の電極構造を
提供すること。 【解決手段】 絶縁基板と、該絶縁基板上に形成される
一対の表電極と、該表電極を跨ぐように形成される抵抗
膜と、該抵抗膜を被覆する保護膜と、上記表電極上に形
成される端面電極及び鍍金電極膜とを備えてなるチップ
形抵抗器において、上記表電極が、上記抵抗膜と連設し
た第１電極部と、上記抵抗膜と直に接触せず、且つ上記
抵抗膜及び端面電極の間において上記第１電極部の一部
と並列配置されるように上記第１電極部に沿って連設配
置され、上記第１電極部の面積抵抗より低い面積抵抗の
第２電極部と、からなることを特徴とするチップ形抵抗
器の電極構造。
となく、表電極の抵抗値を低減し、抵抗膜に及ぼす不都
合を軽減することができるチップ形抵抗器の電極構造を
提供すること。 【解決手段】 絶縁基板と、該絶縁基板上に形成される
一対の表電極と、該表電極を跨ぐように形成される抵抗
膜と、該抵抗膜を被覆する保護膜と、上記表電極上に形
成される端面電極及び鍍金電極膜とを備えてなるチップ
形抵抗器において、上記表電極が、上記抵抗膜と連設し
た第１電極部と、上記抵抗膜と直に接触せず、且つ上記
抵抗膜及び端面電極の間において上記第１電極部の一部
と並列配置されるように上記第１電極部に沿って連設配
置され、上記第１電極部の面積抵抗より低い面積抵抗の
第２電極部と、からなることを特徴とするチップ形抵抗
器の電極構造。
Description
【０００１】
【発明の属する技術分野】本発明はチップ形抵抗器の電
極構造、及び該電極構造の形成方法、更に詳細には電極
の低抵抗化を可能にするチップ形抵抗器の電極構造の電
極構造、及び低抵抗化が可能な電極構造の形成方法に関
する。
極構造、及び該電極構造の形成方法、更に詳細には電極
の低抵抗化を可能にするチップ形抵抗器の電極構造の電
極構造、及び低抵抗化が可能な電極構造の形成方法に関
する。
【０００２】
【従来の技術】従来からチップ形抵抗器としては、絶縁
基板と、該絶縁基板上に形成される一対の表電極と、該
表電極を跨ぐように形成される抵抗膜と、該抵抗膜を被
覆する保護膜と、上記表電極上に形成される端面電極及
び鍍金電極膜とを備えてなるものが一般に知られてお
り、その表電極の成形材料としては、例えばＡｇ・Ｐｄ
系グレーズ材料等が採用されている。近年においては、
Ａｇ・Ｐｄ系グレーズ材料を表電極の成形材料として採
用する場合には、安価となったＡｇが多量に含まれる傾
向にあり、具体的にはＡｇ・Ｐｄ配合比においてＡｇ含
有率９５ｗｔ％以上、Ｐｄ含有率５ｗｔ％以下のＡｇ・
Ｐｄ系グレーズ材料を表電極の成形材料として採用する
のが主流である。
基板と、該絶縁基板上に形成される一対の表電極と、該
表電極を跨ぐように形成される抵抗膜と、該抵抗膜を被
覆する保護膜と、上記表電極上に形成される端面電極及
び鍍金電極膜とを備えてなるものが一般に知られてお
り、その表電極の成形材料としては、例えばＡｇ・Ｐｄ
系グレーズ材料等が採用されている。近年においては、
Ａｇ・Ｐｄ系グレーズ材料を表電極の成形材料として採
用する場合には、安価となったＡｇが多量に含まれる傾
向にあり、具体的にはＡｇ・Ｐｄ配合比においてＡｇ含
有率９５ｗｔ％以上、Ｐｄ含有率５ｗｔ％以下のＡｇ・
Ｐｄ系グレーズ材料を表電極の成形材料として採用する
のが主流である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たＡｇ・Ｐｄ系グレーズ材料等より成形される従来の表
電極にあっては、表電極自体の抵抗値が、抵抗膜の抵抗
値を上回ることがあり、チップ形抵抗器の抵抗値が実質
的には表電極の抵抗値によって定まってしまうといった
不都合が生じている。
たＡｇ・Ｐｄ系グレーズ材料等より成形される従来の表
電極にあっては、表電極自体の抵抗値が、抵抗膜の抵抗
値を上回ることがあり、チップ形抵抗器の抵抗値が実質
的には表電極の抵抗値によって定まってしまうといった
不都合が生じている。
【０００４】また、従来の表電極にあっては、上述した
Ａｇ・Ｐｄ配合比からも理解されるように、Ａｇ含有率
９５ｗｔ％以上といった多量のＡｇを含むため、Ａｇが
抵抗膜の印刷・焼成時に、該表電極と連設する抵抗膜の
中へ拡散しやすく、抵抗膜の本来の電気的性能を低下さ
せてしまうといった欠点がある。この電気的性能の指標
の一つとしてＥＳＤ（Electro-Static Discharge：耐静
電気破壊、以下同じ）試験特性が知られており、その抵
抗値変化率においても良好な結果は得られていない。
Ａｇ・Ｐｄ配合比からも理解されるように、Ａｇ含有率
９５ｗｔ％以上といった多量のＡｇを含むため、Ａｇが
抵抗膜の印刷・焼成時に、該表電極と連設する抵抗膜の
中へ拡散しやすく、抵抗膜の本来の電気的性能を低下さ
せてしまうといった欠点がある。この電気的性能の指標
の一つとしてＥＳＤ（Electro-Static Discharge：耐静
電気破壊、以下同じ）試験特性が知られており、その抵
抗値変化率においても良好な結果は得られていない。
【０００５】更に、従来の表電極には耐鍍金薬品性を考
慮して高価な特殊ガラス材料が採用されているため、製
造されるチップ形抵抗器に高価格化を及ぼしているとい
った問題がある。
慮して高価な特殊ガラス材料が採用されているため、製
造されるチップ形抵抗器に高価格化を及ぼしているとい
った問題がある。
【０００６】本発明は、上記従来の技術の欠点に着目
し、これを解決せんとしたものであり、その目的は、従
来から得られている良好な各種性能についてはこれを損
なうことなく、また表電極の抵抗値を低減し、抵抗膜に
及ぼす不都合を軽減することができるチップ形抵抗器の
電極構造を提供することにある。
し、これを解決せんとしたものであり、その目的は、従
来から得られている良好な各種性能についてはこれを損
なうことなく、また表電極の抵抗値を低減し、抵抗膜に
及ぼす不都合を軽減することができるチップ形抵抗器の
電極構造を提供することにある。
【０００７】本発明の他の目的は、表電極の成形材料に
Ａｇを含む場合においても、抵抗膜の電気的性能（ＥＳ
Ｄ試験特性等）の低下を防止することができ、しかも特
殊ガラス材料を採用することなく耐鍍金薬品性を保証
し、製造されるチップ形抵抗器の低廉化を可能にするチ
ップ形抵抗器の電極構造を提供することにある。
Ａｇを含む場合においても、抵抗膜の電気的性能（ＥＳ
Ｄ試験特性等）の低下を防止することができ、しかも特
殊ガラス材料を採用することなく耐鍍金薬品性を保証
し、製造されるチップ形抵抗器の低廉化を可能にするチ
ップ形抵抗器の電極構造を提供することにある。
【０００８】本発明の更に他の目的は、製造されるチッ
プ形抵抗器のより低廉化を可能にするチップ形抵抗器の
電極構造を提供することにある。
プ形抵抗器のより低廉化を可能にするチップ形抵抗器の
電極構造を提供することにある。
【０００９】また本発明は、低抵抗化が可能な電極構造
の形成方法を提供することを更に他の目的とする。
の形成方法を提供することを更に他の目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的に鑑
みてなされたものであり、その要旨とするところは、以
下に示すチップ形抵抗器の電極構造にある。
みてなされたものであり、その要旨とするところは、以
下に示すチップ形抵抗器の電極構造にある。
【００１１】１．本発明の要旨は、絶縁基板と、該絶縁
基板上に形成される一対の表電極と、該表電極を跨ぐよ
うに形成される抵抗膜と、該抵抗膜を被覆する保護膜
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した第１電極部と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、上記第１電極部の面積
抵抗より低い面積抵抗とした第２電極部と、からなるこ
とを特徴とするチップ形抵抗器の電極構造にある。この
態様によれば、上述したように、第１電極部に対し、第
２電極部を連設配置する構成を採用したことにより、従
来の表電極に相当する上記第１電極部は極力回避され、
低い面積抵抗の第２電極部が電通路となり、従って従来
の各種性能を損なうことなく、表電極の低抵抗化を可能
にし、抵抗膜に及ぼす不都合を軽減することができる。
基板上に形成される一対の表電極と、該表電極を跨ぐよ
うに形成される抵抗膜と、該抵抗膜を被覆する保護膜
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した第１電極部と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、上記第１電極部の面積
抵抗より低い面積抵抗とした第２電極部と、からなるこ
とを特徴とするチップ形抵抗器の電極構造にある。この
態様によれば、上述したように、第１電極部に対し、第
２電極部を連設配置する構成を採用したことにより、従
来の表電極に相当する上記第１電極部は極力回避され、
低い面積抵抗の第２電極部が電通路となり、従って従来
の各種性能を損なうことなく、表電極の低抵抗化を可能
にし、抵抗膜に及ぼす不都合を軽減することができる。
【００１２】２．本発明の他の要旨は、上記第１電極部
を、Ａｇ・Ｐｄ配合比がＡｇ含有率８５ｗｔ％以下、Ｐ
ｄ含有率１５ｗｔ％以上のＡｇ・Ｐｄ系グレーズ材料よ
り成形することを更に他の特徴とする上記１のチップ形
抵抗器の電極構造にある。この態様によれば、上述した
ように、第１電極部を成形する材料として上記Ａｇ・Ｐ
ｄ系グレーズ材料、及び第２電極部を成形する材料とし
てＡｇグレーズ材料を採用したことにより、表電極の成
形材料がＡｇを含む場合においても、抵抗膜の印刷・焼
成時におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜
の電気的性能（ＥＳＤ試験特性等）の低下を防止するこ
とができ、しかも特殊ガラス材料を採用することなく耐
鍍金薬品性を保証し、製造されるチップ形抵抗器の低廉
化を可能にする。
を、Ａｇ・Ｐｄ配合比がＡｇ含有率８５ｗｔ％以下、Ｐ
ｄ含有率１５ｗｔ％以上のＡｇ・Ｐｄ系グレーズ材料よ
り成形することを更に他の特徴とする上記１のチップ形
抵抗器の電極構造にある。この態様によれば、上述した
ように、第１電極部を成形する材料として上記Ａｇ・Ｐ
ｄ系グレーズ材料、及び第２電極部を成形する材料とし
てＡｇグレーズ材料を採用したことにより、表電極の成
形材料がＡｇを含む場合においても、抵抗膜の印刷・焼
成時におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜
の電気的性能（ＥＳＤ試験特性等）の低下を防止するこ
とができ、しかも特殊ガラス材料を採用することなく耐
鍍金薬品性を保証し、製造されるチップ形抵抗器の低廉
化を可能にする。
【００１３】３．本発明の更に他の要旨は、上記第２電
極部を、Ａｇグレーズ材料より成形することを更に他の
特徴とする上記２のチップ形抵抗器の電極構造にあり、
この態様によれば、製造されるチップ形抵抗器のより低
廉化を可能にする。
極部を、Ａｇグレーズ材料より成形することを更に他の
特徴とする上記２のチップ形抵抗器の電極構造にあり、
この態様によれば、製造されるチップ形抵抗器のより低
廉化を可能にする。
【００１４】４．また本発明は、絶縁基板と、該絶縁基
板上に形成される一対の表電極と、該表電極を跨ぐよう
に形成される抵抗膜と、該抵抗膜を被覆する保護膜と、
上記表電極上に形成される端面電極及び鍍金電極膜とを
備えてなるチップ形抵抗器において、上記抵抗膜と連設
した第１電極部と、上記抵抗膜と直に接触せず、且つ上
記抵抗膜及び端面電極の間において上記第１電極部の一
部と並列配置されるように上記第１電極部に沿って連設
配置され、上記第１電極部の面積抵抗より低い面積抵抗
とした第２電極部と、からなる上記表電極を形成するに
際し、上記第１電極部を所定の焼成温度で焼成した後、
上記第２電極部を第１電極部の焼成温度より低い焼成温
度で焼成することを特徴とする電極構造の形成方法、を
更に他の要旨とする。この態様によれば、第２電極部の
焼成温度を、該第２電極部の形成に先行して形成される
第１電極部の焼成温度より低く設定したことにより、第
２電極部の印刷焼成時における第１電極部の性能を劣化
させることなく、第２電極部を形成することができる。
板上に形成される一対の表電極と、該表電極を跨ぐよう
に形成される抵抗膜と、該抵抗膜を被覆する保護膜と、
上記表電極上に形成される端面電極及び鍍金電極膜とを
備えてなるチップ形抵抗器において、上記抵抗膜と連設
した第１電極部と、上記抵抗膜と直に接触せず、且つ上
記抵抗膜及び端面電極の間において上記第１電極部の一
部と並列配置されるように上記第１電極部に沿って連設
配置され、上記第１電極部の面積抵抗より低い面積抵抗
とした第２電極部と、からなる上記表電極を形成するに
際し、上記第１電極部を所定の焼成温度で焼成した後、
上記第２電極部を第１電極部の焼成温度より低い焼成温
度で焼成することを特徴とする電極構造の形成方法、を
更に他の要旨とする。この態様によれば、第２電極部の
焼成温度を、該第２電極部の形成に先行して形成される
第１電極部の焼成温度より低く設定したことにより、第
２電極部の印刷焼成時における第１電極部の性能を劣化
させることなく、第２電極部を形成することができる。
【００１５】ここで、耐鍍金薬品性とは、電気鍍金液、
例えばニッケル鍍金液、ハンダ鍍金液を用いた鍍金に耐
えられることをいい、導電粉、例えばＡｇ・Ｐｄその組
成とガラス成分の関係より定まる鍍金電極膜の均一性、
鍍金電極膜の密着力を、その指標として掲げることがで
きる。また、ＥＳＤ試験特性とは、コンデンサに高電圧
を充電し、その放電側にチップ形抵抗器を挿入し放電す
る。その試験前後の抵抗値を変化率をいい、抵抗膜の実
効的な面積とトリミング形状、抵抗材料の関係より定ま
る抵抗値変化率（％）を、その指標として掲げることが
できる。
例えばニッケル鍍金液、ハンダ鍍金液を用いた鍍金に耐
えられることをいい、導電粉、例えばＡｇ・Ｐｄその組
成とガラス成分の関係より定まる鍍金電極膜の均一性、
鍍金電極膜の密着力を、その指標として掲げることがで
きる。また、ＥＳＤ試験特性とは、コンデンサに高電圧
を充電し、その放電側にチップ形抵抗器を挿入し放電す
る。その試験前後の抵抗値を変化率をいい、抵抗膜の実
効的な面積とトリミング形状、抵抗材料の関係より定ま
る抵抗値変化率（％）を、その指標として掲げることが
できる。
【００１６】
【発明の実施の形態】本発明のチップ形抵抗器の電極構
造において、該表電極を構成する第１電極部の成形材料
としては、Ａｇ・Ｐｄ配合比においてＰｄ含有率が１５
％、２０％、又は２２％といったＡｇ・Ｐｄ系ペース
ト、金ペースト、白金ペースト、白金合金ペースト、若
しくはこれらのグレーズ材料等を掲げることができ、適
当なものを採用することができる。尚、第１と第２との
電極部の面積抵抗は、抵抗膜の面積抵抗より小さいもの
ほど望ましく、これが優先的な条件であることは言うま
でもないが、第１及び第２電極部の各面積抵抗の差分に
ついては、表電極として許容される面積抵抗の範囲内、
例えば抵抗膜の面積抵抗以下といった許容範囲内におい
て、大きいものが望ましい。
造において、該表電極を構成する第１電極部の成形材料
としては、Ａｇ・Ｐｄ配合比においてＰｄ含有率が１５
％、２０％、又は２２％といったＡｇ・Ｐｄ系ペース
ト、金ペースト、白金ペースト、白金合金ペースト、若
しくはこれらのグレーズ材料等を掲げることができ、適
当なものを採用することができる。尚、第１と第２との
電極部の面積抵抗は、抵抗膜の面積抵抗より小さいもの
ほど望ましく、これが優先的な条件であることは言うま
でもないが、第１及び第２電極部の各面積抵抗の差分に
ついては、表電極として許容される面積抵抗の範囲内、
例えば抵抗膜の面積抵抗以下といった許容範囲内におい
て、大きいものが望ましい。
【００１７】特に、第１電極部をＡｇ・Ｐｄ配合比がＡ
ｇ含有率８５ｗｔ％以下、Ｐｄ含有率１５ｗｔ％以上の
Ａｇ・Ｐｄ系グレーズ材料より成形すれば、表電極の成
形材料がＡｇを含む場合においても、抵抗膜の印刷・焼
成時におけるＡｇの抵抗膜の中へ拡散を低減し、従って
抵抗膜の電気的性能の低下を防止することができ、しか
も特殊ガラス材料を採用する必要がなく、従って製造さ
れるチップ形抵抗器の低廉化を可能にする。更に、上記
第２電極部を、安価なＡｇグレーズ材料より成形すれ
ば、チップ形抵抗器のより低廉化を可能にする。
ｇ含有率８５ｗｔ％以下、Ｐｄ含有率１５ｗｔ％以上の
Ａｇ・Ｐｄ系グレーズ材料より成形すれば、表電極の成
形材料がＡｇを含む場合においても、抵抗膜の印刷・焼
成時におけるＡｇの抵抗膜の中へ拡散を低減し、従って
抵抗膜の電気的性能の低下を防止することができ、しか
も特殊ガラス材料を採用する必要がなく、従って製造さ
れるチップ形抵抗器の低廉化を可能にする。更に、上記
第２電極部を、安価なＡｇグレーズ材料より成形すれ
ば、チップ形抵抗器のより低廉化を可能にする。
【００１８】また、第１電極部を金より成形される薄膜
又は厚膜とし、第２電極部をＡｇグレーズペーストより
成形されるＡｇグレーズ膜とすれば、抵抗膜がＲｕＯ2
系の場合などには、やはり第１電極部の金の拡散が少な
く、各特性の劣化を防止することができるといった他の
顕著な効果を得ることができる。
又は厚膜とし、第２電極部をＡｇグレーズペーストより
成形されるＡｇグレーズ膜とすれば、抵抗膜がＲｕＯ2
系の場合などには、やはり第１電極部の金の拡散が少な
く、各特性の劣化を防止することができるといった他の
顕著な効果を得ることができる。
【００１９】更に、第１電極部を白金やその合金より成
形される薄膜又は厚膜とし、第２電極部をＡｇグレーズ
ペースト成形されるＡｇグレーズ膜とすれば、抵抗膜が
ＲｕＯ2 系の場合などには、やはり第１電極部の拡散を
少なくし、各特性の劣化を防止することができるといっ
た他の顕著な効果を得ることができる。
形される薄膜又は厚膜とし、第２電極部をＡｇグレーズ
ペースト成形されるＡｇグレーズ膜とすれば、抵抗膜が
ＲｕＯ2 系の場合などには、やはり第１電極部の拡散を
少なくし、各特性の劣化を防止することができるといっ
た他の顕著な効果を得ることができる。
【００２０】本発明の電極構造においては、上記第２電
極部が抵抗膜と直に接触しないように配設されるので、
当該第２電極部の印刷焼成時における抵抗膜へ及ぼす悪
影響を極力防止することができるほか、第２電極部と抵
抗膜との密着力の低下を防止することができる。
極部が抵抗膜と直に接触しないように配設されるので、
当該第２電極部の印刷焼成時における抵抗膜へ及ぼす悪
影響を極力防止することができるほか、第２電極部と抵
抗膜との密着力の低下を防止することができる。
【００２１】
【実施例】以下、本発明の実施例について説明するが、
本発明はこれに限定されるものではない。
本発明はこれに限定されるものではない。
【００２２】本発明にかかるチップ形抵抗器の電極構造
は、絶縁基板と、該絶縁基板上に形成される一対の表電
極と、該表電極を跨ぐように形成され、トリミングされ
た０．１Ωの抵抗膜（Ｐｄ・Ａｇ系グレーズペースト）
と、該抵抗膜を被覆する保護膜（ホウケイ酸鉛ガラス）
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した面積抵抗２０ｍΩ／□の第１
電極部（Ａｄ・Ｐｄ系グレーズ材料）と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、面積抵抗１ｍΩ／□と
した第２電極部（Ａｇグレーズ材料）と、からなってい
る。また、表電極の面積抵抗は、抵抗膜の面積抵抗より
低い値に設定されている。
は、絶縁基板と、該絶縁基板上に形成される一対の表電
極と、該表電極を跨ぐように形成され、トリミングされ
た０．１Ωの抵抗膜（Ｐｄ・Ａｇ系グレーズペースト）
と、該抵抗膜を被覆する保護膜（ホウケイ酸鉛ガラス）
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した面積抵抗２０ｍΩ／□の第１
電極部（Ａｄ・Ｐｄ系グレーズ材料）と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、面積抵抗１ｍΩ／□と
した第２電極部（Ａｇグレーズ材料）と、からなってい
る。また、表電極の面積抵抗は、抵抗膜の面積抵抗より
低い値に設定されている。
【００２３】ここで、第１電極部のＡｇ・Ｐｄ系グレー
ズ材料は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗ
ｔ％、Ｐｄ含有率１５ｗｔ％のものであって、該第１電
極部は８５０度にて焼成されている。また第２電極部
は、上述したようにＡｇグレーズ材料より、６００度に
て焼成されている。また、第２電極部の焼成温度は、第
１電極部の焼成温度より低く設定されているので、第２
電極部の印刷焼成時におけるＡｇグレーズ材料中のＡｇ
が第１電極部の中へ拡散する心配がない。
ズ材料は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗ
ｔ％、Ｐｄ含有率１５ｗｔ％のものであって、該第１電
極部は８５０度にて焼成されている。また第２電極部
は、上述したようにＡｇグレーズ材料より、６００度に
て焼成されている。また、第２電極部の焼成温度は、第
１電極部の焼成温度より低く設定されているので、第２
電極部の印刷焼成時におけるＡｇグレーズ材料中のＡｇ
が第１電極部の中へ拡散する心配がない。
【００２４】上記実施例においては、従来の表電極に相
当する第１電極部の面積抵抗に対し、第２電極部の面積
抵抗を低く設定したことにより、電極自体の低抵抗化を
可能にすると共に、従来の技術において述べたようなＡ
ｇを９５ｗｔ％以上も含む単一の表電極に比べ、Ａｇの
含有量を削減したので、Ａｇの抵抗膜への拡散を低減
し、しかも耐鍍金薬品性を考慮した特殊なガラスを用い
ることなく、耐鍍金薬品性、及びＥＳＤ試験特性を向上
させることができ、更にチップ形抵抗器自体の低廉化を
可能にするといった顕著な効果が得られる。具体的に
は、従来の表電極の構造にあっては、耐鍍金薬品性の指
標である鍍金電極膜が不均一であり、また密着力が低下
しており、ＥＳＤ試験特性の指標である抵抗値変化率が
０〜−６％であるのに対し、本実施例の表電極の構造に
あっては、耐鍍金薬品性の指標である鍍金電極膜が均一
であり、また密着力を低下させることもなく、しかもＥ
ＳＤ試験特性の指標である抵抗値変化率が０〜−１．０
％であった。
当する第１電極部の面積抵抗に対し、第２電極部の面積
抵抗を低く設定したことにより、電極自体の低抵抗化を
可能にすると共に、従来の技術において述べたようなＡ
ｇを９５ｗｔ％以上も含む単一の表電極に比べ、Ａｇの
含有量を削減したので、Ａｇの抵抗膜への拡散を低減
し、しかも耐鍍金薬品性を考慮した特殊なガラスを用い
ることなく、耐鍍金薬品性、及びＥＳＤ試験特性を向上
させることができ、更にチップ形抵抗器自体の低廉化を
可能にするといった顕著な効果が得られる。具体的に
は、従来の表電極の構造にあっては、耐鍍金薬品性の指
標である鍍金電極膜が不均一であり、また密着力が低下
しており、ＥＳＤ試験特性の指標である抵抗値変化率が
０〜−６％であるのに対し、本実施例の表電極の構造に
あっては、耐鍍金薬品性の指標である鍍金電極膜が均一
であり、また密着力を低下させることもなく、しかもＥ
ＳＤ試験特性の指標である抵抗値変化率が０〜−１．０
％であった。
【００２５】上記第１電極部の他の成形材料としては、
上述したもの以外に適当のものを用いることができる
が、Ａｇ含有率８５ｗｔ％以下であることが望ましく、
例えば金、白金、白金合金等のＡｇを全く含んでいない
他金属ペースト材料或いは他金属系グレーズ材料等を掲
げることができる。また、上記第２電極部の他の成形材
料としては、銀等の面積抵抗が低いペースト等を掲げる
ことができる。
上述したもの以外に適当のものを用いることができる
が、Ａｇ含有率８５ｗｔ％以下であることが望ましく、
例えば金、白金、白金合金等のＡｇを全く含んでいない
他金属ペースト材料或いは他金属系グレーズ材料等を掲
げることができる。また、上記第２電極部の他の成形材
料としては、銀等の面積抵抗が低いペースト等を掲げる
ことができる。
【００２６】本発明において、第１電極部の成形材料と
してＡｇ・Ｐｄ系グレーズ材料を採用する場合にあって
は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗｔ％以
下とすることが望ましく、この態様によれば、Ａｇ・Ｐ
ｄ配合比においてＡｇ含有率８６ｗｔ％以上とする場合
に比べ、耐鍍金薬品性では鍍金電極の均一性及び密着力
を低下させることもなく、ＥＳＤ試験特性での抵抗値変
化率は−０．５％程度、優れているといった結果が得ら
れている。
してＡｇ・Ｐｄ系グレーズ材料を採用する場合にあって
は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗｔ％以
下とすることが望ましく、この態様によれば、Ａｇ・Ｐ
ｄ配合比においてＡｇ含有率８６ｗｔ％以上とする場合
に比べ、耐鍍金薬品性では鍍金電極の均一性及び密着力
を低下させることもなく、ＥＳＤ試験特性での抵抗値変
化率は−０．５％程度、優れているといった結果が得ら
れている。
【００２７】
【発明の効果】本発明のチップ形抵抗器の電極構造で
は、第１電極部に対し、第２電極部を連設配置する構成
を採用したことにより、従来の表電極に相当する上記第
１電極部を回避され、低い面積抵抗の第２電極部が電通
路となり、従って従来の各種性能を損なうことなく、表
電極の低抵抗化を可能にし、抵抗膜に及ぼす不都合を軽
減することができる。
は、第１電極部に対し、第２電極部を連設配置する構成
を採用したことにより、従来の表電極に相当する上記第
１電極部を回避され、低い面積抵抗の第２電極部が電通
路となり、従って従来の各種性能を損なうことなく、表
電極の低抵抗化を可能にし、抵抗膜に及ぼす不都合を軽
減することができる。
【００２８】本発明の他のチップ形抵抗器の電極構造で
は、第１電極部を成形する材料として上記Ａｇ・Ｐｄ系
グレーズ材料、及び第２電極部を成形する材料としてＡ
ｇグレーズ材料を採用したことにより、表電極の成形材
料がＡｇを含む場合においても、抵抗膜の印刷・焼成時
におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜の電
気的性能（ＥＳＤ試験特性等）の低下を防止することが
でき、しかも特殊ガラス材料を採用することなく耐鍍金
薬品性を保証し、製造されるチップ形抵抗器の低廉化を
可能にする。
は、第１電極部を成形する材料として上記Ａｇ・Ｐｄ系
グレーズ材料、及び第２電極部を成形する材料としてＡ
ｇグレーズ材料を採用したことにより、表電極の成形材
料がＡｇを含む場合においても、抵抗膜の印刷・焼成時
におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜の電
気的性能（ＥＳＤ試験特性等）の低下を防止することが
でき、しかも特殊ガラス材料を採用することなく耐鍍金
薬品性を保証し、製造されるチップ形抵抗器の低廉化を
可能にする。
【００２９】本発明の更に他のチップ形抵抗器では、製
造されるチップ形抵抗器のより低廉化を可能にする。
造されるチップ形抵抗器のより低廉化を可能にする。
【００３０】本発明の電極構造の形成方法では、第２電
極部の焼成温度を、該第２電極部の形成に先行して形成
される第１電極部の焼成温度より低く設定したことによ
り、第２電極部の印刷焼成時における第１電極部の性能
を劣化させることなく、第２電極部を形成することがで
きる顕著な効果を奏する。
極部の焼成温度を、該第２電極部の形成に先行して形成
される第１電極部の焼成温度より低く設定したことによ
り、第２電極部の印刷焼成時における第１電極部の性能
を劣化させることなく、第２電極部を形成することがで
きる顕著な効果を奏する。
Claims (4)
- 【請求項１】 絶縁基板と、該絶縁基板上に形成される
一対の表電極と、該表電極を跨ぐように形成される抵抗
膜と、該抵抗膜を被覆する保護膜と、上記表電極上に形
成される端面電極及び鍍金電極膜とを備えてなるチップ
形抵抗器において、 上記表電極が、上記抵抗膜と連設した第１電極部と、上
記抵抗膜と直に接触せず、且つ上記抵抗膜及び端面電極
の間において上記第１電極部の一部と並列配置されるよ
うに上記第１電極部に沿って連設配置され、上記第１電
極部の面積抵抗より低い面積抵抗とした第２電極部と、
からなることを特徴とするチップ形抵抗器の電極構造。 - 【請求項２】 上記第１電極部を、Ａｇ・Ｐｄ配合比が
Ａｇ含有率８５ｗｔ％以下、Ｐｄ含有率１５ｗｔ％以上
のＡｇ・Ｐｄ系グレーズ材料より成形することを特徴と
する請求項１に記載のチップ形抵抗器の電極構造。 - 【請求項３】 上記第２電極部を、Ａｇグレーズ材料よ
り成形することを特徴とする請求項２に記載のチップ形
抵抗器の電極構造。 - 【請求項４】 上記チップ形抵抗器の電極構造を形成す
る方法であって、 絶縁基板と、該絶縁基板上に形成される一対の表電極
と、該表電極を跨ぐように形成される抵抗膜と、該抵抗
膜を被覆する保護膜と、上記表電極上に形成される端面
電極及び鍍金電極膜とを備えてなるチップ形抵抗器にお
いて、 上記抵抗膜と連設した第１電極部と、上記抵抗膜と直に
接触せず、且つ上記抵抗膜及び端面電極の間において上
記第１電極部の一部と並列配置されるように上記第１電
極部に沿って連設配置され、上記第１電極部の面積抵抗
より低い面積抵抗とした第２電極部と、からなる上記表
電極を形成するに際し、 上記第１電極部を所定の焼成温度で焼成した後、上記第
２電極部を第１電極部の焼成温度より低い焼成温度で焼
成することを特徴とする電極構造の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07333755A JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
| EP96120271A EP0780850A3 (en) | 1995-12-21 | 1996-12-17 | Chip resistor and method for producing same |
| US08/769,155 US5828123A (en) | 1995-12-21 | 1996-12-18 | Chip resistor and method for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07333755A JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180903A true JPH09180903A (ja) | 1997-07-11 |
| JP3142232B2 JP3142232B2 (ja) | 2001-03-07 |
Family
ID=18269603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07333755A Expired - Lifetime JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5828123A (ja) |
| EP (1) | EP0780850A3 (ja) |
| JP (1) | JP3142232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280205A (ja) * | 2001-03-21 | 2002-09-27 | Kamaya Denki Kk | チップ形抵抗器およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028215A1 (ja) | 2007-08-30 | 2009-03-05 | Kamaya Electric Co., Ltd. | 金属板チップ抵抗器の製造方法及び製造装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521204A (ja) * | 1990-08-13 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 角形チツプ抵抗器およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776412B2 (ja) * | 1986-07-22 | 1995-08-16 | 松下電器産業株式会社 | 回路基板の電極処理方法 |
| JPH01136302A (ja) * | 1987-11-24 | 1989-05-29 | Sumitomo Metal Mining Co Ltd | 厚膜抵抗器 |
| JP2523862B2 (ja) * | 1989-04-05 | 1996-08-14 | 松下電器産業株式会社 | チップ抵抗器 |
| JPH03138901A (ja) * | 1989-10-24 | 1991-06-13 | Matsushita Electric Ind Co Ltd | チップ抵抗器 |
| JP2623881B2 (ja) * | 1989-12-29 | 1997-06-25 | 三菱マテリアル株式会社 | 負特性サーミスタ素子 |
| US5366813A (en) * | 1991-12-13 | 1994-11-22 | Delco Electronics Corp. | Temperature coefficient of resistance controlling films |
| JP3112328B2 (ja) * | 1992-01-29 | 2000-11-27 | ローム株式会社 | 厚膜チップ抵抗器 |
-
1995
- 1995-12-21 JP JP07333755A patent/JP3142232B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-17 EP EP96120271A patent/EP0780850A3/en not_active Withdrawn
- 1996-12-18 US US08/769,155 patent/US5828123A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521204A (ja) * | 1990-08-13 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 角形チツプ抵抗器およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280205A (ja) * | 2001-03-21 | 2002-09-27 | Kamaya Denki Kk | チップ形抵抗器およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0780850A2 (en) | 1997-06-25 |
| EP0780850A3 (en) | 1998-05-27 |
| JP3142232B2 (ja) | 2001-03-07 |
| US5828123A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0829886A2 (en) | Chip resistor and a method of producing the same | |
| JPH11189894A (ja) | Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品 | |
| US8203422B2 (en) | Resistor device and method of manufacturing the same | |
| JPH09180903A (ja) | チップ形抵抗器の電極構造、及び該電極構造の形成方法 | |
| JP2023029199A (ja) | 抵抗体ペースト、チップ抵抗器及びガラス粒子 | |
| JPS5814042B2 (ja) | 厚膜抵抗器 | |
| JP2004214643A (ja) | 積層チップバリスタとその製造方法 | |
| JP4123341B2 (ja) | 液面検出装置 | |
| JP2021193710A (ja) | 厚膜抵抗器及びその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2003282302A (ja) | チップ抵抗器 | |
| JPH0314001Y2 (ja) | ||
| KR19990044154A (ko) | 저 저항칩 저항기 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JP2002033203A (ja) | 複合電子部品 | |
| JP2765237B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH05205903A (ja) | 厚膜チップ抵抗器 | |
| CN118262983A (zh) | 层叠陶瓷部件 | |
| JP4123336B2 (ja) | 液面検出装置 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JPH0661011A (ja) | チップ電子部品 | |
| JPH04299805A (ja) | リング形バリスタ | |
| WO2023022092A1 (ja) | 抵抗体ペースト、チップ抵抗器及びガラス粒子 | |
| JPH0227556Y2 (ja) | ||
| JP2002252105A (ja) | 積層チップ型バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |