JPH09181209A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09181209A JPH09181209A JP33843295A JP33843295A JPH09181209A JP H09181209 A JPH09181209 A JP H09181209A JP 33843295 A JP33843295 A JP 33843295A JP 33843295 A JP33843295 A JP 33843295A JP H09181209 A JPH09181209 A JP H09181209A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- semiconductor chip
- main surface
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ペースト材による半導体チップ側面および上
面の汚染防止。 【解決手段】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定してなる半導体装置で
あって、前記半導体チップの少なくとも一部の縁に対面
する前記窪み底部分には前記ペースト材の余剰分を溜め
る窪んだペースト溜まりが設けられている。前記放熱板
は、主面に前記ペースト溜まりを有する平板な放熱本体
と、前記放熱本体の主面に貼り合わされる枠状平板の放
熱枠体とからなり、前記窪みは前記放熱本体の主面と前
記窪みの内周壁によって形成されている。前記放熱板の
主面にはテープ状のエラストマーを介してリードおよび
バンプ電極を複数有する絶縁フィルムが貼り付けられ、
前記リードの先端は前記半導体チップの電極に接続さ
れ、前記バンプ電極は外側に突出してボールグリッドア
レイ型の半導体装置を構成している。
面の汚染防止。 【解決手段】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定してなる半導体装置で
あって、前記半導体チップの少なくとも一部の縁に対面
する前記窪み底部分には前記ペースト材の余剰分を溜め
る窪んだペースト溜まりが設けられている。前記放熱板
は、主面に前記ペースト溜まりを有する平板な放熱本体
と、前記放熱本体の主面に貼り合わされる枠状平板の放
熱枠体とからなり、前記窪みは前記放熱本体の主面と前
記窪みの内周壁によって形成されている。前記放熱板の
主面にはテープ状のエラストマーを介してリードおよび
バンプ電極を複数有する絶縁フィルムが貼り付けられ、
前記リードの先端は前記半導体チップの電極に接続さ
れ、前記バンプ電極は外側に突出してボールグリッドア
レイ型の半導体装置を構成している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にＢＧＡ（ボールグリッドアレ
イ：Ball Grid Array)型半導体装置の半導体チップのマ
ウント技術に適用して有効な技術に関する。
の製造方法に関し、特にＢＧＡ（ボールグリッドアレ
イ：Ball Grid Array)型半導体装置の半導体チップのマ
ウント技術に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体装置のパッケージ構造の一つとし
てＢＧＡ型半導体装置が知られている。ＢＧＡ型半導体
装置については、たとえば、工業調査会発行「電子材
料」1995年９月号、同年９月１日発行、Ｐ27〜Ｐ32に記
載されている。
てＢＧＡ型半導体装置が知られている。ＢＧＡ型半導体
装置については、たとえば、工業調査会発行「電子材
料」1995年９月号、同年９月１日発行、Ｐ27〜Ｐ32に記
載されている。
【０００３】この文献には、「ＴＣＭＴ(Tessera Compl
iant Mounting Tape) と呼ばれる銅−ポリイミドの２層
テープをエラストマーを介してチップに接着し，周囲リ
ードがチップのパッドにボンディングされた形をとって
いる。ＴＣＭＴには，ビアホールを介してバンプが形成
されており，このバンプによって実装ボードと電気的，
機械的に接続される。」旨記載されている。
iant Mounting Tape) と呼ばれる銅−ポリイミドの２層
テープをエラストマーを介してチップに接着し，周囲リ
ードがチップのパッドにボンディングされた形をとって
いる。ＴＣＭＴには，ビアホールを介してバンプが形成
されており，このバンプによって実装ボードと電気的，
機械的に接続される。」旨記載されている。
【０００４】また、米国特許第 5,148,265号（1992年９
月15日出願）公報および米国特許第5,148,266号（1992
年９月15日出願）公報には、ＦＤ（Face Down)−ＢＧＡ
について記載されている。
月15日出願）公報および米国特許第5,148,266号（1992
年９月15日出願）公報には、ＦＤ（Face Down)−ＢＧＡ
について記載されている。
【０００５】
【発明が解決しようとする課題】ＦＤ−ＢＧＡ型半導体
装置においては、図６に示すように、アルミニウム（Ａ
ｌ）からなる放熱板１の主面中央に、半導体チップ２よ
りも僅かに大きい窪み３を設け、この窪み３の底に接着
剤（ペースト材）４を介して半導体チップ２を固定して
いる。
装置においては、図６に示すように、アルミニウム（Ａ
ｌ）からなる放熱板１の主面中央に、半導体チップ２よ
りも僅かに大きい窪み３を設け、この窪み３の底に接着
剤（ペースト材）４を介して半導体チップ２を固定して
いる。
【０００６】しかし、このような構造では、余剰のペー
スト材４が半導体チップ２の側面（周面）や上面を汚染
することが判明した。
スト材４が半導体チップ２の側面（周面）や上面を汚染
することが判明した。
【０００７】すなわち、作業に当たっては、ディスペン
サ等を使用して適正量のペースト材４を前記窪み３底に
塗布するが、ペースト材の塗布量は温度によって変化し
やすく一定でなくなることが多々有り、塗布量が多い場
合には、余剰のペースト材４が半導体チップ２の側面と
窪み３の内周壁との間を這い上がり、半導体チップ２の
上部側面や上面（主面）を汚染する。
サ等を使用して適正量のペースト材４を前記窪み３底に
塗布するが、ペースト材の塗布量は温度によって変化し
やすく一定でなくなることが多々有り、塗布量が多い場
合には、余剰のペースト材４が半導体チップ２の側面と
窪み３の内周壁との間を這い上がり、半導体チップ２の
上部側面や上面（主面）を汚染する。
【０００８】半導体チップ２の上部側面の汚染は外観不
良の対象となる。
良の対象となる。
【０００９】また、半導体チップ２の上面の汚染は、半
導体チップ２の主面に設けられている電極（ボンディン
グパッド）５の汚染を引き起こし、その後ボンディング
パッド５にリードを接続した場合、リードとボンディン
グパッド５との電気的接続が不安定となり半導体装置の
特性不良となる。
導体チップ２の主面に設けられている電極（ボンディン
グパッド）５の汚染を引き起こし、その後ボンディング
パッド５にリードを接続した場合、リードとボンディン
グパッド５との電気的接続が不安定となり半導体装置の
特性不良となる。
【００１０】本発明の目的は、特性不良や外観不良の発
生を防止できるＢＧＡ型半導体装置およびその製造方法
を提供することにある。
生を防止できるＢＧＡ型半導体装置およびその製造方法
を提供することにある。
【００１１】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１３】（１）放熱板の主面中央に設けた窪みにペ
ースト材を介して半導体チップを固定してなる半導体装
置であって、前記半導体チップの少なくとも一部の縁に
対面する前記窪み底部分には前記ペースト材の余剰分を
溜める窪んだペースト溜まりが設けられている。前記放
熱板は、主面に前記ペースト溜まりを有する平板な放熱
本体と、前記放熱本体の主面に貼り合わされる枠状平板
の放熱枠体とからなり、前記窪みは前記放熱本体の主面
と前記窪みの内周壁によって形成されている。前記放熱
板の主面にはテープ状のエラストマーを介してリードお
よびバンプ電極を複数有する絶縁フィルムが貼り付けら
れ、前記リードの先端は前記半導体チップの電極に接続
され、前記バンプ電極は外側に突出してボールグリッド
アレイ型の半導体装置を構成している。
ースト材を介して半導体チップを固定してなる半導体装
置であって、前記半導体チップの少なくとも一部の縁に
対面する前記窪み底部分には前記ペースト材の余剰分を
溜める窪んだペースト溜まりが設けられている。前記放
熱板は、主面に前記ペースト溜まりを有する平板な放熱
本体と、前記放熱本体の主面に貼り合わされる枠状平板
の放熱枠体とからなり、前記窪みは前記放熱本体の主面
と前記窪みの内周壁によって形成されている。前記放熱
板の主面にはテープ状のエラストマーを介してリードお
よびバンプ電極を複数有する絶縁フィルムが貼り付けら
れ、前記リードの先端は前記半導体チップの電極に接続
され、前記バンプ電極は外側に突出してボールグリッド
アレイ型の半導体装置を構成している。
【００１４】（２）放熱板の主面中央に設けた窪みにペ
ースト材を介して半導体チップを固定した後、前記放熱
板の主面にテープ状のエラストマーを介してリードおよ
びバンプ電極を複数有する絶縁フィルムを貼り付け、そ
の後前記リードの先端と前記半導体チップの電極を接続
し、前記バンプ電極を外側に突出配設させてボールグリ
ッドアレイ型の半導体装置を製造する方法であって、前
記放熱板において前記半導体チップの少なくとも一部の
縁に対面する前記窪み底部分には前記ペースト材の余剰
分を溜める窪んだペースト溜まりを設けておき、その後
半導体チップを窪み底にペースト材を介して固定する。
前記放熱板の形成は、主面に前記ペースト溜まりを有す
る平板な放熱本体と枠状平板の放熱枠体とを用意した
後、前記放熱本体の主面放熱枠体を貼り合わせて放熱板
とする。そして、前記放熱板の窪みは前記放熱本体の主
面と前記放熱枠体の内周壁によって形成する。
ースト材を介して半導体チップを固定した後、前記放熱
板の主面にテープ状のエラストマーを介してリードおよ
びバンプ電極を複数有する絶縁フィルムを貼り付け、そ
の後前記リードの先端と前記半導体チップの電極を接続
し、前記バンプ電極を外側に突出配設させてボールグリ
ッドアレイ型の半導体装置を製造する方法であって、前
記放熱板において前記半導体チップの少なくとも一部の
縁に対面する前記窪み底部分には前記ペースト材の余剰
分を溜める窪んだペースト溜まりを設けておき、その後
半導体チップを窪み底にペースト材を介して固定する。
前記放熱板の形成は、主面に前記ペースト溜まりを有す
る平板な放熱本体と枠状平板の放熱枠体とを用意した
後、前記放熱本体の主面放熱枠体を貼り合わせて放熱板
とする。そして、前記放熱板の窪みは前記放熱本体の主
面と前記放熱枠体の内周壁によって形成する。
【００１５】前記（１）の手段によれば、放熱板の窪み
にペースト溜まりが設けられていることから、半導体チ
ップを固定した際、余剰となったペースト材は前記ペー
スト溜まりに入るため、従来のように半導体チップの側
面を這い上がることもなくなり、半導体チップの側面や
上面がペースト材によって汚染されることがなくなる。
にペースト溜まりが設けられていることから、半導体チ
ップを固定した際、余剰となったペースト材は前記ペー
スト溜まりに入るため、従来のように半導体チップの側
面を這い上がることもなくなり、半導体チップの側面や
上面がペースト材によって汚染されることがなくなる。
【００１６】したがって、半導体チップの側面上部や上
面（主面）がペースト材で汚染される外観不良の発生が
なくなるとともに、半導体チップの上面の汚染がないこ
とから、半導体チップの電極とリードとの接続がペース
ト材の介在で不良となることも防止できる。この結果、
外観不良や特性不良のないＢＧＡ型半導体装置を提供す
ることができる。
面（主面）がペースト材で汚染される外観不良の発生が
なくなるとともに、半導体チップの上面の汚染がないこ
とから、半導体チップの電極とリードとの接続がペース
ト材の介在で不良となることも防止できる。この結果、
外観不良や特性不良のないＢＧＡ型半導体装置を提供す
ることができる。
【００１７】前記（２）の手段によれば、窪み底にペー
スト溜まりを設けた放熱板にペースト材を介して半導体
チップを固定することから、ペースト材が余剰となった
場合、余剰のペースト材は前記ペースト溜まりに入るた
め、従来のように半導体チップの側面をペースト材が這
い上がることもなく、半導体チップの側面上部や上面が
ペースト材によって汚染されることがなくなる。
スト溜まりを設けた放熱板にペースト材を介して半導体
チップを固定することから、ペースト材が余剰となった
場合、余剰のペースト材は前記ペースト溜まりに入るた
め、従来のように半導体チップの側面をペースト材が這
い上がることもなく、半導体チップの側面上部や上面が
ペースト材によって汚染されることがなくなる。
【００１８】したがって、半導体チップの側面上部や上
面がペースト材で汚染される外観不良の発生がなくなる
とともに、半導体チップの上面の汚染がないことから、
半導体チップの電極とリードとの接続がペースト材の介
在で不良となることも防止できる。この結果、外観不良
や特性不良のないＢＧＡ型半導体装置を高歩留りで製造
することができる。
面がペースト材で汚染される外観不良の発生がなくなる
とともに、半導体チップの上面の汚染がないことから、
半導体チップの電極とリードとの接続がペースト材の介
在で不良となることも防止できる。この結果、外観不良
や特性不良のないＢＧＡ型半導体装置を高歩留りで製造
することができる。
【００１９】また、放熱板の形成は、主面に前記ペース
ト溜まりを有する平板な放熱本体と枠状平板の放熱枠体
とを用意した後、前記放熱本体の主面放熱枠体を貼り合
わせて放熱板とする。そして、前記放熱板の窪みは前記
放熱本体の主面と前記放熱枠体の内周壁によって形成す
る。したがって、窪みの深さが一定となることから半導
体チップの高さと放熱板主面の高さの位置関係が一定と
なり、ビームリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
ト溜まりを有する平板な放熱本体と枠状平板の放熱枠体
とを用意した後、前記放熱本体の主面放熱枠体を貼り合
わせて放熱板とする。そして、前記放熱板の窪みは前記
放熱本体の主面と前記放熱枠体の内周壁によって形成す
る。したがって、窪みの深さが一定となることから半導
体チップの高さと放熱板主面の高さの位置関係が一定と
なり、ビームリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００２１】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００２２】図１は、本発明の一実施形態である半導体
装置の断面図、図２乃至図５は本実施形態のＢＧＡ型半
導体装置の製造方法を示す各工程での図であって、図２
はＢＧＡ型半導体装置の製造に使用する放熱本体と放熱
枠体とを示す断面図、図３は同じく斜視図、図４は放熱
板に接着用ペースト材を塗布した状態を示す断面図、図
５は放熱板に半導体チップを固定した状態を示す断面図
である。
装置の断面図、図２乃至図５は本実施形態のＢＧＡ型半
導体装置の製造方法を示す各工程での図であって、図２
はＢＧＡ型半導体装置の製造に使用する放熱本体と放熱
枠体とを示す断面図、図３は同じく斜視図、図４は放熱
板に接着用ペースト材を塗布した状態を示す断面図、図
５は放熱板に半導体チップを固定した状態を示す断面図
である。
【００２３】本実施形態のＢＧＡ型半導体装置１０は、
図１に示すように、矩形のアルミニウム板からなる放熱
板１の主面（下面）の中央に設けられた窪み３の底に接
着剤（ペースト材）４を介して半導体チップ２が固定さ
れている。
図１に示すように、矩形のアルミニウム板からなる放熱
板１の主面（下面）の中央に設けられた窪み３の底に接
着剤（ペースト材）４を介して半導体チップ２が固定さ
れている。
【００２４】前記放熱板１は、矩形のアルミニウム板か
らなる放熱本体１１と、前記放熱本体１１の主面（下
面）に接着剤１３を介して貼り合わされるアルミニウム
板からなる枠状平板の放熱枠体１２とによって形成され
ている。前記放熱本体１１と放熱枠体１２の外形寸法は
同じとなり、それぞれ厚さは、たとえば、０．３ｍｍと
なっている。そして、前記半導体チップ２よりもわずか
に大きい窪み３は、前記放熱本体１１の主面と、放熱枠
体１２の内周壁によって形成されている。
らなる放熱本体１１と、前記放熱本体１１の主面（下
面）に接着剤１３を介して貼り合わされるアルミニウム
板からなる枠状平板の放熱枠体１２とによって形成され
ている。前記放熱本体１１と放熱枠体１２の外形寸法は
同じとなり、それぞれ厚さは、たとえば、０．３ｍｍと
なっている。そして、前記半導体チップ２よりもわずか
に大きい窪み３は、前記放熱本体１１の主面と、放熱枠
体１２の内周壁によって形成されている。
【００２５】また、前記半導体チップ２の厚さは、たと
えば、０．２８ｍｍとなっている。前記放熱本体１１と
放熱枠体１２を貼り合わせる接着剤１３の厚さは数十μ
ｍ程度となることから、前記放熱本体１１の厚さが略窪
み３の深さとなり、前記窪み３の底に固定された半導体
チップ２の表面と、放熱本体１１の主面との高さは略同
じ程度となる。
えば、０．２８ｍｍとなっている。前記放熱本体１１と
放熱枠体１２を貼り合わせる接着剤１３の厚さは数十μ
ｍ程度となることから、前記放熱本体１１の厚さが略窪
み３の深さとなり、前記窪み３の底に固定された半導体
チップ２の表面と、放熱本体１１の主面との高さは略同
じ程度となる。
【００２６】また、前記放熱本体１１の底には、前記半
導体チップ２の縁に略対応して窪んだペースト溜まり１
４が設けられている。このペースト溜まり１４は、図３
に示すように、前記半導体チップ２の各頂点部分を除く
残りの辺部分に対応して形成され、半導体チップ２をペ
ースト材４を介して放熱本体１１の主面に固定した際、
余剰となったペースト材４が入り込む窪みとなってい
る。
導体チップ２の縁に略対応して窪んだペースト溜まり１
４が設けられている。このペースト溜まり１４は、図３
に示すように、前記半導体チップ２の各頂点部分を除く
残りの辺部分に対応して形成され、半導体チップ２をペ
ースト材４を介して放熱本体１１の主面に固定した際、
余剰となったペースト材４が入り込む窪みとなってい
る。
【００２７】これによって、余剰のペースト材４が半導
体チップ２の周面に沿って這い上がることもなく、半導
体チップ２の周面や半導体チップ２の主面や電極５を汚
さなくなる。
体チップ２の周面に沿って這い上がることもなく、半導
体チップ２の周面や半導体チップ２の主面や電極５を汚
さなくなる。
【００２８】一方、前記放熱板１の放熱枠体１２には、
エラストマー１５を介して絶縁フィルム１６が固定され
ている。前記エラストマー１５は、前記放熱枠体１２と
同じ大きさの枠体となり、接着剤１７によって放熱枠体
１２に固定されている。
エラストマー１５を介して絶縁フィルム１６が固定され
ている。前記エラストマー１５は、前記放熱枠体１２と
同じ大きさの枠体となり、接着剤１７によって放熱枠体
１２に固定されている。
【００２９】前記絶縁フィルム１６も前記放熱枠体１２
と略同じ大きさとなり、前記エラストマー１５に絶縁性
の接着剤１８を介して固定されている。
と略同じ大きさとなり、前記エラストマー１５に絶縁性
の接着剤１８を介して固定されている。
【００３０】前記絶縁フィルム１６は、一面にパターニ
ングされた導体層２０を有している。前記導体層２０の
一部は、枠内に突出するリード（ビームリード）２１と
なり、先端は前記半導体チップ２の電極５に固定されて
いる。
ングされた導体層２０を有している。前記導体層２０の
一部は、枠内に突出するリード（ビームリード）２１と
なり、先端は前記半導体チップ２の電極５に固定されて
いる。
【００３１】また、前記絶縁フィルム１６の下面には、
所定位置に穴が設けられ、この穴部分には突出したバン
プ電極２２が設けられている。バンプ電極２２は、穴底
に位置する導体層２０に接続されている。
所定位置に穴が設けられ、この穴部分には突出したバン
プ電極２２が設けられている。バンプ電極２２は、穴底
に位置する導体層２０に接続されている。
【００３２】つぎに、本実施形態のＢＧＡ型半導体装置
１０の製造（組立）方法について説明する。
１０の製造（組立）方法について説明する。
【００３３】最初に、図２および図３に示すように、放
熱板１を形成するための放熱本体１１と放熱枠体１２を
用意する。放熱本体１１および放熱枠体１２は、たとえ
ば、厚さ０．３ｍｍの矩形のアルミニウム板からなって
いる。
熱板１を形成するための放熱本体１１と放熱枠体１２を
用意する。放熱本体１１および放熱枠体１２は、たとえ
ば、厚さ０．３ｍｍの矩形のアルミニウム板からなって
いる。
【００３４】放熱本体１１は、その主面に窪んだ溝状の
ペースト溜まり１４を有している。このペースト溜まり
１４は、前記半導体チップ２の周辺に対応してそれぞれ
４つ設けられている。すなわち、矩形体となる前記半導
体チップ２の各頂点（４頂点）部分を除く部分に設けら
れている。なお、前記ペースト溜まり１４は、前記半導
体チップ２の周辺全体に沿って矩形状に設けてもよい。
ペースト溜まり１４を有している。このペースト溜まり
１４は、前記半導体チップ２の周辺に対応してそれぞれ
４つ設けられている。すなわち、矩形体となる前記半導
体チップ２の各頂点（４頂点）部分を除く部分に設けら
れている。なお、前記ペースト溜まり１４は、前記半導
体チップ２の周辺全体に沿って矩形状に設けてもよい。
【００３５】前記放熱枠体１２は、内側部分に半導体チ
ップ２が入るように枠体となっている。
ップ２が入るように枠体となっている。
【００３６】そして、図４に示すように、前記放熱本体
１１に放熱枠体１２を接着剤１３を介して貼り付けるこ
とによって放熱板１が形成される。
１１に放熱枠体１２を接着剤１３を介して貼り付けるこ
とによって放熱板１が形成される。
【００３７】放熱本体１１に放熱枠体１２を貼り付ける
ことによって、放熱板１の主面中央には、半導体チップ
２が取り付けられる窪み３が形成される。すなわち、前
記窪み３は、窪み３の底が放熱本体１１の主面で形成さ
れ、窪み３の周壁が放熱枠体１２の内周面で形成される
ことになる。
ことによって、放熱板１の主面中央には、半導体チップ
２が取り付けられる窪み３が形成される。すなわち、前
記窪み３は、窪み３の底が放熱本体１１の主面で形成さ
れ、窪み３の周壁が放熱枠体１２の内周面で形成される
ことになる。
【００３８】本実施形態の放熱板１は、放熱本体１１に
放熱枠体１２を貼り付けることによって窪み３が形成さ
れるため、窪み３の深さが一定となることから半導体チ
ップ２の高さと放熱板主面の高さの位置関係が一定とな
り、以後に行うリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
放熱枠体１２を貼り付けることによって窪み３が形成さ
れるため、窪み３の深さが一定となることから半導体チ
ップ２の高さと放熱板主面の高さの位置関係が一定とな
り、以後に行うリードボンディングが正確かつ確実にな
り、歩留りの向上が達成できる。
【００３９】つぎに、図４に示すように、窪み３の底面
にディスペンサ等でペースト材４を塗布した後、窪み３
の底に半導体チップ２を固定する。この際、余分のペー
スト材４は窪み３の底に設けられたペースト溜まり１４
に入るため、ペースト材４が半導体チップ２の周面を上
に這い上がることもなくなり、半導体チップ２の周面上
部や主面を汚染しなくなる。
にディスペンサ等でペースト材４を塗布した後、窪み３
の底に半導体チップ２を固定する。この際、余分のペー
スト材４は窪み３の底に設けられたペースト溜まり１４
に入るため、ペースト材４が半導体チップ２の周面を上
に這い上がることもなくなり、半導体チップ２の周面上
部や主面を汚染しなくなる。
【００４０】したがって、半導体チップ２の上面（主
面）に位置する電極（ボンディングパッド）５がペース
ト材４で汚染されることもない。
面）に位置する電極（ボンディングパッド）５がペース
ト材４で汚染されることもない。
【００４１】つぎに、図５に示すように、前記放熱枠体
１２と略同一の形となるエラストマー１５を図示しない
接着剤で放熱枠体１２に貼り付けるとともに、導体層２
０やバンプ電極２２を有する絶縁フィルム１６を図示し
ない絶縁性の接着剤を介して前記エラストマー１５に貼
り付ける。
１２と略同一の形となるエラストマー１５を図示しない
接着剤で放熱枠体１２に貼り付けるとともに、導体層２
０やバンプ電極２２を有する絶縁フィルム１６を図示し
ない絶縁性の接着剤を介して前記エラストマー１５に貼
り付ける。
【００４２】前記絶縁フィルム１６は、前記放熱枠体１
２と略同じ大きさのフィルムとなり、一面にパターニン
グされた導体層２０を有している。前記導体層２０の一
部は、枠内に突出するリード（ビームリード）２１とな
っている。各リード２１の先端は、放熱板１に固定され
た半導体チップ２の各電極５に重なるように設計されて
いる。
２と略同じ大きさのフィルムとなり、一面にパターニン
グされた導体層２０を有している。前記導体層２０の一
部は、枠内に突出するリード（ビームリード）２１とな
っている。各リード２１の先端は、放熱板１に固定され
た半導体チップ２の各電極５に重なるように設計されて
いる。
【００４３】前記絶縁フィルム１６の下面には、所定位
置に穴が設けられ、この穴部分には突出したバンプ電極
２２が設けられている。バンプ電極２２は、穴底に位置
する導体層２０に接続されている。これらのバンプ電極
２２によってボールグリッドアレイが形成される。
置に穴が設けられ、この穴部分には突出したバンプ電極
２２が設けられている。バンプ電極２２は、穴底に位置
する導体層２０に接続されている。これらのバンプ電極
２２によってボールグリッドアレイが形成される。
【００４４】つぎに、前記リード２１の先端が、半導体
チップ２の電極５に固定される。このリードボンディン
グにおいて、前述のように、半導体チップ２の電極５の
高さと、放熱板１の主面の高さとが一定となるため、放
熱板１に貼り付けられた絶縁フィルム１６のリード２１
との接続が容易かつ確実となり、ボンディング歩留りが
向上する。
チップ２の電極５に固定される。このリードボンディン
グにおいて、前述のように、半導体チップ２の電極５の
高さと、放熱板１の主面の高さとが一定となるため、放
熱板１に貼り付けられた絶縁フィルム１６のリード２１
との接続が容易かつ確実となり、ボンディング歩留りが
向上する。
【００４５】また、前記電極５の表面は、前述のように
ペースト材の付着がないことから、電極５とリード２１
は電気的に確実に接続され、接続の信頼度も高くなる。
ペースト材の付着がないことから、電極５とリード２１
は電気的に確実に接続され、接続の信頼度も高くなる。
【００４６】放熱板１は裏返しにされて、図１に示すよ
うなＢＧＡ型半導体装置１０が製造される。
うなＢＧＡ型半導体装置１０が製造される。
【００４７】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４９】（１）放熱板の窪みにペースト溜まりが設
けられていることから、半導体チップを固定した際、余
分のペースト材は前記ペースト溜まりに入るため、従来
のようにペースト材が半導体チップの側面を這い上がる
こともなくなり、半導体チップの側面上部や上面がペー
スト材によって汚染されることがなくなる。
けられていることから、半導体チップを固定した際、余
分のペースト材は前記ペースト溜まりに入るため、従来
のようにペースト材が半導体チップの側面を這い上がる
こともなくなり、半導体チップの側面上部や上面がペー
スト材によって汚染されることがなくなる。
【００５０】したがって、半導体チップの側面や上面を
ペースト材で汚染する外観不良の発生を抑止できるとと
もに、半導体チップの上面の電極のペースト材による汚
染もないことから、電極とリードとの接続不良も生じな
くなる。
ペースト材で汚染する外観不良の発生を抑止できるとと
もに、半導体チップの上面の電極のペースト材による汚
染もないことから、電極とリードとの接続不良も生じな
くなる。
【図１】本発明の一実施形態である半導体装置の断面図
である。
である。
【図２】本実施形態の半導体装置の製造方法において使
用する放熱本体と放熱枠体とを示す断面図である。
用する放熱本体と放熱枠体とを示す断面図である。
【図３】本実施形態の半導体装置の製造方法において使
用する放熱本体と放熱枠体とを示す斜視図である。
用する放熱本体と放熱枠体とを示す斜視図である。
【図４】本実施形態の半導体装置の製造方法において放
熱板に接着用ペースト材を塗布した状態を示す断面図で
ある。
熱板に接着用ペースト材を塗布した状態を示す断面図で
ある。
【図５】本実施形態の半導体装置の製造方法において放
熱板に半導体チップを固定した状態を示す断面図であ
る。
熱板に半導体チップを固定した状態を示す断面図であ
る。
【図６】従来の半導体装置において放熱板に半導体チッ
プを固定した状態を示す断面図である。
プを固定した状態を示す断面図である。
１…放熱板、２…半導体チップ、３…窪み、４…ペース
ト材、５…電極（ボンディングパッド）、１０…ＢＧＡ
型半導体装置、１１…放熱本体、１２…放熱枠体、１３
…接着剤、１４…ペースト溜まり、１５…エラストマ
ー、１６…絶縁フィルム、１７，１８…接着剤、２０…
導体層、２１…リード、２２…バンプ電極。
ト材、５…電極（ボンディングパッド）、１０…ＢＧＡ
型半導体装置、１１…放熱本体、１２…放熱枠体、１３
…接着剤、１４…ペースト溜まり、１５…エラストマ
ー、１６…絶縁フィルム、１７，１８…接着剤、２０…
導体層、２１…リード、２２…バンプ電極。
Claims (5)
- 【請求項１】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定してなる半導体装置で
あって、前記半導体チップの少なくとも一部の縁に対面
する前記窪み底部分には前記ペースト材の余剰分を溜め
る窪んだペースト溜まりが設けられていることを特徴と
する半導体装置。 - 【請求項２】 前記放熱板は、主面に前記ペースト溜ま
りを有する平板な放熱本体と、前記放熱本体の主面に貼
り合わされる枠状平板の放熱枠体とからなり、前記窪み
は前記放熱本体の主面と前記窪みの内周壁によって形成
されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記放熱板の主面にはテープ状のエラス
トマーを介してリードおよびバンプ電極を複数有する絶
縁フィルムが貼り付けられ、前記リードの先端は前記半
導体チップの電極に接続され、前記バンプ電極は外側に
突出してボールグリッドアレイ型の半導体装置を構成す
ることを特徴とする請求項１または請求項２記載の半導
体装置。 - 【請求項４】 放熱板の主面中央に設けた窪みにペース
ト材を介して半導体チップを固定した後、前記放熱板の
主面にテープ状のエラストマーを介してリードおよびバ
ンプ電極を複数有する絶縁フィルムを貼り付け、その後
前記リードの先端と前記半導体チップの電極を接続し、
前記バンプ電極を外側に突出配設させてボールグリッド
アレイ型の半導体装置を製造する方法であって、前記放
熱板において前記半導体チップの少なくとも一部の縁に
対面する前記窪み底部分には前記ペースト材の余剰分を
溜める窪んだペースト溜まりを設けておき、その後半導
体チップを窪み底にペースト材を介して固定することを
特徴とする半導体装置の製造方法。 - 【請求項５】 主面に前記ペースト溜まりを有する平板
な放熱本体と枠状平板の放熱枠体とを用意した後、前記
放熱本体の主面放熱枠体を貼り合わせて放熱板とし、前
記放熱板の窪みは前記放熱本体の主面と前記放熱枠体の
内周壁によって形成することを特徴とする請求項４記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33843295A JPH09181209A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33843295A JPH09181209A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181209A true JPH09181209A (ja) | 1997-07-11 |
Family
ID=18318103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33843295A Pending JPH09181209A (ja) | 1995-12-26 | 1995-12-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181209A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100260996B1 (ko) * | 1997-10-23 | 2000-07-01 | 마이클 디. 오브라이언 | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 |
| KR100308137B1 (ko) * | 1997-08-29 | 2001-12-17 | 니시무로 타이죠 | 전자장치및반도체패키지 |
| US6342728B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| KR100567677B1 (ko) * | 1997-06-06 | 2006-08-11 | 히다치 덴센 가부시키 가이샤 | 반도체장치및반도체장치용배선테이프 |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
-
1995
- 1995-12-26 JP JP33843295A patent/JPH09181209A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472727B2 (en) | 1996-03-22 | 2002-10-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6521981B2 (en) | 1996-03-22 | 2003-02-18 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6342728B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6342726B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6353255B2 (en) | 1996-03-22 | 2002-03-05 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6355500B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi. Ltd. | Semiconductor device and manufacturing method thereof |
| US7420284B2 (en) | 1996-03-22 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6355975B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6365439B2 (en) | 1996-03-22 | 2002-04-02 | Hitachi, Ltd. | Method of manufacturing a ball grid array type semiconductor package |
| US6642083B2 (en) | 1996-03-22 | 2003-11-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6664135B2 (en) | 1996-03-22 | 2003-12-16 | Renesas Technology Corporation | Method of manufacturing a ball grid array type semiconductor package |
| US6670215B2 (en) | 1996-03-22 | 2003-12-30 | Renesas Technology Corporation | Semiconductor device and manufacturing method thereof |
| KR100567677B1 (ko) * | 1997-06-06 | 2006-08-11 | 히다치 덴센 가부시키 가이샤 | 반도체장치및반도체장치용배선테이프 |
| KR100308137B1 (ko) * | 1997-08-29 | 2001-12-17 | 니시무로 타이죠 | 전자장치및반도체패키지 |
| KR100260996B1 (ko) * | 1997-10-23 | 2000-07-01 | 마이클 디. 오브라이언 | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| US7994633B2 (en) | Substrate for electrical device | |
| US7427810B2 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPH08111433A (ja) | 半導体装置及び半導体装置製造用テープ | |
| JP2001284523A (ja) | 半導体パッケージ | |
| JPH113957A (ja) | 薄型パワーテープボールグリッドアレイパッケージ | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| US7317243B2 (en) | Encapsulated lead having step configuration | |
| JP2002134640A (ja) | 薄型感光式半導体装置 | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| JPH1065042A (ja) | 半導体装置 | |
| JPH09181209A (ja) | 半導体装置およびその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 | |
| JP2772828B2 (ja) | ダイボンディング方法 | |
| US20050046036A1 (en) | Semiconductor device, semiconductor module and method of manufacturing semiconductor device | |
| JPH0228261B2 (ja) | ||
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP4071121B2 (ja) | 半導体装置 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| JPH11145187A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02250359A (ja) | 半導体装置 |