JP3149631B2 - 半導体装置及びその実装装置及びその実装方法 - Google Patents
半導体装置及びその実装装置及びその実装方法Info
- Publication number
- JP3149631B2 JP3149631B2 JP16160693A JP16160693A JP3149631B2 JP 3149631 B2 JP3149631 B2 JP 3149631B2 JP 16160693 A JP16160693 A JP 16160693A JP 16160693 A JP16160693 A JP 16160693A JP 3149631 B2 JP3149631 B2 JP 3149631B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- semiconductor device
- die bond
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/332—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
- H10W72/348—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Light Receiving Elements (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子、特に、セ
ンサー素子などの三次元微細加工素子チップを実装した
半導体装置及びその実装装置及びその実装方法に関する
ものである。
ンサー素子などの三次元微細加工素子チップを実装した
半導体装置及びその実装装置及びその実装方法に関する
ものである。
【０００２】
【従来の技術】本願発明は、チップ状の半導体素子、特
に、センサー素子などの三次元微細加工素子チップを実
装した半導体装置及びその実装装置及びその実装方法に
関するものである。まず、その半導体装置に実装する半
導体素子として赤外線検出素子を例にとり図５に基づき
説明する。図において、（ａ）は斜視図、（ｂ）は A-A
断面図である。１は半導体素子である赤外線検出素子、
２は略正方形平板状の半導体基板、３は半導体基板１上
に形成された熱絶縁膜、４は熱絶縁膜３上に形成され、
赤外線を感知する略正方形平板状のサーミスタ、５はボ
ンディングワイヤが接合されるボンディングパッド、６
はサーミスタ４とボンディングパッド５を接続する配
線、２ａはサーミスタ４の下方に形成された略四角錐台
状の空隙部である。サーミスタ４の下方の半導体基板部
分は除去されて空隙部２ａが形成されている。このよう
に構成することによって、サーミスタ４は熱絶縁膜３に
しか接しなくなるので、赤外線を吸収してサーミスタ４
で発生した熱が伝導によって逃げにくくなり、赤外線検
出の感度を高めることができる。
に、センサー素子などの三次元微細加工素子チップを実
装した半導体装置及びその実装装置及びその実装方法に
関するものである。まず、その半導体装置に実装する半
導体素子として赤外線検出素子を例にとり図５に基づき
説明する。図において、（ａ）は斜視図、（ｂ）は A-A
断面図である。１は半導体素子である赤外線検出素子、
２は略正方形平板状の半導体基板、３は半導体基板１上
に形成された熱絶縁膜、４は熱絶縁膜３上に形成され、
赤外線を感知する略正方形平板状のサーミスタ、５はボ
ンディングワイヤが接合されるボンディングパッド、６
はサーミスタ４とボンディングパッド５を接続する配
線、２ａはサーミスタ４の下方に形成された略四角錐台
状の空隙部である。サーミスタ４の下方の半導体基板部
分は除去されて空隙部２ａが形成されている。このよう
に構成することによって、サーミスタ４は熱絶縁膜３に
しか接しなくなるので、赤外線を吸収してサーミスタ４
で発生した熱が伝導によって逃げにくくなり、赤外線検
出の感度を高めることができる。
【０００３】次に、従来、チップ状の半導体素子を基板
（ステム）に実装するダイボンド工程で使用されていた
実装装置（ダイボンダ）の一例を図６に示す。但し、基
板を搬送する搬送ステージ及びその周辺部分と、ダイボ
ンドペーストを供給する装置の部分のみを示すことと
し、その他の部分については、図示及びその説明を省略
する。
（ステム）に実装するダイボンド工程で使用されていた
実装装置（ダイボンダ）の一例を図６に示す。但し、基
板を搬送する搬送ステージ及びその周辺部分と、ダイボ
ンドペーストを供給する装置の部分のみを示すことと
し、その他の部分については、図示及びその説明を省略
する。
【０００４】図６において、７はチップ状の赤外線検出
素子を実装する基板を搬送する搬送ステージで、その搬
送ステージ７の上面には長尺状のキャリアフィルム８が
治具により固定されており、そのキャリアフィルム８上
には、長手方向に規則的に基板９が配置されている。
素子を実装する基板を搬送する搬送ステージで、その搬
送ステージ７の上面には長尺状のキャリアフィルム８が
治具により固定されており、そのキャリアフィルム８上
には、長手方向に規則的に基板９が配置されている。
【０００５】一方、ダイボンドペーストを供給する装置
の部分は、円板状で上面に平面視略Ｏ字状の溝１０ａが
形成されたエポキシテーブル１０と、そのエポキシテー
ブル１０の溝１０ａ内に溜められたダイボンドペースト
１１と、そのエポキシテーブル１０の溝１０ａの底面と
の間に一定間隙が形成されるように配置された略四角錐
台状のスキージ１２と、搬送ステージ７上の基板９とエ
ポキシテーブル１０間を移動するホルダー１３と、その
ホルダー１３の先端に取り付けられ、ダイボンドペース
ト１１を基板９上に転写する転写ピン１４から構成され
ている。ホルダー１３は、搬送ステージ７上の基板９と
エポキシテーブル１０間を移動できるように、水平及び
垂直方向に移動可能に構成されている。また、円板状の
エポキシテーブル１０は、その中心軸回りに回動可能に
構成されている。
の部分は、円板状で上面に平面視略Ｏ字状の溝１０ａが
形成されたエポキシテーブル１０と、そのエポキシテー
ブル１０の溝１０ａ内に溜められたダイボンドペースト
１１と、そのエポキシテーブル１０の溝１０ａの底面と
の間に一定間隙が形成されるように配置された略四角錐
台状のスキージ１２と、搬送ステージ７上の基板９とエ
ポキシテーブル１０間を移動するホルダー１３と、その
ホルダー１３の先端に取り付けられ、ダイボンドペース
ト１１を基板９上に転写する転写ピン１４から構成され
ている。ホルダー１３は、搬送ステージ７上の基板９と
エポキシテーブル１０間を移動できるように、水平及び
垂直方向に移動可能に構成されている。また、円板状の
エポキシテーブル１０は、その中心軸回りに回動可能に
構成されている。
【０００６】転写ピン１４の例を図７に示す。（ａ）は
正面図、（ｂ）は下面図である。図に示す例では、直方
体状の台部１４ａの底面に平面視略四角形の板状の転写
部１４ｂが形成されており、その転写部１４ｂの平坦な
底面１４ｃがダイボンドペーストを付着させる面となる
ように構成されている。
正面図、（ｂ）は下面図である。図に示す例では、直方
体状の台部１４ａの底面に平面視略四角形の板状の転写
部１４ｂが形成されており、その転写部１４ｂの平坦な
底面１４ｃがダイボンドペーストを付着させる面となる
ように構成されている。
【０００７】以上のように構成された実装装置のボンデ
ィングペースト供給動作について図８に基づき説明す
る。図において、９は赤外線検出素子を実装する基板、
１０はダイボンドペーストを溜めておくためのエポキシ
テーブル、１１はダイボンドペースト、１２はエポキシ
テーブル１０の溝１０ａ内に溜められたダイボンドペー
スト１１の表面を平坦化するスキージ、１４は転写ピン
で、基板９とエポキシテーブル１０と転写ピン１４につ
いては、それぞれの中央部での断面を示している。
ィングペースト供給動作について図８に基づき説明す
る。図において、９は赤外線検出素子を実装する基板、
１０はダイボンドペーストを溜めておくためのエポキシ
テーブル、１１はダイボンドペースト、１２はエポキシ
テーブル１０の溝１０ａ内に溜められたダイボンドペー
スト１１の表面を平坦化するスキージ、１４は転写ピン
で、基板９とエポキシテーブル１０と転写ピン１４につ
いては、それぞれの中央部での断面を示している。
【０００８】まず、エポキシテーブル１０を回転させる
と、エポキシテーブル１０の平面視略Ｏ字状の溝１０ａ
内に溜められたペースト状のダイボンドペースト１１
は、スキージ１２によってその表面が平坦化され、溝１
１ａ内で所定の深さになる。次に、転写ピン１４の底面
１４ｃに、ダイボンドペースト１１が付着するように図
６に示したホルダー１３が移動する。その後、ホルダー
１３が基板９上に移動して転写ピン１４の底面１４ｃに
付着したダイボンドペースト１１が基板９上のチップ実
装位置に転写される。その転写されたダイボンドペース
ト１１上に赤外線検出素子のチップが配置された後、加
熱処理が行われて基板９への赤外線検出素子の実装が完
了する。
と、エポキシテーブル１０の平面視略Ｏ字状の溝１０ａ
内に溜められたペースト状のダイボンドペースト１１
は、スキージ１２によってその表面が平坦化され、溝１
１ａ内で所定の深さになる。次に、転写ピン１４の底面
１４ｃに、ダイボンドペースト１１が付着するように図
６に示したホルダー１３が移動する。その後、ホルダー
１３が基板９上に移動して転写ピン１４の底面１４ｃに
付着したダイボンドペースト１１が基板９上のチップ実
装位置に転写される。その転写されたダイボンドペース
ト１１上に赤外線検出素子のチップが配置された後、加
熱処理が行われて基板９への赤外線検出素子の実装が完
了する。
【０００９】上記に示したダイボンダの転写ピン１４の
転写面である底面１４ｃは平坦であり、赤外線検出素子
のチップ底面のほぼ全面にダイボンドペーストを塗布し
て基板９と接合していた。これは、通常のＩＣチップを
ダイボンドする場合は、ＩＣチップの裏面が電極を構成
しており、基板と電気的接続を取らなければならなかっ
たり、ＩＣチップの放熱性を高める必要性があったから
である。
転写面である底面１４ｃは平坦であり、赤外線検出素子
のチップ底面のほぼ全面にダイボンドペーストを塗布し
て基板９と接合していた。これは、通常のＩＣチップを
ダイボンドする場合は、ＩＣチップの裏面が電極を構成
しており、基板と電気的接続を取らなければならなかっ
たり、ＩＣチップの放熱性を高める必要性があったから
である。
【００１０】
【発明が解決しようとする課題】上記に示したような従
来の実装装置（ダイボンダ）を用いて、図５に示した赤
外線検出素子１をダイボンディングする場合の問題点を
図９及び図１０に基づいて説明する。図９は基板９上の
ダイボンドペースト転写位置を示す平面図で、図７に示
した転写ピン１４を用いた場合、略正方形状に示された
赤外線検出素子の実装領域１５に対し、その領域の略全
域にダイボンドペースト１１が塗布されることを示した
ものである。図１０は基板９上に塗布されたダイボンド
ペースト１１上に赤外線検出素子１を配置した状態を示
す断面図である。図１０に示すように、実装領域１５の
略全域にダイボンドペースト１１を塗布した場合、赤外
線検出素子１の空隙部２ａから熱絶縁膜３にまでダイボ
ンドペースト１１の這い上がりが発生するため、赤外線
を吸収することによってサーミスタ４で発生した熱がダ
イボンドペースト１１を介して基板９に逃げやすくなっ
てしまうため素子感度の低下を招いていた。
来の実装装置（ダイボンダ）を用いて、図５に示した赤
外線検出素子１をダイボンディングする場合の問題点を
図９及び図１０に基づいて説明する。図９は基板９上の
ダイボンドペースト転写位置を示す平面図で、図７に示
した転写ピン１４を用いた場合、略正方形状に示された
赤外線検出素子の実装領域１５に対し、その領域の略全
域にダイボンドペースト１１が塗布されることを示した
ものである。図１０は基板９上に塗布されたダイボンド
ペースト１１上に赤外線検出素子１を配置した状態を示
す断面図である。図１０に示すように、実装領域１５の
略全域にダイボンドペースト１１を塗布した場合、赤外
線検出素子１の空隙部２ａから熱絶縁膜３にまでダイボ
ンドペースト１１の這い上がりが発生するため、赤外線
を吸収することによってサーミスタ４で発生した熱がダ
イボンドペースト１１を介して基板９に逃げやすくなっ
てしまうため素子感度の低下を招いていた。
【００１１】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、赤外線検出素子等の三次
元微細加工素子チップへの余分なダイボンドペーストの
這い上がりを無くし、素子特性の低下を防止することが
できる半導体装置及びその実装装置の構造と、その半導
体装置の実装方法を提供することにある。
で、その目的とするところは、赤外線検出素子等の三次
元微細加工素子チップへの余分なダイボンドペーストの
這い上がりを無くし、素子特性の低下を防止することが
できる半導体装置及びその実装装置の構造と、その半導
体装置の実装方法を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の半導体装置は、三次元微細加工部を
有する半導体素子をダイボンドペーストを介して基板上
に実装した半導体装置において、前記ダイボンドペース
トが前記基板上の前記半導体素子の実装位置で前記三次
元微細加工部外周に局所的に、少なくとも前記半導体素
子のワイヤボンディングパッドの下方位置近傍に配置さ
れていることを特徴とするものである。
め、請求項１記載の半導体装置は、三次元微細加工部を
有する半導体素子をダイボンドペーストを介して基板上
に実装した半導体装置において、前記ダイボンドペース
トが前記基板上の前記半導体素子の実装位置で前記三次
元微細加工部外周に局所的に、少なくとも前記半導体素
子のワイヤボンディングパッドの下方位置近傍に配置さ
れていることを特徴とするものである。
【００１３】請求項２記載の半導体装置の実装装置は、
三次元微細加工部を有する半導体素子をダイボンドペー
ストを介して基板上に実装する半導体装置の実装装置に
おいて、前記ダイボンドペーストを前記基板上の前記半
導体素子の実装位置で前記三次元微細加工部外周に局所
的に、少なくとも前記半導体素子のワイヤボンディング
パッドの下方位置近傍に供給することを特徴とするもの
である。
三次元微細加工部を有する半導体素子をダイボンドペー
ストを介して基板上に実装する半導体装置の実装装置に
おいて、前記ダイボンドペーストを前記基板上の前記半
導体素子の実装位置で前記三次元微細加工部外周に局所
的に、少なくとも前記半導体素子のワイヤボンディング
パッドの下方位置近傍に供給することを特徴とするもの
である。
【００１４】請求項３記載の半導体装置の実装方法は、
三次元微細加工部を有する半導体素子をダイボンドペー
ストを介して基板上に実装する半導体装置の実装方法に
おいて、前記ダイボンドペーストを前記基板上の前記半
導体素子の実装位置で前記三次元微細加工部外周に局所
的に、少なくとも前記半導体素子のワイヤボンディング
パッドの下方位置近傍に供給して実装を行うことを特徴
とするものである。
三次元微細加工部を有する半導体素子をダイボンドペー
ストを介して基板上に実装する半導体装置の実装方法に
おいて、前記ダイボンドペーストを前記基板上の前記半
導体素子の実装位置で前記三次元微細加工部外周に局所
的に、少なくとも前記半導体素子のワイヤボンディング
パッドの下方位置近傍に供給して実装を行うことを特徴
とするものである。
【００１５】
【作用】図１に示すように、基板上において、実装する
赤外線検出素子のワイヤボンディングパッドの下方位置
にのみダイボンドペーストを局所的に供給してダイボン
ディングすることによって、赤外線検出素子への余分な
ダイボンドペーストの這い上がりを防止することができ
る。赤外線検出素子のワイヤボンディングパッド位置で
は、赤外線検出素子と基板間にダイボンドペーストが介
在するため、ワイヤーボンディングの際、赤外線検出素
子のワイヤボンディングパッド位置にかかる外力によっ
て赤外線検出素子のチップが割れることもない。また、
ワイヤーボンディングパッド位置にかかる超音波エネル
ギーを拡散させてしまうことがないためワイヤーボンデ
ィング不良を招くこともない。
赤外線検出素子のワイヤボンディングパッドの下方位置
にのみダイボンドペーストを局所的に供給してダイボン
ディングすることによって、赤外線検出素子への余分な
ダイボンドペーストの這い上がりを防止することができ
る。赤外線検出素子のワイヤボンディングパッド位置で
は、赤外線検出素子と基板間にダイボンドペーストが介
在するため、ワイヤーボンディングの際、赤外線検出素
子のワイヤボンディングパッド位置にかかる外力によっ
て赤外線検出素子のチップが割れることもない。また、
ワイヤーボンディングパッド位置にかかる超音波エネル
ギーを拡散させてしまうことがないためワイヤーボンデ
ィング不良を招くこともない。
【００１６】
【実施例】図５に示した赤外線検出素子のような三次元
微細加工素子は、チップ裏面で基板と電気的接続を得る
必要がなく、放熱する必要もないのでチップ裏面全面に
ダイボンドペーストを塗布する必要がない。しかし、ダ
イボンド工程後のワイヤーボンディング工程では、ワイ
ヤーボンディング時の超音波エネルギーの拡散を防止す
ると共にチップの破損を防止するため、チップのボンデ
ィングパッド位置では、赤外線検出素子はダイボンドペ
ーストにて基板と接着され、支持されていることが必要
である。また、センサー素子等の多くの三次元微細加工
素子はＣＡＮ封止されるが、この場合、チップ周辺を完
全に樹脂封止する場合に比べ、耐振動性が問題となり重
要な評価項目となるので、この耐振動性の試験に耐え得
るダイボンド強度も必要である。
微細加工素子は、チップ裏面で基板と電気的接続を得る
必要がなく、放熱する必要もないのでチップ裏面全面に
ダイボンドペーストを塗布する必要がない。しかし、ダ
イボンド工程後のワイヤーボンディング工程では、ワイ
ヤーボンディング時の超音波エネルギーの拡散を防止す
ると共にチップの破損を防止するため、チップのボンデ
ィングパッド位置では、赤外線検出素子はダイボンドペ
ーストにて基板と接着され、支持されていることが必要
である。また、センサー素子等の多くの三次元微細加工
素子はＣＡＮ封止されるが、この場合、チップ周辺を完
全に樹脂封止する場合に比べ、耐振動性が問題となり重
要な評価項目となるので、この耐振動性の試験に耐え得
るダイボンド強度も必要である。
【００１７】図５に示した赤外線検出素子の場合、これ
らの条件を満たすためには、図１に示すようにしてダイ
ボンディングを行えばよい。（ａ）は赤外線検出素子の
ワイヤボンディングパッドの下方位置にのみ局所的にダ
イボンドペーストを塗布して赤外線検出素子を基板に実
装した状態を示す斜視図である。本願発明の半導体装置
は、チップ状の半導体素子と基板を接合するダイボンド
ペーストの位置に特徴を有するものであるので、従来と
同等構成については同符号を付すこととする。図におい
て、赤外線検出素子１は、基板９上にダイボンドペース
ト１１を介して接合されているが、ダイボンドペースト
１１は、赤外線検出素子１の外周の４辺のそれぞれの中
央近傍に形成されたワイヤボンディングパッド５の下方
の基板上にのみ、平面視略円形状に供給されている。
（ｂ）は B-B断面図で、赤外線検出素子１は基板９上に
局所的に供給されたダイボンドペースト１１によって基
板９に接合されているが、赤外線検出素子１の空隙部２
ａへのダイボンドペースト１１の余分な這い上がりは発
生していない。図２は赤外線検出素子１の実装位置１５
に対するダイボンドペースト１１の塗布位置を示した平
面図である。このようにダイボンドペースト１１の塗布
位置を限定することによって、図１（ｂ）に示すよう
に、赤外線検出素子１の空隙部２ａに対するダイボンド
ペースト１１の余分な這い上がりを防止することができ
る。この場合、赤外線検出素子１の実装位置１５に対し
て、図２に示すような位置にダイボンドペースト１１を
塗布すればよいことになる。
らの条件を満たすためには、図１に示すようにしてダイ
ボンディングを行えばよい。（ａ）は赤外線検出素子の
ワイヤボンディングパッドの下方位置にのみ局所的にダ
イボンドペーストを塗布して赤外線検出素子を基板に実
装した状態を示す斜視図である。本願発明の半導体装置
は、チップ状の半導体素子と基板を接合するダイボンド
ペーストの位置に特徴を有するものであるので、従来と
同等構成については同符号を付すこととする。図におい
て、赤外線検出素子１は、基板９上にダイボンドペース
ト１１を介して接合されているが、ダイボンドペースト
１１は、赤外線検出素子１の外周の４辺のそれぞれの中
央近傍に形成されたワイヤボンディングパッド５の下方
の基板上にのみ、平面視略円形状に供給されている。
（ｂ）は B-B断面図で、赤外線検出素子１は基板９上に
局所的に供給されたダイボンドペースト１１によって基
板９に接合されているが、赤外線検出素子１の空隙部２
ａへのダイボンドペースト１１の余分な這い上がりは発
生していない。図２は赤外線検出素子１の実装位置１５
に対するダイボンドペースト１１の塗布位置を示した平
面図である。このようにダイボンドペースト１１の塗布
位置を限定することによって、図１（ｂ）に示すよう
に、赤外線検出素子１の空隙部２ａに対するダイボンド
ペースト１１の余分な這い上がりを防止することができ
る。この場合、赤外線検出素子１の実装位置１５に対し
て、図２に示すような位置にダイボンドペースト１１を
塗布すればよいことになる。
【００１８】図２に示した位置にダイボンドペーストを
転写する場合の転写ピンの一例を図３に示す。（ａ）は
転写ピンの正面図、（ｂ）は下面図である。直方体状の
転写ピン１６の底面には、基板のダイボンドペースト塗
布位置（赤外線検出素子のワイヤボンディングパッド位
置）に対応した位置に、略直方体状の突起１７が形成さ
れており、その突起１７の底面１７ａがダイボンドペー
ストを付着させる転写面となるように構成されている。
転写する場合の転写ピンの一例を図３に示す。（ａ）は
転写ピンの正面図、（ｂ）は下面図である。直方体状の
転写ピン１６の底面には、基板のダイボンドペースト塗
布位置（赤外線検出素子のワイヤボンディングパッド位
置）に対応した位置に、略直方体状の突起１７が形成さ
れており、その突起１７の底面１７ａがダイボンドペー
ストを付着させる転写面となるように構成されている。
【００１９】図３に示した転写ピン１６を取り付けた実
装装置（ダイボンダ）のボンディングペースト供給動作
について図４に基づき説明する。従来例と同等構成につ
いては同符号を付すこととする。エポキシテーブル１０
が回転すると、エポキシテーブル１０の溝１１ａ内に溜
められたダイボンドペースト１１は、スキージ１２によ
ってその表面が平坦化され、溝１１ａ内で所定の深さに
なる。次に、ホルダー１３の先端に取り付けられた転写
ピン１６底面の突起１７の底面１７ａ及び側面の一部に
のみダイボンドペースト１１が付着するようにホルダー
１３が移動する。その後、ホルダー１３は基板９上に移
動して、転写ピン１６底面の突起１７に付着したダイボ
ンドペースト１１を基板９上のチップ実装位置に転写す
る。
装装置（ダイボンダ）のボンディングペースト供給動作
について図４に基づき説明する。従来例と同等構成につ
いては同符号を付すこととする。エポキシテーブル１０
が回転すると、エポキシテーブル１０の溝１１ａ内に溜
められたダイボンドペースト１１は、スキージ１２によ
ってその表面が平坦化され、溝１１ａ内で所定の深さに
なる。次に、ホルダー１３の先端に取り付けられた転写
ピン１６底面の突起１７の底面１７ａ及び側面の一部に
のみダイボンドペースト１１が付着するようにホルダー
１３が移動する。その後、ホルダー１３は基板９上に移
動して、転写ピン１６底面の突起１７に付着したダイボ
ンドペースト１１を基板９上のチップ実装位置に転写す
る。
【００２０】以上のように、図３に示したような転写ピ
ンを取りつけた実装装置を用いて、上記のようにダイボ
ンドペーストを転写することによって、図２に示した塗
布位置にダイボンドペーストを局所的に供給することが
できる。
ンを取りつけた実装装置を用いて、上記のようにダイボ
ンドペーストを転写することによって、図２に示した塗
布位置にダイボンドペーストを局所的に供給することが
できる。
【００２１】なお、転写ピンの形状は、実施例に限定さ
れず、チップ形状に応じて変えればよい。また、実施例
では、ダイボンドペーストは転写ピンにより基板上に供
給されたがディスペンサー等により供給することもでき
るので、実装装置の構成及びその実装方法は実施例に限
定されるものではない。
れず、チップ形状に応じて変えればよい。また、実施例
では、ダイボンドペーストは転写ピンにより基板上に供
給されたがディスペンサー等により供給することもでき
るので、実装装置の構成及びその実装方法は実施例に限
定されるものではない。
【００２２】
【発明の効果】以上のように、本願発明の半導体装置及
びその実装装置及び実装方法によれば、三次元微細加工
素子チップの三次元微細加工部への余分なダイボンドペ
ーストの付着が防止できるので、センサー素子等の三次
元微細加工素子チップの性能を損なうことなく、従来の
ダイボンダを用いて三次元微細加工素子チップの実装を
行うことができる。
びその実装装置及び実装方法によれば、三次元微細加工
素子チップの三次元微細加工部への余分なダイボンドペ
ーストの付着が防止できるので、センサー素子等の三次
元微細加工素子チップの性能を損なうことなく、従来の
ダイボンダを用いて三次元微細加工素子チップの実装を
行うことができる。
【図１】本願発明に係る半導体装置の半導体素子実装状
態を示す内部構造図であり、（ａ）は斜視図、（ｂ）は
B-B断面図である。
態を示す内部構造図であり、（ａ）は斜視図、（ｂ）は
B-B断面図である。
【図２】本願発明に係る半導体装置における基板のダイ
ボンドペースト塗布位置を示す平面図である。
ボンドペースト塗布位置を示す平面図である。
【図３】本願発明に係る実装装置の転写ピンの一例を示
す構造図で、（ａ）は正面図、（ｂ）は下面図である。
す構造図で、（ａ）は正面図、（ｂ）は下面図である。
【図４】本願発明に係る実装方法を示す工程図である。
【図５】本願発明に係る半導体装置に実装する半導体素
子の一例を示す構造図である。（ａ）は斜視図、（ｂ）
は A-A断面図である。
子の一例を示す構造図である。（ａ）は斜視図、（ｂ）
は A-A断面図である。
【図６】本願発明に係る実装装置の概略構成を示す斜視
図である。
図である。
【図７】従来の実装装置の転写ピンの一例を示す構造図
で、（ａ）は正面図、（ｂ）は下面図である。
で、（ａ）は正面図、（ｂ）は下面図である。
【図８】従来の実装方法を示す工程図である。
【図９】従来の半導体装置における基板のダイボンドペ
ースト塗布位置を示す平面図である。
ースト塗布位置を示す平面図である。
【図１０】従来の半導体装置の半導体素子実装前後の状
態を示す断面図であり、（ａ）は実装前の状態、（ｂ）
は実装後の状態を示すものである。
態を示す断面図であり、（ａ）は実装前の状態、（ｂ）
は実装後の状態を示すものである。
１ 赤外線検出素子 ２ 半導体基板 ２ａ 空隙部 ３ 熱絶縁膜 ４ サーミスタ ５ ワイヤボンディングパッド ６ 配線 ７ 搬送ステージ ８ キャリアフィルム ９ 基板 １０ エポキシテーブル １０ａ 溝 １１ ダイボンドペースト １２ スキージ １３ ホルダー １４ 転写ピン １４ａ 台部 １４ｂ 転写部 １４ｃ 底面 １５ 実装領域 １６ 転写ピン １７ 突起 １７ａ 底面
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 21/60 301 H01L 31/02
Claims (3)
- 【請求項１】 三次元微細加工部を有する半導体素子を
ダイボンドペーストを介して基板上に実装した半導体装
置において、前記ダイボンドペーストが前記基板上の前
記半導体素子の実装位置で前記三次元微細加工部外周に
局所的に、少なくとも前記半導体素子のワイヤボンディ
ングパッドの下方位置近傍に配置されていることを特徴
とする半導体装置。 - 【請求項２】 三次元微細加工部を有する半導体素子を
ダイボンドペーストを介して基板上に実装する半導体装
置の実装装置において、前記ダイボンドペーストを前記
基板上の前記半導体素子の実装位置で前記三次元微細加
工部外周に局所的に、少なくとも前記半導体素子のワイ
ヤボンディングパッドの下方位置近傍に供給することを
特徴とする半導体装置の実装装置。 - 【請求項３】 三次元微細加工部を有する半導体素子を
ダイボンドペーストを介して基板上に実装する半導体装
置の実装方法において、前記ダイボンドペーストを前記
基板上の前記半導体素子の実装位置で前記三次元微細加
工部外周に局所的に、少なくとも前記半導体素子のワイ
ヤボンディングパッドの下方位置近傍に供給して実装を
行うことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160693A JP3149631B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその実装装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160693A JP3149631B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその実装装置及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758134A JPH0758134A (ja) | 1995-03-03 |
| JP3149631B2 true JP3149631B2 (ja) | 2001-03-26 |
Family
ID=15738360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16160693A Expired - Fee Related JP3149631B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体装置及びその実装装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149631B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004251742A (ja) | 2003-02-20 | 2004-09-09 | Denso Corp | センサ装置 |
| JP2004301744A (ja) | 2003-03-31 | 2004-10-28 | Denso Corp | 赤外線センサ |
| JP2004301740A (ja) | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体センサ |
| JP6248441B2 (ja) * | 2013-07-12 | 2017-12-20 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス及び光デバイスの製造方法 |
| JP6414295B2 (ja) * | 2017-08-02 | 2018-10-31 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス及び光デバイスの製造方法 |
-
1993
- 1993-06-30 JP JP16160693A patent/JP3149631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758134A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888847A (en) | Technique for mounting a semiconductor die | |
| TW417262B (en) | Semiconductor device of molding in ball grid array | |
| US5724230A (en) | Flexible laminate module including spacers embedded in an adhesive | |
| JP2004172489A (ja) | 半導体装置およびその製造方法 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JPH11195680A (ja) | 半導体装置接続構造及び接続方法 | |
| JP2904141B2 (ja) | 半導体装置 | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| JP2000133769A (ja) | パワー半導体装置およびその組立方法 | |
| US5874783A (en) | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip | |
| US6225686B1 (en) | Semiconductor device | |
| JPH10303249A (ja) | 半導体装置 | |
| JPH0758134A (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3381447B2 (ja) | 半導体装置 | |
| JPH09181209A (ja) | 半導体装置およびその製造方法 | |
| JP3045121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0228261B2 (ja) | ||
| JP2005064118A (ja) | 半導体装置およびその製造方法 | |
| JPH01191453A (ja) | 半導体装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JPH05109731A (ja) | ボンデイングパツド | |
| JP3131246B2 (ja) | バンプを有するベアチップの実装方法 | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |