JPH0918524A - 双方向中継回路 - Google Patents
双方向中継回路Info
- Publication number
- JPH0918524A JPH0918524A JP16047495A JP16047495A JPH0918524A JP H0918524 A JPH0918524 A JP H0918524A JP 16047495 A JP16047495 A JP 16047495A JP 16047495 A JP16047495 A JP 16047495A JP H0918524 A JPH0918524 A JP H0918524A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- signal
- signal line
- voltage
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 230000002457 bidirectional effect Effects 0.000 claims description 20
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】２つのワイアードオアの信号線を接続するＶ．
１１伝送路のインタフェース点で受信した信号（論理
０）が送信側に廻り込むのを阻止するため、受信信号と
送信信号との間で電圧差を設けて行うことにより、２つ
の信号線が略同時に送信（論理０）となる場合も安定に
動作する。 【構成】信号線６の回路１ａからＶ．１１伝送路３を介
し信号線７の回路５ａに信号を伝送する場合、オープン
コレクタ１１がオンし論理０となるとコンパレータ２１
はこれを検出して相手方に伝送する。相手方のオープン
コレクタ４２がオンしダイオード４３を介し論理０を信
号線７に伝え、受信回路５２はこれを検出する。この論
理０はコンパレータ４４でも検出しようとするが、ダイ
オード４５の比較電圧より、この時の論理０の電圧は高
いので検出せず廻り込みを阻止する。
１１伝送路のインタフェース点で受信した信号（論理
０）が送信側に廻り込むのを阻止するため、受信信号と
送信信号との間で電圧差を設けて行うことにより、２つ
の信号線が略同時に送信（論理０）となる場合も安定に
動作する。 【構成】信号線６の回路１ａからＶ．１１伝送路３を介
し信号線７の回路５ａに信号を伝送する場合、オープン
コレクタ１１がオンし論理０となるとコンパレータ２１
はこれを検出して相手方に伝送する。相手方のオープン
コレクタ４２がオンしダイオード４３を介し論理０を信
号線７に伝え、受信回路５２はこれを検出する。この論
理０はコンパレータ４４でも検出しようとするが、ダイ
オード４５の比較電圧より、この時の論理０の電圧は高
いので検出せず廻り込みを阻止する。
Description
【０００１】
【産業上の利用分野】本発明は双方向中継回路に関し、
特にオープンコレクタのワイアードオアの２つの信号線
をインタフェース規定Ｖ１１の４線式伝送路で接続した
非較的長距離伝送の双方向中継回路に関する。
特にオープンコレクタのワイアードオアの２つの信号線
をインタフェース規定Ｖ１１の４線式伝送路で接続した
非較的長距離伝送の双方向中継回路に関する。
【０００２】
【従来の技術】従来この種の双方向中継回路は図２に示
す構成である。即ち図２において、ワイアードオア接続
の双方向の信号線６と距離的に離れた同様なワイアード
オア接続の双方向の信号線８とをインタフェース回路
８，９を介しＶ１１伝送路３で接続中継するものであ
る。信号線６，７にはそれぞれ複数の回路１ａ，５ａが
接続されており、回路１ａ，５ａはそれぞれオープンコ
レクタ出力端１１，５１とハイインピーダンスの入力端
１２，５２とを備え、信号線に対しワイヤードオアで接
続され相互に信号を送受信している。
す構成である。即ち図２において、ワイアードオア接続
の双方向の信号線６と距離的に離れた同様なワイアード
オア接続の双方向の信号線８とをインタフェース回路
８，９を介しＶ１１伝送路３で接続中継するものであ
る。信号線６，７にはそれぞれ複数の回路１ａ，５ａが
接続されており、回路１ａ，５ａはそれぞれオープンコ
レクタ出力端１１，５１とハイインピーダンスの入力端
１２，５２とを備え、信号線に対しワイヤードオアで接
続され相互に信号を送受信している。
【０００３】信号線６が論理０すなわちアクティブにな
ると、インタフェース回路８のインバータ８１とアンド
ゲート８２とを通してＶ１１伝送路３のＶ１１ドライバ
３１をドライブしてこの信号を伝送路に送出する。長距
離伝送された信号は受信側のＶ１１レシーバ３３で受信
され、インタフェース回路９のオープンコレクタ９１を
通して信号線７を論理０すなわちアクティブとする。
ると、インタフェース回路８のインバータ８１とアンド
ゲート８２とを通してＶ１１伝送路３のＶ１１ドライバ
３１をドライブしてこの信号を伝送路に送出する。長距
離伝送された信号は受信側のＶ１１レシーバ３３で受信
され、インタフェース回路９のオープンコレクタ９１を
通して信号線７を論理０すなわちアクティブとする。
【０００４】信号線７がアクティブとなることによりイ
ンバータ９３を通して逆方向に信号が伝送されようとす
るが、インバータ９２を通してアンドゲート９４に論理
０が与えられているため逆方向の伝送は阻止される。
ンバータ９３を通して逆方向に信号が伝送されようとす
るが、インバータ９２を通してアンドゲート９４に論理
０が与えられているため逆方向の伝送は阻止される。
【０００５】また、信号線７が先に論理０になった場合
は、以上の動作と同様にインバータ９３、アンドゲート
９４、Ｖ１１ドライバ３４、Ｖ１１レシーバ３２及びオ
ープンコレクタ８４を通して信号が伝送され、信号線６
を論理０とする。
は、以上の動作と同様にインバータ９３、アンドゲート
９４、Ｖ１１ドライバ３４、Ｖ１１レシーバ３２及びオ
ープンコレクタ８４を通して信号が伝送され、信号線６
を論理０とする。
【０００６】信号線６が論理０になったことにより逆方
向に信号が伝送されようとするが、同様にアンドゲート
８２にはインバータ８３を通して論理０が与えられてい
るため逆方向の伝送は阻止される。
向に信号が伝送されようとするが、同様にアンドゲート
８２にはインバータ８３を通して論理０が与えられてい
るため逆方向の伝送は阻止される。
【０００７】
【発明が解決しようとする課題】このように従来の双方
向中継回路では、信号線６と信号線７において、先に論
理０になったことにより伝送方向を決定しているため、
信号線６と信号線７が同時に論理０になった時は、伝送
方向の決定ができなくなる。各素子には遅延があるため
信号線６の信号は信号線７に、信号線６は信号線７にそ
れぞれ遅れて到着し、それぞれ送信の信号を断とする
が、相手側ではこの断を遅れて検出し、また送信を始
め、相互の遅延差によりこれを繰り返すようになり発振
状態となる。即ち略信号線６，７が同時に論理０となっ
た時は発振状態となり、信号伝送が不可能となる問題が
ある。
向中継回路では、信号線６と信号線７において、先に論
理０になったことにより伝送方向を決定しているため、
信号線６と信号線７が同時に論理０になった時は、伝送
方向の決定ができなくなる。各素子には遅延があるため
信号線６の信号は信号線７に、信号線６は信号線７にそ
れぞれ遅れて到着し、それぞれ送信の信号を断とする
が、相手側ではこの断を遅れて検出し、また送信を始
め、相互の遅延差によりこれを繰り返すようになり発振
状態となる。即ち略信号線６，７が同時に論理０となっ
た時は発振状態となり、信号伝送が不可能となる問題が
ある。
【０００８】
【課題を解決するための手段】本発明の双方向中継回路
は、複数のオープンコレクタ出力回路および入力回路を
ワイアードオアで接続する２線式双方向性の距離的に隔
った２つの信号線をインタフェース規定Ｖ．１１で接続
する４線式双方向性のＶ．１１伝送路の双方向中継回路
において、前記信号線の入力回路で信号の論理０を判定
する最高電圧Ｖ１とし、前記オープンコレクタ出力回路
の論理０の電圧をＶ２とし、前記信号線と前記Ｖ．１１
伝送路とのインタフェース点で前記Ｖ．１１伝送路の送
信側が信号の論理０を判定する最高電圧Ｖ３とし、前記
Ｖ．１１伝送路の受信側が前記信号線に送出する信号の
論理０の電圧Ｖ４とした時、それぞれＶ２＜Ｖ３＜Ｖ４
＜Ｖ１の関係を満足させる電圧とし、前記Ｖ．１１伝送
路の受信側の信号が送信側に廻り込まないようにしてい
る。
は、複数のオープンコレクタ出力回路および入力回路を
ワイアードオアで接続する２線式双方向性の距離的に隔
った２つの信号線をインタフェース規定Ｖ．１１で接続
する４線式双方向性のＶ．１１伝送路の双方向中継回路
において、前記信号線の入力回路で信号の論理０を判定
する最高電圧Ｖ１とし、前記オープンコレクタ出力回路
の論理０の電圧をＶ２とし、前記信号線と前記Ｖ．１１
伝送路とのインタフェース点で前記Ｖ．１１伝送路の送
信側が信号の論理０を判定する最高電圧Ｖ３とし、前記
Ｖ．１１伝送路の受信側が前記信号線に送出する信号の
論理０の電圧Ｖ４とした時、それぞれＶ２＜Ｖ３＜Ｖ４
＜Ｖ１の関係を満足させる電圧とし、前記Ｖ．１１伝送
路の受信側の信号が送信側に廻り込まないようにしてい
る。
【０００９】例えば前記信号線に接続される複数のオー
プンコレクタ出力回路と入力回路のそれぞれの接続点に
はＣ−ＭＯＳゲートを使用し、前記信号線と前記Ｖ．１
１伝送路の送信側とのインタフェースは比較電圧にダイ
オードの順方向電圧を用いたのコンパレータを用い、前
記信号線と前記Ｖ．１１伝送路の受信側とのインタフェ
ースには前記ダイオードと同特性ダイオードを用いて接
続するようにすれば良い。
プンコレクタ出力回路と入力回路のそれぞれの接続点に
はＣ−ＭＯＳゲートを使用し、前記信号線と前記Ｖ．１
１伝送路の送信側とのインタフェースは比較電圧にダイ
オードの順方向電圧を用いたのコンパレータを用い、前
記信号線と前記Ｖ．１１伝送路の受信側とのインタフェ
ースには前記ダイオードと同特性ダイオードを用いて接
続するようにすれば良い。
【００１０】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。図１は本実施例の構成を示すブロック図で
ある。ワイアードオア接続の双方向の信号線６と距離的
に離れた同様なワイアードオア接続の双方向の信号線８
とをインタフェース回路２，４を介しＶ．１１伝送路３
で接続中継している。
て説明する。図１は本実施例の構成を示すブロック図で
ある。ワイアードオア接続の双方向の信号線６と距離的
に離れた同様なワイアードオア接続の双方向の信号線８
とをインタフェース回路２，４を介しＶ．１１伝送路３
で接続中継している。
【００１１】信号線６，７にはそれぞれ複数の回路１
ａ，５ａが接続されており、回路１ａ，５ａはそれぞれ
オープンコレクタ出力端１１，５１とハイインピーダン
スの入力端１２，５２とを備え、信号線に対しワイヤー
ドオアで接続され相互に信号を送受信している。
ａ，５ａが接続されており、回路１ａ，５ａはそれぞれ
オープンコレクタ出力端１１，５１とハイインピーダン
スの入力端１２，５２とを備え、信号線に対しワイヤー
ドオアで接続され相互に信号を送受信している。
【００１２】即ち信号線６にて１つの回路１ａのコレク
タ出力端１１がオンとなれば、その信号は信号線６及び
信号線７のすべての回路１ａ，５ａの入力端１２，５２
で検出される。また、信号線６と信号線７の距離は通常
１０ｍほどあるために信号線をそのまま延長するとノイ
ズ等の影響があるので、信号のインタフェース条件をＣ
Ｃ１ＴＴ勧告のＶ．１１に変換して４線式双方向の伝送
路で接続している。
タ出力端１１がオンとなれば、その信号は信号線６及び
信号線７のすべての回路１ａ，５ａの入力端１２，５２
で検出される。また、信号線６と信号線７の距離は通常
１０ｍほどあるために信号線をそのまま延長するとノイ
ズ等の影響があるので、信号のインタフェース条件をＣ
Ｃ１ＴＴ勧告のＶ．１１に変換して４線式双方向の伝送
路で接続している。
【００１３】信号線６に接続された何れかのオープンコ
レクタ出力端がオンとなり信号線６が論理０となると、
この信号はインタフェース２のコンパレータ２１にて電
圧検出される。しかしこの論理０の電圧はダイオード２
２の順方向電圧より低いので、論理０すなわちアクティ
ブと判定されＶ．１１伝送路３のドライバ３１を駆動し
相手方に伝送される。
レクタ出力端がオンとなり信号線６が論理０となると、
この信号はインタフェース２のコンパレータ２１にて電
圧検出される。しかしこの論理０の電圧はダイオード２
２の順方向電圧より低いので、論理０すなわちアクティ
ブと判定されＶ．１１伝送路３のドライバ３１を駆動し
相手方に伝送される。
【００１４】レシーバ３３にてこの信号が受信され、イ
ンタフェース回路４のインバータ４１を通しオープンコ
レクタ４２を駆動する。オープンコレクタ４２の出力は
論理０となるが、ダイオード４３の順方向電圧だけ高い
電圧が信号線７に与えられる。
ンタフェース回路４のインバータ４１を通しオープンコ
レクタ４２を駆動する。オープンコレクタ４２の出力は
論理０となるが、ダイオード４３の順方向電圧だけ高い
電圧が信号線７に与えられる。
【００１５】信号線７がこの論理０の電圧となり、各回
路５ａの入力端５２は論理０を判定する基準電圧がこれ
より高いのでこれを検出する。またコンパレータ４４も
これを検出しようとするが、基準電圧、即ちダイオード
４５の順方向電圧より信号線７の論理０の電圧（ダイオ
ード４３の順方向電圧に配線などの降下電圧が加わる）
の方がわずかに高いために検出されず、逆方向に信号が
戻ることを阻止している。
路５ａの入力端５２は論理０を判定する基準電圧がこれ
より高いのでこれを検出する。またコンパレータ４４も
これを検出しようとするが、基準電圧、即ちダイオード
４５の順方向電圧より信号線７の論理０の電圧（ダイオ
ード４３の順方向電圧に配線などの降下電圧が加わる）
の方がわずかに高いために検出されず、逆方向に信号が
戻ることを阻止している。
【００１６】一方、信号線７に接続された何れかのオー
プンコレクタ出力端５１がオンとなると、コンパレータ
４４がこの論理０の信号を検出し、ドライバ３４を駆動
し、Ｖ．１１伝送路３に送出する。
プンコレクタ出力端５１がオンとなると、コンパレータ
４４がこの論理０の信号を検出し、ドライバ３４を駆動
し、Ｖ．１１伝送路３に送出する。
【００１７】伝送された信号はレシーバ３２にて受信さ
れインバータ２５を通してオープンコレクタ２４を駆動
する。オープンコレクタ２４の出力は論理０となるがダ
イオード２３の順方向電圧だけ高い電圧が信号線６に与
えられる。信号線６がこの論理０の電圧になったことに
より、各受信回路にはこれを検出する。またコンパレー
タ２１でも検出しようとするがダイオード２２の順方向
電圧より信号線６の電圧の方がわずかに高いために検出
されず逆方向に信号が戻るのを阻止する。
れインバータ２５を通してオープンコレクタ２４を駆動
する。オープンコレクタ２４の出力は論理０となるがダ
イオード２３の順方向電圧だけ高い電圧が信号線６に与
えられる。信号線６がこの論理０の電圧になったことに
より、各受信回路にはこれを検出する。またコンパレー
タ２１でも検出しようとするがダイオード２２の順方向
電圧より信号線６の電圧の方がわずかに高いために検出
されず逆方向に信号が戻るのを阻止する。
【００１８】信号線６，７に接続された各回路１ａ，５
ａはＣ−ＭＯＳゲートを使用しているので、オープンコ
レクタ１１，５１出力端のオン即ち論理０の出力電圧は
０．４Ｖ以下であり、また入力端１２，５２が論理０を
検出する最高電圧は１．５Ｖ程度である。またダイオー
ド２２，２３，４３，４５はシリコンダイオードを使用
しているので順方向電圧は０．６Ｖ程度である。またイ
ンタフェース回路より受信する信号線の論理０の電圧は
ダイオード２３，４３の順方向電圧に配線による降下電
圧が加わるので１Ｖ程度である。
ａはＣ−ＭＯＳゲートを使用しているので、オープンコ
レクタ１１，５１出力端のオン即ち論理０の出力電圧は
０．４Ｖ以下であり、また入力端１２，５２が論理０を
検出する最高電圧は１．５Ｖ程度である。またダイオー
ド２２，２３，４３，４５はシリコンダイオードを使用
しているので順方向電圧は０．６Ｖ程度である。またイ
ンタフェース回路より受信する信号線の論理０の電圧は
ダイオード２３，４３の順方向電圧に配線による降下電
圧が加わるので１Ｖ程度である。
【００１９】尚、ダイオード２３，４３は配線降下電圧
が小さい場合、ツェナー電圧１Ｖ程度の定電圧ダイオー
ドなどを使用しても良い。
が小さい場合、ツェナー電圧１Ｖ程度の定電圧ダイオー
ドなどを使用しても良い。
【００２０】
【発明の効果】以上説明したように本発明の双方向中継
回路は、Ｖ１１インタフェースはワイアードオアの双方
向信号線を点において受信側の論理０の電圧と送信側で
検出する論理０の電圧との間で電圧差を設けて受信信号
が送信側に廻り込むのを阻止しているので、２つの信号
線が略同時に論理０となり送信した場合、その送信タイ
ミングにより廻り込みを阻止する場合に比べて、信号の
タイミングに依存してないので、発振状態になることが
なく常に安定に動作するという効果がある。
回路は、Ｖ１１インタフェースはワイアードオアの双方
向信号線を点において受信側の論理０の電圧と送信側で
検出する論理０の電圧との間で電圧差を設けて受信信号
が送信側に廻り込むのを阻止しているので、２つの信号
線が略同時に論理０となり送信した場合、その送信タイ
ミングにより廻り込みを阻止する場合に比べて、信号の
タイミングに依存してないので、発振状態になることが
なく常に安定に動作するという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ａ，５ａ 回路 ２，４ インタフェース回路 ３ Ｖ１１伝送路 １１，５１ オープンコレクタ出力端 １２，５２ 入力端 ２１，４４ コンパレータ ２２，２３，４３，４５ ダイオード ２４，４２ オープンコレクタ ３１，３４ ドライバ ３２，３３ レシーバ
Claims (2)
- 【請求項１】 複数のオープンコレクタ出力回路および
入力回路をワイアードオアで接続する２線式双方向性の
距離的に隔った２つの信号線をインタフェース規定Ｖ．
１１で接続する４線式双方向性のＶ．１１伝送路の双方
向中継路において、前記信号線の入力回路で信号の論理
０を判定する最高電圧Ｖ１とし、前記オープンコレクタ
出力回路の論理０の電圧をＶ２とし、前記信号線と前記
Ｖ．１１伝送路とのインタフェース点で前記Ｖ．１１伝
送路の送信側が信号の論理０を判定する最高電圧Ｖ３と
し、前記Ｖ．１１伝送路の受信側が前記信号線に送出す
る信号の論理０の電圧Ｖ４とした時、それぞれＶ２＜Ｖ
３＜Ｖ４＜Ｖ１の関係を満足させる電圧であることを特
徴とする双方向中継回路。 - 【請求項２】 前記信号線に接続される複数のオープン
コレクタ出力回路と入力回路のそれぞれの接続点にはＣ
−ＭＯＳゲートを使用し、前記信号線と前記Ｖ．１１伝
送路の送信側とのインタフェースは比較電圧にダイオー
ドの順方向電圧を用いたコンパレータを用い、前記信号
線と前記Ｖ．１１伝送路の受信側とのインタフェースに
は前記ダイオードと同特性のダイオードを用いて接続し
たことを特徴とする双方向中継回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16047495A JP2944467B2 (ja) | 1995-06-27 | 1995-06-27 | 双方向中継回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16047495A JP2944467B2 (ja) | 1995-06-27 | 1995-06-27 | 双方向中継回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918524A true JPH0918524A (ja) | 1997-01-17 |
| JP2944467B2 JP2944467B2 (ja) | 1999-09-06 |
Family
ID=15715741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16047495A Expired - Fee Related JP2944467B2 (ja) | 1995-06-27 | 1995-06-27 | 双方向中継回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944467B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130745B2 (en) | 2005-02-10 | 2006-10-31 | Toyota Technical Center Usa, Inc. | Vehicle collision warning system |
| JP2013219641A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | データ伝送装置 |
| JP2018196044A (ja) * | 2017-05-19 | 2018-12-06 | 三菱電機株式会社 | 通信システムおよび中継装置 |
-
1995
- 1995-06-27 JP JP16047495A patent/JP2944467B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130745B2 (en) | 2005-02-10 | 2006-10-31 | Toyota Technical Center Usa, Inc. | Vehicle collision warning system |
| JP2013219641A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | データ伝送装置 |
| JP2018196044A (ja) * | 2017-05-19 | 2018-12-06 | 三菱電機株式会社 | 通信システムおよび中継装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944467B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456650B2 (en) | Memory system with stable termination of a pair of differential signals transmitted via a pair of transmission lines | |
| US4254501A (en) | High impedance, Manchester (3 state) to TTL (2 wire, 2 state) transceiver for tapped bus transmission systems | |
| US5903565A (en) | Serial bus system using bitwise arbitration for independently communicating with and controlling individual bus systems | |
| US5384769A (en) | Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| JPH0918524A (ja) | 双方向中継回路 | |
| JP3201666B2 (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| US5155727A (en) | Method of coupling a data transmitter unit to a signal line and apparatus for performing the invention | |
| USRE42178E1 (en) | Fiber optic conversion system and method | |
| US7899071B2 (en) | Serial bus structure | |
| JPS6251337A (ja) | 通信制御装置 | |
| JP3496072B2 (ja) | 送受信回路 | |
| US7779196B2 (en) | Interface between busses of different physical layers | |
| KR20000074847A (ko) | 저전압 차동 신호 통신 시스템 | |
| JPS6042959A (ja) | 差動型同時双方向伝送回路 | |
| US7095751B2 (en) | Active switching star node and network of stations interconnected by such a star node | |
| JP3091011B2 (ja) | 信号ライン接続装置 | |
| KR100736771B1 (ko) | 캔 통신버스 인터페이스 장치 | |
| JP3147734B2 (ja) | 遠隔制御システム | |
| JP2004501457A (ja) | 通信バスシステムと同システムで用いる装置およびデバイス | |
| JPH04238434A (ja) | 伝送装置 | |
| JPH05153099A (ja) | 双方向性信号線の信号送受信回路 | |
| JP3232353B2 (ja) | 中継線装置 | |
| JPH05268375A (ja) | モデム | |
| JPS586638A (ja) | デ−タ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |
|
| LAPS | Cancellation because of no payment of annual fees |