JPH0918620A - ファクシミリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリ送信機能を有するファクシミリ装置の
コストを低減する。 【構成】 符号／復号回路２から出力される符号データ
及びＤＳＰ９から出力される圧縮音声データを記憶する
メモリ１０をＤＲＡＭ１１及びＰＲＯＭ１２により構成
する。ＤＲＡＭ１１に対しては、先頭アドレスが固定さ
れたアドレスを与え、ＰＲＯＭ１２に対しては、変更可
能なオフセットアドレスが加算されたアドレスを与え
る。オフセットアドレスを変更することにより、圧縮音
声データ及び符号データが書き込まれるＰＲＯＭ１２の
アドレス位置がシフトされるため、特定のアドレスのメ
モリセルが高い頻度で使用されることがなくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿を読み取って得ら
れた画像データを一旦メモりに記憶し、そのメモリから
画像データを読み出して送信するメモリ送信機能を有す
るファクシミリ装置に関する。

【０００２】

【従来の技術】通常のファクシミリ通信においては、原
稿を読み取って得られる画像データに対して符号化によ
る圧縮処理が行われるため、通信速度が原稿の情報量に
応じて変化することになる。このため、原稿を一定の速
度で読み取るようにするには、原稿を読み取って得られ
る画像データを一旦メモりに記憶させ、このメモリから
読み出しながら送信するメモリ送信機能が必要となる。

【０００３】図３は、メモリ送信機能を有するファクシ
ミリ装置の構成を示すブロック図である。画像処理回路
１は、原稿を読み取るラインセンサから得られる画像信
号に対してサンプルホールド、歪み補正等の各種の処理
を施し、さらに、アナログ／デジタル変換して画像デー
タを生成する。符号／復号回路２は、画像処理回路１か
ら入力される画像データを所定の規則に従って符号化す
ることでデータ量を圧縮し、符号データを生成してメモ
り３に記憶する。また、符号／復号回路２は、モデム５
で復調された符号データを復号処理して元の画像データ
を再生し、印字データとしてプリンタ等の印字系へ供給
する。メモリ３は、ＲＡＭ(Random Access Memory)より
構成され、符号／復号回路２で生成される符号データを
１頁単位で最大数十頁分記憶する。例えば、４Ｍビット
のＤＲＡＭを用いた場合、Ａ４サイズの原稿の符号デー
タ（約２００Ｋビット／頁）であれば、最大で２０頁分
程度記憶することができる。アドレス発生回路４は、一
定の周期で変化する書き込みアドレスをメモリ３に供給
し、符号データの書き込みアドレスを指定する。そし
て、モデム５での送信タイミングに従って読み出しアド
レスをメモり３に供給し、符号データの読み出しアドレ
スを指定する。これにより、一定の速度で取り込まれる
符号データがモデム５の通信速度に応じた速度で出力さ
れるようになる。モデム５は、メモリ３から読み出され
る符号データに対して規格で定められた変調処理を施
し、伝送信号を生成して送受信回路６に供給する。ま
た、送受信回路６より入力される伝送信号に対しては、
符号データに対する変調処理とは逆の復調処理を施し、
元の符号データを再生する。送受信回路６は、通信回線
に接続され、モデム５から出力される伝送信号を通信回
線に送出すると共に、通信回線から伝送信号を取り込ん
でモデム５に供給する。尚、画像処理回路１、符号／復
号回路２、アドレス発生回路４及びモデム５は、それぞ
れ共通の基準クロックに従うタイミングで動作してお
り、互いの動作タイミングは同期している。

【０００４】ところで、上述のようなメモリ送信機能を
有するファクシミリでは、送信側からのメッセージを記
憶する留守録機能を付加することが考えられている。こ
の場合、メモリ３をメッセージの記録用に利用すれば、
回路規模の増大を抑圧でき、コストの削減が可能にな
る。そこで、メモリ３に符号データと共に音声データを
記憶できるようにするため、図３に示すように、留守録
制御回路７、Ａ／Ｄ変換回路８及びデジタル信号処理回
路(DSP:Digital Signal Processor)９が接続される。留
守録制御回路７は、送受信回路６に取り込まれた伝送信
号から、記録する必要のあるメッセージを表す音声信号
を取り出し、Ａ／Ｄ変換回路８に供給する。Ａ／Ｄ変換
回路８は、留守録制御回路７から入力される音声信号を
アナログ／デジタル変換し、音声データとしてＤＳＰ９
に供給する。ＤＳＰ９は、Ａ／Ｄ変換回路８から入力さ
れる音声データを圧縮処理して圧縮音声データを生成
し、この圧縮音声データをメモリ３に書き込む。また、
メモリ３から読み出される圧縮音声データに対して、圧
縮処理とは逆の伸長処理を施すことにより、元の音声デ
ータを再生し、その音声データを再生データとしてアン
プ等の再生系へ供給する。ここで、ＤＳＰ９により圧縮
音声データが４．８Ｋｂｐｓのデータ量になったとすれ
ば、メモリ３に４ＭビットのＤＲＡＭを用いた場合に
は、最大で約１５分間のメッセージを記憶することがで
きる。

【０００５】

【発明が解決しようとする課題】ＤＲＡＭ等を用いるメ
モリ３に圧縮音声データを記憶した場合、そのデータを
再生するまでの間はデータを保持する必要がある。この
ため、留守録機能が働いている期間はメモリ３のバック
アップをオフすることができない。このような不具合を
解消するためには、メモリ３をＥＥＰＲＯＭ等の不揮発
メモリで構成すればよい。メモリ３が不揮発メモリであ
れば、記憶データの保持動作が不要になり、留守録機能
を働かせている期間でもメモリ３のバックアップの必要
はなくなるため、停電対策等に有効である。

【０００６】しかしながら、メモリ３を不揮発メモリに
より構成して画像データの記憶再生を繰り返す場合に
は、不揮発メモリの書き換え回数が問題となる。例え
ば、１度に２０頁分の符号データの記憶が可能なメモリ
の場合、１日あたり２００頁の送信で、１０年間の耐用
を保証しようとすれば、３．７万回(200頁/20頁×365日
×10年=36500)の書き換えが必要であり、それ以上の書
き換え回数が要求される。一般に、書き換え可能な回数
が多い不揮発メモリは、製造条件が厳しく、製造コスト
が高くなるという問題を有している。特に、記憶容量が
大きくなると、製造歩留まりの低下によって製造コスト
の増大は著しい。

【０００７】そこで本発明は、メッセージの音声データ
を記憶するメモリとして不揮発メモリを用いながら、メ
モリの寿命を長くしてコストの増大を防止することを目
的とする。

【０００８】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、１行単位で連続する画像情報を圧縮処理して符号デ
ータに変換する第１の符号化回路と、上記符号データを
所定の規則に従って変調処理して伝送信号とし、通信回
線に送出するモデムと、通信回線から取り込んだ伝送信
号から音声信号を取り出し、この音声信号をデジタル変
換して音声データを生成する第２の符号化回路と、上記
第１の符号化回路から出力される符号データ及び上記第
２の符号化回路から出力される音声データを記憶するメ
モリと、このメモリに対して上記符号データ及び上記音
声データの書き込みアドレスを指定するアドレス指定回
路と、を備え、上記アドレス指定回路は、先頭アドレス
が一定の基本アドレスに対して書き換え可能なオフセッ
トアドレスを加算して実アドレスを生成することにあ
る。

【０００９】

【作用】本発明によれば、符号データを記憶するメモリ
の先頭アドレスがオフセットアドレスの分だけずれるた
め、オフセットアドレスを定期的に書き換えることによ
り、符号データを書き込むアドレス範囲を任意に変更で
きる。これにより、特定のアドレスに位置するメモリセ
ルのみが高い頻度で書き換えられるようなことがなくな
り、すべてのメモリセルをほぼ均等に活用することがで
きる。従って、個々のメモリセルの書き換え可能回数を
多くすることなく、メモリセル全体の寿命を向上するこ
とができる。

【００１０】

【実施例】図１は、本発明のファクシミリ装置の構成を
示すブロック図である。この図において、画像処理回路
１、符号／復号回路２、モデム５、送受信回路６、留守
録制御回路７、Ａ／Ｄ変換回路８及びＤＳＰ９について
は、図３と同一である。画像処理回路１から出力される
画像データは、符号／復号回路２で符号データに変換さ
れ、その符号データがモデム５で伝送信号に変換された
後、送受信回路６を介して通信回線に送出されるように
構成される。また、送受信回路６に受信された音声信号
は、留守録制御回路７で取り出され、Ａ／Ｄ変換回路８
で音声データに変換された後、ＤＳＰ９で圧縮されて圧
縮音声データに変換されるように構成される。

【００１１】メモリ１０は、データの保持動作が必要な
ＤＲＡＭ(Dynamic Random Access Memory)１１と、一括
消去が可能で、データの書き換えが可能なフラッシュタ
イプのＰＲＯＭ(Programable Read Only Memory)１２よ
り構成される。第１のアドレス発生回路１３は、ＤＲＡ
Ｍ１１に接続され、先頭アドレスが固定された巡回する
アドレスを発生する。第２のアドレス発生回路１４は、
第１のアドレス発生回路１３と同一の構成であり、オフ
セット回路１５に接続され、先頭アドレスが固定された
巡回するアドレスを発生する。オフセット回路１５は、
ＰＲＯＭ１２に接続され、アドレス発生回路１４が発生
するアドレスに一定のオフセットアドレスを加算する。
このオフセット回路１５においては、加算によってオー
バーフローが生じたとき、オーバーフロー分を無視して
先頭アドレスに戻るようにしている。即ち、基本アドレ
スが「０」から「ｎ」まで変化するとき、オフセットア
ドレスを加算した実アドレスは、オフセットアドレスを
先頭として「ｎ」まで変化し、「ｎ」の次には「０」に
戻って先頭アドレス（オフセットアドレス）の１つ前ま
で変化する。例えば、「０」から「ｎ」まで変化する基
本アドレスに「ｎ／２」のオフセットアドレスを加算す
る場合には、図２に示すように、実アドレスは、「ｎ／
２」を先頭として「ｎ」まで変化し、次に「０」から
「ｎ／２−１」まで変化することになる。書き換え制御
回路１６は、幾つかのオフセット値を格納しており、書
き換え指示に応答してオフセット値の１つをオフセット
回路１５に供給する。例えば、図２に示す場合には、オ
フセット値として「０」及び「ｎ／２」が格納されてお
り、このうちの何れかがオフセット回路１５に供給され
る。この書き換え制御回路１６に対する書き換え指示
は、装置を操作する者の直接の入力か、あるいは、ＰＲ
ＯＭ１２の書き換え回数をカウントして所定の回数に達
した時点で自動的に与えるようにすればよい。但し、オ
フセットアドレスの書き換え時点でＰＲＯＭ１２に何ら
かのデータが残されていると、そのデータを読み出すこ
とができなくなるため、オフセットアドレスの書き換え
のタイミングは、ＰＲＯＭ１２のデータを読み出した直
後あるいは再起動の直後等に設定する必要がある。そし
て、メモリ制御回路１７は、ＤＲＡＭ１１及びＰＲＯＭ
１２に対するデータの書き込みを制御する。例えば、符
号／復号回路２から供給される符号データをＤＲＡＭ１
１に優先して書き込み、そのオーバーフロー分をＰＲＯ
Ｍ１２に書き込むようにする。また、ＤＳＰ９から書き
込まれる圧縮音声データは、ＰＲＯＭ１２の所定のアド
レスに書き込むようにしている。ここで、ＰＲＯＭ１２
のアドレスは、符号データ用と圧縮音声データ用とに分
離されており、オフセット回路１５から与えられるアド
レスの先頭アドレスから一定の範囲までが圧縮音声デー
タの記憶に割り当てられ、その範囲の終端の直後から符
号データの記憶に割り当てられる。尚、符号／復号回路
２から出力される符号データが全てＤＲＡＭ１１に書き
込まれてしまった場合には、ＰＲＯＭ１２には符号デー
タが書き込まれない。

【００１２】以上のように、基本アドレスにオフセット
アドレスを加算して実アドレスとしているＰＲＯＭ１２
においては、オフセットアドレスの変更によって、メモ
リセルのアドレスのシフトが可能になる。例えば、図２
において、ハッチングを施した部分はについて、「ｎ／
２」のオフセットアドレスが加算されると、その分のア
ドレスだけずれるようになる。そこで、オフセットアド
レスを定期的に書き換えるようにすれば、特定のアドレ
スのメモリセルのみが集中的に使用されるようなことが
なくなり、メモリセルが偏って劣化するのを防止するこ
とができ、結果的にＰＲＯＭ１２の寿命を長くすること
ができる。

【００１３】本実施例においては、オフセットアドレス
を「０」及び「１／２」として設定する場合を例示した
が、このオフセットアドレスの設定は、「１／４」単位
や「１／８」単位などさらに細かくしてもよい。尚、こ
のオフセットアドレスの設定については、ＰＲＯＭ１２
の記憶容量と圧縮音声データのデータ量とに基づいて行
うようにすれば最適である。

【００１４】

【発明の効果】本発明によれば、ＰＲＯＭ部分のメモリ
セルが部分的に劣化をするのを防止できるため、メモリ
全体の寿命を長くすることができ、結果的にコストの低
減を図ることができる。また、ＤＲＡＭ部分からの符号
データのオーバーフロー分をＰＲＯＭ部分でより多くの
回数受け取ることが可能になるため、ＤＲＡＭ部分の容
量を小さくすることが可能になり、さらなるコストの低
減が望める。

【図面の簡単な説明】

【図１】本発明のファクシミリ装置の構成を示すブロッ
ク図である。

【図２】ＰＲＯＭに対するアドレスの変化を説明する図
である。

【図３】従来のファクシミリ装置の構成を示すブロック
図である。

【符号の説明】

１ 画像処理回路 ２ 符号／復号回路 ３、１０ メモリ ４、１３、１４ アドレス発生回路 ５ モデム ６ 送受信回路 ７ 留守録制御回路 ８ Ａ／Ｄ変換回路 ９ デジタル信号処理回路（ＤＳＰ） １１ ＤＲＡＭ １２ ＰＲＯＭ １５ オフセット回路 １６ 書き換え制御回路 １７ メモリ制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １行単位で連続する画像情報を圧縮処理
   して符号データに変換する第１の符号化回路と、上記符
   号データを所定の規則に従って変調処理して伝送信号と
   し、通信回線に送出するモデムと、通信回線から取り込
   んだ伝送信号から音声信号を取り出し、この音声信号を
   デジタル変換して音声データを生成する第２の符号化回
   路と、上記第１の符号化回路から出力される符号データ
   及び上記第２の符号化回路から出力される音声データを
   記憶するメモリと、このメモリに対して上記符号データ
   及び上記音声データの書き込みアドレスを指定するアド
   レス指定回路と、を備え、上記アドレス指定回路は、先
   頭アドレスが一定の基本アドレスに対して書き換え可能
   なオフセットアドレスを加算して実アドレスを生成する
   ことを特徴とするファクシミリ装置。
2. 【請求項２】 上記メモリは、読み出し及び書き込みを
   繰り返すことが可能なＲＡＭと電気的に消去可能で書き
   込みの可能なＲＯＭとを含み、上記アドレス発生回路
   は、上記ＲＡＭに対して先頭アドレスが固定された第１
   のアドレスを与える第１のアドレス発生部と上記ＲＯＭ
   に対して変更可能なオフセットアドレスが加算された第
   ２のアドレスを与える第２のアドレス発生部とを含むこ
   とを特徴とする請求項１記載のファクシミリ装置。
3. 【請求項３】 上記メモリは、上記符号データを上記Ｒ
   ＡＭ部分に優先的に記憶し、上記ＲＡＭ部分からのオー
   バーフロー分を上記ＲＯＭ部分に記憶することを特徴す
   る請求項２記載のファクシミリ装置。