JPH09190179A - ピッチ・シフト装置 - Google Patents

Abstract

(57)【要約】 【課題】ある時点においてピッチ・シフト量を０に指定
した場合においても、発生される楽音の聴取者に対して
違和感を与えることのないようにしたピッチ・シフト装
置を提供する。 【解決手段】入力された楽音信号を順次メモリに書き込
み、書き込みアドレスからのアドレス差をピッチ・シフ
ト量として時間変化させる少なくとも２つの読み出しア
ドレスに従って楽音信号を読み出し、読み出された各々
の楽音信号を周期が同じであって極性が反転している少
なくとも２つの同期信号でそれぞれ振幅変調したのちに
混合して出力するピッチ・シフト装置において、ピッチ
・シフト量が０となったとき、同期信号の片方のレベル
を０とするように制御する同期信号レベル制御手段を有
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ピッチ・シフト装
置に関し、さらに詳細には、入力された楽音のピッチ
（周波数）を所定の量だけ変化させてリアル・タイムで
出力するピッチ・シフト装置に関する。

【０００２】

【従来の技術】従来より、楽音を入力しリアル・タイム
でピッチを所定量変化させて出力するピッチ・シフト装
置が知られている。

【０００３】こうしたピッチ・シフト装置は、基本的に
は、入力された楽音をデジタル信号に変換し、変換した
デジタル信号のデータをメモリに順次一定速度で書き込
んで行き、当該メモリからデータを読み出すときには、
書き込みの速度と異なる速度でデータを読み出し、信号
を復号して再生することで、入力された楽音とは異なる
ピッチを持った楽音を出力するようにしてなるものであ
る。

【０００４】図１（ａ）（ｂ）は、ピッチ・シフト装置
の基本原理を説明するための説明図であり、図１（ａ）
において、リング・メモリはＲＡＭなどのメモリ上で環
状に構成されたメモリであって、楽音信号データを１サ
ンプルずつ記憶するようになっており、所定の速度で１
サンプルずつ反時計回りに回転しているものとする（実
際には、書き込みアドレスや読み出しアドレスが１サン
プル分ずつ移動するのであるが、本明細書においては理
解を容易にするために、書き込みアドレスならびに読み
出しアドレスからみて、相対的にリング・メモリが回転
しているものと仮定して説明する。）。

【０００５】ここで、入力された楽音信号データは、書
き込みアドレスＷから順次書き込まれる。一方、読み出
しアドレスＲからデータを順次読み出し復号して楽音を
出力するが、このとき、読み出しアドレスＲを書き込み
アドレスＷに対して時計回りに移動させながらデータを
読み出すと出力される楽音のピッチが上がり、逆に反時
計回りに移動させると楽音のピッチが下がる。

【０００６】ただし、アドレスＲの反時計回りの移動速
度がリング・メモリの回転速度を上回るときには楽音が
逆再生されることになる。

【０００７】図１（ｂ）は、アドレスＷに対するアドレ
スＲの相対アドレスの時間変化の一例を表したものであ
るが、この図１（ｂ）に示す例の場合には、出力される
楽音のピッチは下がることになる。このとき、相対アド
レスが大きくなれば（アドレスＷとアドレスＲとのアド
レス差が大きくなれば）、それだけ入力信号に対する遅
れが生じてくるため、相対アドレスがある値に達したら
最小値（例えば、ゼロ）に戻す必要がある。

【０００８】そのために、図１（ｂ）のような鋸歯状波
信号をＬＦＯ（低周波信号発振器）で発生させて、この
出力値を相対アドレスとしている。

【０００９】ところが、相対アドレスを最小値に戻すと
いう操作により読み出しアドレスが突然変化するため、
出力楽音信号はこのとき不連続となり出力楽音にノイズ
が生じる。このノイズを解消するために、図２（ａ）の
ように読み出しアドレスを２つとし（アドレスＲ’およ
びアドレスＲ’’）、これらのアドレスＷに対する相対
アドレスを、２つのＬＦＯでそれぞれで発生させた互い
に１８０度位相のずれた鋸歯状波信号ａ’，ａ’’（図
２（ｂ）参照）でそれぞれ指定して、読み出した各々の
楽音信号に、例えば、それぞれの不連続点でレベルが０
となるような各三角波信号ｂ’，ｂ’’（図２（ｃ）参
照）の信号値を各々乗算し、最後にそれらを加算するこ
とによって、２つの読み出しアドレスＲ’，Ｒ’’から
の楽音信号の音量が交互に増減を繰り返すようにしたピ
ッチ・シフト装置が提案されている。

【００１０】図３は、上記した２つの読み出しアドレス
Ｒ’，Ｒ’’を備えたピッチ・シフト装置により、楽音
信号が処理される様子を模式的に示した説明図である。
各相対アドレスＲ’，Ｒ’’からそれぞれ楽音信号が読
み出されると、この読み出された楽音信号は相対アドレ
スＲ’，Ｒ’’をあらわす鋸状波の切り立った部分で、
その相対アドレスＲ’，Ｒ’’が大きく変化するため、
その部分に不連続点が発生する。従って、このままで
は、この不連続点の存在がノイズとして作用することに
なる。

【００１１】そこで、このようにして読み出された不連
続点を有する各楽音信号に、各三角波信号ｂ’，ｂ’’
を重畳するものである。これらの三角波信号ｂ’，
ｂ’’は、対応する楽音信号の不連続点の部分のゲイン
が０となるように位相調整されており、読み出された楽
音信号にそれらの三角波ｂ’，ｂ’’が重畳されること
により、不連続点が消去された楽音信号が生成される。

【００１２】このようにして生成された楽音信号は互い
に加算され、不連続点のないピッチの変化した出力波形
が生成されることになる。

【００１３】即ち、図２に示すピッチ・シフト装置にお
いては、リング・メモリへの書き込みアドレスＷに対し
て、２種類の読み出しアドレスＲ’，Ｒ’’が図２
（ｂ）に示すように移動している（図２（ｂ）において
は、横軸に時刻をとり、縦軸に相対アドレスをとってお
り、傾きがピッチを表す。）。そして、各読み出しアド
レスＲ’，Ｒ’’の出力を、図２（ｃ）のようなレベル
・カーブでクロス・フェード（混合する楽音の一方の楽
音の音量を下げつつ他方の楽音の音量を上げること）し
ているものである。つまり、常に異なるアドレスから読
み出した楽音信号を、クロス・フェードするようになさ
れている。

【００１４】

【発明が解決しようとする課題】しかしながら、上記し
た図２に示す従来のピッチ・シフト装置においては、常
に異なるアドレスから読み出した楽音信号をクロス・フ
ェードしているために、図４に示すように、ピッチ・シ
フト装置のユーザーが、ある時点Ａにおいて、例えば、
パラメータの操作あるいは外部コントローラの操作によ
り、ピッチ・シフト量を０に指定した場合には相対アド
レスの変化が０になるので、相対アドレスを指定する２
つのＬＦＯにより発生される鋸歯状波信号ａ’，ａ’’
の傾きが０になる（図４（ａ））。そして、時点Ａにお
いて、レベル・カーブのクロス・フェードも停止される
（図４（ｂ））。

【００１５】このため、上記した図２に示す従来のピッ
チ・シフト装置においては、ある時点Ａにおいてピッチ
・シフト量を０に指定した場合に、読み出しアドレス
Ｒ’，Ｒ’’から読み出される２種類の異なるディレイ
音を、クロス・フェード中の時点Ａにおけるバランスで
ミックスした状態、即ち、ある種のフィルターをかけた
状態で出力することとなり、発生される楽音に変化を生
ぜしめ、発生される楽音の聴取者に対して違和感を与え
るという問題点があった。

【００１６】本発明は、従来の技術の有する上記したよ
うな問題点に鑑みてなされたものであり、その目的とす
るところは、ある時点においてピッチ・シフト量を０に
指定した場合においても、発生される楽音の聴取者に対
して違和感を与えることのないようにしたピッチ・シフ
ト装置を提供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるピッチ・シフト装置は、ピッチ・シフ
ト量が０になったとき、メモリからの波形読み出しのク
ロス・フェードを強制的に片方のみに固定するようにし
たものである。

【００１８】即ち、ピッチ・シフト量が０に変化した時
点Ａにおいて、クロス・フェードして読み出される楽音
信号データの一方の出力レベルを強制的に０にするよう
にして、フィルターの発生を防止するようにしたもので
ある。

【００１９】この際に、図５に示すように、クロス・フ
ェードして読み出される楽音信号データの他方の出力レ
ベルを最大にするとより効果的であり、さらに、クロス
・フェードして読み出される楽音信号データの他方の出
力レベルを最大にする際に、波形の不連続によるノイズ
の発生を抑止するために、クロス・フェードして読み出
される楽音信号データの他方の出力レベルを、ある傾き
をもたせてある時間ｔをかけて滑らかに最大にするよう
にすると一層効果的である。

【００２０】

【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明によるピッチ・シフト装置の実施の形態を詳
細に説明する。

【００２１】図６には、本発明によるピッチ・シフト装
置の第一の実施の形態の全体の構成を説明するためのブ
ロック構成図が示されている。

【００２２】図６に示すピッチ・シフト装置は、ディレ
イ・ライン（ＤＥＬＡＹ ＬＩＮＥ）（１０）に入力さ
れた楽音信号データが、スレーブＬＦＯ１（ＳＬＡＶＥ
ＬＦＯ １）（１２）およびスレーブＬＦＯ２（ＳＬ
ＡＶＥ ＬＦＯ ２）（１４）によってそれぞれ制御さ
れる直線補間手段１（ＩＰ１）（１６）および直線補間
手段２（ＩＰ２）（１８）によってそれぞれ読み出さ
れ、当該読み出された楽音信号データが、フェーダー１
（ＦＡＤＥＲ １）（２０）およびフェーダー２（ＦＡ
ＤＥＲ ２）（２２）によりそれぞれゲインを制御され
る乗算器２４および乗算器２６により振幅変調されてク
ロス・フェードされ、加算器（２８）によって加算され
て出力されることになる。

【００２３】ここで、スレーブＬＦＯ１（１２）および
スレーブＬＦＯ２（１４）は、図示しない外部の操作ペ
ダルなどにより制御されるＬＦＯ制御手段（ＬＦＯ Ｃ
ＯＮＴＲＯＬ）（３０）から出力されるＬＦＯレイト制
御信号（ピッチ制御信号）（ＬＦＯ ＲＡＴＥ（ＰＩＴ
ＣＨ））、ならびにＬＦＯ制御手段３０から出力される
ＬＦＯレイト制御信号を絶対値処理手段（ＡＢＳ）（３
２）を介して入力されるとともにＬＦＯ制御手段３０か
ら出力されるマスターＬＦＯ制御信号（ＭＡＳＴＥＲ
ＬＦＯ ＣＯＮＴＲＯＬ）を入力されるマスターＬＦＯ
（ＭＡＳＴＥＲＬＦＯ）（３４）の出力波形によって制
御される。図７（ａ）には、マスターＬＦＯ（３４）の
出力波形が示されている。

【００２４】さらに、マスターＬＦＯ（３４）の出力デ
ータは、絶対値処理手段（ＡＢＳ）（３６）、乗算器
（３８）および加算器（４０）を介してフェーダー１
（２０）に入力されるとともに、上記絶対値処理手段
（ＡＢＳ）（３６）を介してフェーダー２（２２）に入
力される。

【００２５】上記したように、これらフェーダー１（２
０）およびフェーダー２（２２）によって、直線補間手
段１（１６）と直線補間手段２（１８）とにより読み出
された楽音信号データのレベルをクロス・フェードする
ための波形が生成されるものであり、フェーダー１（１
６）の出力は乗算器（２４）により直線補間手段１（１
６）の出力と乗算され、フェーダー２（２２）の出力は
乗算器（２６）により直線補間手段２（１８）の出力と
乗算されて、乗算器（２４）と乗算器（２６）との出力
が加算器（２８）により加算されて、このピッチ・シフ
ト装置の出力楽音信号データとして出力されることにな
る。

【００２６】ここで、このピッチ・シフト装置の動作原
理を説明すると、ピッチ・シフト量が０のときに、マス
ターＬＦＯ３４の出力波形の値を強制的に０に収束させ
るようにしている。そして、マスターＬＦＯの出力波形
の絶対値と当該マスターＬＦＯの出力波形を反転した波
形とによって読み出し波形をそれぞれ振幅変調し、それ
を混合した後に出力するので、マスターＬＦＯの出力波
形の値が０になれば、読み出し波形の出力は片側のみと
なる。

【００２７】即ち、図８は、図６中からＬＦＯ制御手段
３０およびマスターＬＦＯ３４の構成部分を取り出して
示した要部のブロック構成図であり、図９（ａ）（ｂ）
は、それぞれＬＦＯ制御手段３０とマスターＬＦＯ３４
との出力波形を示している。即ち、ＬＦＯ制御手段３０
はマスターＬＦＯ３４に対して、図９（ａ）に示す出力
波形で示されるマスターＬＦＯ制御信号とＬＦＯレイト
制御信号とを出力する。

【００２８】ここで、ＬＦＯレイト制御信号は、このピ
ッチ・シフト装置全体を制御するＣＰＵ（図示せず）か
ら出力される制御信号であって、ピッチ・シフト装置の
ピッチ・シフト量を決定するデータである。また、マス
ターＬＦＯ３４は、鋸歯状波発振器であり、図９（ｂ）
がその出力波形である。

【００２９】そして、ＬＦＯ制御手段３０はＣＰＵから
送出されるピッチ・シフト量を監視し、「ピッチ・シフ
ト量≠０（ＰＩＴＣＨ≠０）」の状態では、マスターＬ
ＦＯ制御信号として「マスターＬＦＯ制御信号＝１」の
制御信号を出し続ける。このときマスターＬＦＯ３４
は、そのときのピッチ・シフト量に応じて供給されるＬ
ＦＯレイト制御信号（ＬＦＯ ＲＡＴＥ （ＰＩＴＣ
Ｈ））の絶対値に対応した発振周波数で発振を続ける
（図９のＡ区間）。

【００３０】上記した状態から、ＣＰＵが「ピッチ・シ
フト量＝０（ＰＩＴＣＨ＝０）」のデータを出力する
と、ＬＦＯ制御手段３０は予め設定されたある傾きで
「マスターＬＦＯ制御信号＝０」となる制御信号を出力
する（図９のｂ区間）。この制御信号は０以下にならな
いように０でリミットされ、「ピッチ・シフト量≠０
（ＰＩＴＣＨ≠０）」になるまで保持される（図９のＣ
区間）。

【００３１】このとき、マスターＬＦＯ３４は、「ピッ
チ・シフト量＝０（ＰＩＴＣＨ＝０）」になる直前の値
から、図９（ａ）のｂ区間の傾きに応じて０に収束す
る。

【００３２】次に、ＣＰＵが「ピッチ・シフト量≠０
（ＰＩＴＣＨ≠０）」のデータを出力すると、その瞬間
にＬＦＯ制御手段３０は「マスターＬＦＯ制御信号＝
１」を出力する。なお、この際に、図９（ａ）のｂ区間
のようにある傾きをもたせてもよい。このとき、マスタ
ーＬＦＯ３４は、供給されているＬＦＯレイト制御信号
（ＬＦＯ ＲＡＴＥ （ＰＩＴＣＨ））の絶対値に対応
した発振周波数で発振を開始する（図９のＤ区間）。

【００３３】図７（ｂ）および図１０（ｂ）は、それぞ
れピッチ・アップ（ＰＩＴＣＨ ＵＰ）時およびピッチ
・ダウン（ＰＩＴＣＨ ＤＯＷＮ）時のスレーブＬＦＯ
１（１２）とフェーダー１（２０）との出力波形であ
る。スレーブＬＦＯ１（１２）の出力波形は、ＬＦＯ制
御手段３０により供給されるＬＦＯレイト制御信号（Ｌ
ＦＯ ＲＡＴＥ （ＰＩＴＣＨ））に対応した傾きで変
化し、さらにマスターＬＦＯ（３４）の出力波形が折り
返すときピッチ・アップ時には「１」に、ピッチ・ダウ
ン時には「０」に初期化される。

【００３４】この初期値から、図７（ｂ）および図１０
（ｂ）に示すように、ピッチ・シフト量に応じて、スレ
ーブＬＦＯ１（１２）の出力波形は正または負の傾きを
もつ。

【００３５】なお、ピッチ・シフト量が０（ＰＩＴＣＨ
＝０）になるタイミングによっては、それぞれの図面の
区間Ｅで、それぞれ上記で示した区間のように最小値
（０）または最大値（１）にクリップしてしまう場合が
ある。

【００３６】また、図７（ｃ）および図１０（ｃ）は、
マスターＬＦＯ３４の出力波形を反転したＬＦＯ波形に
より、スレーブＬＦＯ１（１２）の出力波形と同様な方
法でスレーブＬＦＯ２（１４）の出力波形を生成したと
きの波形である。

【００３７】この図７（ｃ）および図１０（ｃ）に示す
スレーブＬＦＯ２（１４）の出力波形とを、図７（ｂ）
および図１０（ｂ）に示すスレーブＬＦＯ１（１２）の
出力波形とを比較すると、Ｅ区間において、ピッチ・シ
フト量に差異が生じることがわかる。

【００３８】そこで、このスレーブＬＦＯ１（１２）の
出力波形との差異が生じないようにしたのが、図７
（ｄ）および図１０（ｄ）に示すスレーブＬＦＯ２’波
形である。そして、実際の処理においては、このスレー
ブＬＦＯ２（１４）の出力波形としては、スレーブＬＦ
Ｏ２’波形を用いることになる。

【００３９】ここで、図１１は、スレーブＬＦＯ２’波
形を生成するための処理手順の一例を示すフローチャー
トであり、図１１において、 ＳＬＡＶＥ１＿ＮＥＷ：現サンプルのスレーブＬＦＯ１
（１２）および出力波形の値 ＩＮＩＴ／２ ：スレーブＬＦＯ１（１２）にお
けるピッチ・アップ時またはピッチ・ダウン時の初期値
の２分の１ ＳＬＡＶＥ２＿ＮＥＷ：現サンプルのスレーブＬＦＯ
２’波形の値 ＳＬＡＶＥ２＿ＯＬＤ：１サンプル前のスレーブＬＦＯ
２’波形の値 である。

【００４０】図１２はピッチ・アップ時の、図１３はピ
ッチ・ダウン時の図１１におけるＨＯＬＤおよびＳＬＡ
ＶＥ２＿ＮＥＷ（ＳＬＡＶＥ ＬＦＯ２’波形）の状態
を示している。

【００４１】ここで、直線補間手段１（１６）および直
線補間手段２（１８）により直線補間について説明する
と、本発明における直線補間とは、図１４において、以
下の演算を行うことによりＤＡＴＡを求めるための補間
処理を称する。

【００４２】ＮＥＷ−ＯＬＤ：ｙ＝１：（１−ｘ） ｙ＝（ＮＥＷ−ＯＬＤ）（１−ｘ） ＤＡＴＡ＝ＯＬＤ＋ｙ ＝ＮＥＷ（１−ｘ）＋ＯＬＤ×ｘ 直線補間手段１（１６）および直線補間手段２（１８）
においては、スレーブＬＦＯ１（１２）およびスレーブ
ＬＦＯ（１４）は整数部（Ｉ）と小数部（ｄ）とに切り
はなされ、整数部（Ｉ）はメモリのアドレス指定、小数
部（ｄ）は直線補間に使用される。

【００４３】図１５には、直線補間手段１（１６）の構
成が示されているが、直線補間を停止させるには、小数
部（ｄ）が０になるようにすればよい。

【００４４】ここで、 ｄ＝０ のときは ＡＤＤＲＥＳＳ［Ｉ］ ｄ＝１．０ のときは ＡＤＤＲＥＳＳ［Ｉ＋１］ となり、そのもののＤＡＴＡが補間手段１（１６）より
出力される。

【００４５】なお、小数部（ｄ）を「ピッチ・シフト量
＝０」のときに「ｄ＝０」にするには、ＬＦＯ制御手段
３０の出力と小数部（ｄ）とを乗算すればよい。これ
で、「ピッチ・シフト量＝０」のときの直線補間の停止
が実現できる。

【００４６】次に、本発明の第二の実施の形態を説明す
るが、この第二の実施の形態は、ＬＦＯ制御手段３０と
マスターＬＦＯ３４との間の構成を、図１６に示すよう
に変更した点のみ図１と異なるものである。

【００４７】この第二の実施の形態においては、マスタ
ーＬＦＯ３４の出力波形の符号をチェックし、振幅変調
波形を極小値または極大値になるように制御している。

【００４８】図１６において、サインチェック手段（Ｓ
ＩＧＮ ＣＨＥＣＫ）５０は、マスターＬＦＯ３４の出
力波形の符号を監視している。

【００４９】ＬＦＯ制御手段３０は、上記した第一の実
施の形態と同様に、ＣＰＵからのピッチ・シフト量を監
視してマスターＬＦＯ３４を制御するが、マスターＬＦ
Ｏ制御信号はサイン・チェック手段５０からの出力によ
り制御方法が異なる。

【００５０】即ち、「ピッチ・シフト量≠０」の状態の
ときは、上記した第一の実施の形態と同様に、マスター
ＬＦＯ３４は発振し続けＬＦＯ制御手段３０はＬＦＯレ
イト制御信号のみをマスターＬＦＯ３４に出力する。

【００５１】ここで、「ピッチ・シフト量＝０」になる
と、ＬＦＯ制御手段３０はサイン・チェック手段５０の
状態によりマスターＬＦＯ３４を制御する。即ち、「ピ
ッチ・シフト量＝０」になった瞬間、マスターＬＦＯ３
４の符号が負ならばＬＦＯ制御手段３０はマスターＬＦ
Ｏ３４の出力が０以上にならないようにリミットをかけ
る。一方、正ならば、オーバーフロー・チェックを行い
「１」でリミットする。同時にサイン・チェックの状態
にかかわらず、マスターＬＦＯ制御信号によりマスター
ＬＦＯ３４の傾きが大きくなるように制御される。この
ときの傾きを、マスターＬＦＯ３４の値により変えても
よい。

【００５２】また、「ピッチ・シフト量＝０」から「ピ
ッチ・シフト量≠０」になった瞬間、ＬＦＯ制御手段３
０は上記のリミットを解除しマスターＬＦＯ３４を発振
させる。

【００５３】上記した動作のマスターＬＦＯ３４、スレ
ーブＬＦＯ１（１２）およびスレーブＬＦＯ２（１４）
の出力波形を、図１７（ピッチ・アップ時）および図１
８（ピッチ・ダウン時）に示す。

【００５４】なお、音ゆれのないピッチ・シフトを実現
するための手法としては、図１９に示すような構成をと
ることにより、ピッチ・シフト装置のクロス・フェード
周期を、ピッチ検出手段で検出した入力信号のピッチ
（周波数）で制御する方法が知られている。

【００５５】ところで、ピッチ・シフト装置を２段直列
に接続する場合には、図２０に示す構成をとり、各ピッ
チ・シフト装置に対応するピッチ検出手段をそれぞれ設
け、各ピッチ検出手段においてそれぞれピッチ検出を行
うことになるが、図２０とは異なる新規な構成として、
図２１に示すように、単一のピッチ検出手段による１回
のピッチ検出によって、前段のピッチ・シフト装置にお
ける処理の結果から後段のピッチ・シフト装置への入力
ピッチを計算し、後段のピッチ・シフト装置を制御する
手法をとるようにしてもよい。

【００５６】

【発明の効果】本発明は、以上説明したように構成され
ているので、ある時点においてピッチ・シフト量を０に
指定した場合においても、発生される楽音の聴取者に対
して違和感を与えることのないピッチ・シフト装置を提
供することができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】ピッチ・シフト装置の基本原理を示した説明図
である。

【図２】従来のピッチ・シフト装置における、リング・
メモリからの楽音信号データの読みだし方、およびピッ
チ・シフトされた楽音の生成の仕方を説明するための説
明図である。

【図３】従来のピッチ・シフト装置におけるピッチ・シ
フトされた楽音の生成の様子を波形図とともに表した説
明図である。

【図４】従来のピッチ・シフト装置における問題点を説
明するための波形図である。

【図５】本発明によるピッチ・シフト装置の作用の原理
を説明するための波形図である。

【図６】本発明によるピッチ・シフト装置の第一の実施
の形態の全体の構成を説明するためのブロック構成図で
ある。

【図７】本発明によるピッチ・シフト装置の第一の実施
の形態のピッチ・アップ時における波形を示す説明図で
ある。

【図８】図６の要部のブロック構成図である。

【図９】本発明によるピッチ・シフト装置の第一の実施
の形態におけるＬＦＯ制御手段とマスターＬＦＯとの出
力波形を示す説明図である。

【図１０】本発明によるピッチ・シフト装置の第一の実
施の形態のピッチ・ダウン時における波形を示す説明図
である。

【図１１】スレーブＬＦＯ２’波形を生成するための処
理手順の一例を示すフローチャートである。

【図１２】ピッチ・アップ時のＨＯＬＤおよびＳＬＡＶ
Ｅ２＿ＮＥＷ（ＳＬＡＶＥ ＬＦＯ２’波形）の状態を
示す説明図である。

【図１３】ピッチ・ダウン時のＨＯＬＤおよびＳＬＡＶ
Ｅ２＿ＮＥＷ（ＳＬＡＶＥ ＬＦＯ２’波形）の状態を
示す説明図である。

【図１４】直線補間処理を説明するための説明図であ
る。

【図１５】直線補間手段１の詳細な構成を示す要部のブ
ロック構成図である。

【図１６】本発明によるピッチ・シフト装置の第二の実
施の形態におけるＬＦＯ制御手段とマスターＬＦＯとの
構成を示す要部のブロック構成図である。

【図１７】本発明によるピッチ・シフト装置の第二の実
施の形態のピッチ・アップ時における波形を示す説明図
である。

【図１８】本発明によるピッチ・シフト装置の第二の実
施の形態のピッチ・ダウン時における波形を示す説明図
である。

【図１９】音ゆれのないピッチ・シフトを実現するため
の従来の構成を示すブロック構成図である。

【図２０】ピッチ・シフト装置を２段直列に接続するし
た場合の構成を示すブロック構成図である。

【図２１】ピッチ・シフト装置を２段直列に接続するし
た場合の新規な構成を示すブロック構成図である。

【符号の説明】

１０ ディレイ・ライン １２ スレーブＬＦＯ１ １４ スレーブＬＦＯ２ １６ 直線補間手段１ １８ 直線補間手段２ ２０ フェーダー１ ２２ フェーダー２ ２４、２６、３８ 乗算器 ２８、４０ 加算器 ３０ ＬＦＯ制御手段 ３２、３６ 絶対値処理手段 ３４ マスターＬＦＯ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力された楽音信号を順次メモリに書き
   込み、書き込みアドレスからのアドレス差をピッチ・シ
   フト量として時間変化させる少なくとも２つの読み出し
   アドレスに従って前記楽音信号を読み出し、読み出され
   た各々の楽音信号を周期が同じであって極性が反転して
   いる少なくとも２つの同期信号でそれぞれ振幅変調した
   のちに混合して出力するピッチ・シフト装置において、 前記ピッチ・シフト量が０となったとき、前記同期信号
   の片方のレベルを０とするように制御する同期信号レベ
   ル制御手段を有することを特徴とするピッチ・シフト装
   置。
2. 【請求項２】 入力された楽音信号を順次メモリに書き
   込み、書き込みアドレスからのアドレス差をピッチ・シ
   フト量として時間変化させる少なくとも２つの読み出し
   アドレスに従って前記楽音信号を読み出し、読み出され
   た各々の楽音信号を周期が同じであって極性が反転して
   いる少なくとも２つの同期信号でそれぞれ振幅変調した
   のちに混合して出力するピッチ・シフト装置において、 前記ピッチ・シフト量が０となったとき、前記同期信号
   のレベルを極大値もしくは極小値となるように制御する
   同期信号レベル制御手段を有することを特徴とするピッ
   チ・シフト装置。