JPH0919170A - インバータの過電流保護回路 - Google Patents

インバータの過電流保護回路

Info

Publication number
JPH0919170A
JPH0919170A JP7166244A JP16624495A JPH0919170A JP H0919170 A JPH0919170 A JP H0919170A JP 7166244 A JP7166244 A JP 7166244A JP 16624495 A JP16624495 A JP 16624495A JP H0919170 A JPH0919170 A JP H0919170A
Authority
JP
Japan
Prior art keywords
circuit
current
switching element
short
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7166244A
Other languages
English (en)
Inventor
Nobuhiro Kurio
信広 栗尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP7166244A priority Critical patent/JPH0919170A/ja
Publication of JPH0919170A publication Critical patent/JPH0919170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【目的】 直流短絡の発生を高速でかつ確実に検出し、
故障したスイッチング素子以外の正常なスイッチング素
子を保護することにある。 【構成】 オンオフ動作する複数のスイッチング素子を
ブリッジ構成して各スイッチング素子にスナバコンデン
サを含むスナバ回路を並列接続し、各スイッチング素子
に流れる電流を検出する電流検出器を具備したインバー
タにおいて、スイッチング素子のオンオフタイミングを
検出する遷移検出回路１と、遷移検出回路１から出力さ
れるスイッチング素子のオンオフタイミングに基づい
て、スナバコンデンサでの充放電時間より長いタイマー
時間を生成するタイマー回路２と、タイマー回路２によ
り設定されたタイマー時間外で、スイッチング素子に流
れる電流値が所定レベルを超えたことにより過電流検出
回路３から出力される検出信号に基づいて、ゲートブロ
ック回路４からゲートブロック信号を出力させる判定回
路〔ＡＮＤ回路〕５とを具備する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はインバータの過電流検出
回路に関し、詳しくは、ＧＴＯ〔ゲート・ターンオフ・
サイリスタ〕等のスイッチング素子をブリッジ構成した
インバータにおいて、スイッチング素子の直流短絡によ
り発生した過電流から、故障した素子以外のスイッチン
グ素子を保護するインバータの過電流保護回路に関す
る。
【０００２】
【従来の技術】太陽光発電システム等の系統連系システ
ムに使用され、太陽電池や燃料電池等の直流電源からの
直流を交流変換して負荷に電力を供給するインバータに
は、図４に示すように４つのスイッチング素子〔ＧＴ
Ｏ〕ＳＷ1 〜ＳＷ4 をブリッジ構成した、例えば単相Ｐ
ＷＭインバータがある。
【０００３】このインバータは、具体的に以下の回路構
成を有する。前記各スイッチング素子ＳＷ1 〜ＳＷ4 に
スナバ回路ＳＮ1 〜ＳＮ4 及び還流ダイオードＤ1 〜Ｄ
4 をそれぞれ並列接続し、この並列回路にスイッチング
素子ＳＷ1 〜ＳＷ4 のターンオン時のｄｉ／ｄｔを抑制
するアノードリアクトルＡＬ1 〜ＡＬ4 を直列接続する
ことにより、インバータブリッジを構成する。尚、前記
スナバ回路ＳＮ1 〜ＳＮ4 は、図４に部分的に示すよう
にスナバダイオードＳＤとスナバコンデンサＳＣとを直
列接続し、前記スナバダイオードＳＤに放電抵抗ＳＲを
並列接続した回路構成を有する。
【０００４】このインバータブリッジの直流電源側に
は、直流短絡の発生時にインバータブリッジに流入する
電流を制限するバッファリアクトルＢＬ及び還流ダイオ
ードＤ B の並列回路が接続され、更に、その短絡電流を
強制的に遮断するヒューズＦが設けられる。また、イン
バータブリッジの交流出力側には、例えば、リアクトル
負荷〔完全遅れ負荷〕等の負荷ＬＤが接続される。尚、
図中、ＣD は直流電源〔図示せず〕の平滑コンデンサで
ある。
【０００５】インバータによる交流変換では、インバー
タブリッジを構成するスイッチング素子ＳＷ1 〜ＳＷ4
のオンオフ動作は、スイッチング素子ＳＷ1 とＳＷ4 又
はＳＷ3 とＳＷ2 がターンオンして負荷ＬＤに電流が流
れる力行モード、スイッチング素子ＳＷ2 とＳＷ4 又は
ＳＷ1 とＳＷ3 がターンオンし還流ダイオードＤ2 （Ｄ
4 ）又はＤ1 （Ｄ3 ）が通電して電流が流れる還流モー
ド、スイッチング素子ＳＷ1 とＳＷ4 又はＳＷ3 とＳＷ
2 がターンオンし還流ダイオードＤ1 とＤ4 又はＤ3 と
Ｄ2 が通電して電流が流れる回生モードの３つのモード
を繰り返すことにより行われる。
【０００６】ここで、前記インバータでは、直列接続さ
れたスイッチング素子ＳＷ1 とＳＷ 2 、又はＳＷ3 とＳ
Ｗ4 が同時にターンオンする直流短絡が発生する。この
スイッチング素子ＳＷ1 〜ＳＷ4 のオンオフ動作時、最
も問題となるのは還流モード時の直流短絡である。即
ち、例えば、還流モード時にスイッチング素子ＳＷ1 が
故障して短絡破壊すると、それ以外の正常なスイッチン
グ素子ＳＷ2 には、負荷ＬＤに流れる還流電流に加えて
バッファリアクトルＢＬでの還流電流が重畳された短絡
電流が流れ、その短絡電流がスイッチング素子ＳＷ2 の
可制御電流値を超えてスイッチング素子ＳＷ2 がそのタ
ーンオフ時に破壊する。
【０００７】このように短絡故障したスイッチング素子
ＳＷ1 以外の正常なスイッチング素子ＳＷ2 まで破壊す
ることになり、これを未然に防止して正常なスイッチン
グ素子ＳＷ2 を過電流保護する必要がある。そのため、
スイッチング素子ＳＷ1 の短絡故障により発生する短絡
電流を検出してその短絡電流を遮断しなければならな
い。そこで、前記直流短絡発生の有無を監視するために
電流検出器をインバータブリッジに設けるようにしてい
る。この過電流保護は、図４に示すように一つの電流検
出器ＣＴをインバータブリッジの直流電源側に設ける方
式と、図５に示すように各スイッチング素子ＳＷ1 〜Ｓ
Ｗ4 に４つの電流検出器ＣＴ1 〜ＣＴ4 をそれぞれ設け
る方式の二つの方式がある。
【０００８】
【発明が解決しようとする課題】ところで、図４に示す
一つの電流検出器ＣＴを使用した過電流保護は、以下の
要領で行われ、還流モード時、例えばスイッチング素子
ＳＷ1 が故障して短絡破壊する場合について説明する。
ここで、インバータの内部電力損失がないと仮定する
と、スイッチング素子ＳＷ1 の短絡故障が発生するまで
の前記還流モード時には、バッファリアクトルＢＬには
還流ダイオードＤB を介して出力電流ピーク値の還流電
流が流れている。
【０００９】図６はスイッチング素子ＳＷ2 に流れる電
流を示すが、同図に示すようにスイッチング素子ＳＷ1
が故障して短絡破壊するまでは、その故障したスイッチ
ング素子ＳＷ1 以外の正常なスイッチング素子ＳＷ2 に
は、スイッチング素子ＳＷ4の還流ダイオードＤ4 から
負荷ＬＤを介して一定の出力電流ピーク値の還流電流
〔図中破線〕が流れる。
【００１０】そして、スイッチング素子ＳＷ1 の短絡故
障が発生すると、前記スイッチング素子ＳＷ2 には、前
述した還流電流に加えて、バッファリアクトルＢＬでの
出力電流ピーク値の還流電流〔図中破線〕も流れこんで
くる。この時、前記スイッチング素子ＳＷ2 に流れる短
絡電流は、バッファリアクトルＢＬに還流電流が流れて
いたため、そのバッファリアクトルＢＬにより制限され
ることなく、アノードリアクトルＡＬ1 のみにより制限
されながらそのアノードリアクトルＡＬ1 で決まる急峻
なｄｉ／ｄｔで増加して出力電流ピーク値の二倍〔２×
出力電流ピーク値〕となる。スイッチング素子ＳＷ2 に
流れる短絡電流が〔２×出力電流ピーク値〕に達した後
は、前記バッファリアクトルＢＬとアノードリアクトル
ＡＬ1 により制限されながら、そのバッファリアクトル
ＢＬとアノードリアクトルＡＬ1で決まる緩やかなｄｉ
／ｄｔで増加する。
【００１１】従って、この短絡電流を遮断しスイッチン
グ素子ＳＷ2 をターンオフして過電流保護するために
は、図６に示すように〔２×出力電流ピーク値〕の短絡
電流がスイッチング素子ＳＷ2 の可制御電流値よりも小
さくなるようにその出力電流ピーク値を設定しなければ
ならず、即ち、出力電流ピーク値を可制御電流値の１／
２までに設定する必要がある。
【００１２】一方、インバータ容量の増大を図るために
スイッチング素子の電流利用率を向上させる目的から、
前記出力電流ピーク値を可制御電流値の１／２近傍ぎり
ぎりで設定しようとしても、前述した短絡電流に含まれ
る還流電流、即ち、負荷ＬＤから流れ込む一定の出力電
流ピーク値の還流電流が検出できないため、短絡電流が
〔２×出力電流ピーク値〕を超えた時点以降でないと、
短絡電流を検出することができないのでその検出が遅れ
る。その結果、一つの電流検出器ＣＴ〔図４参照〕を設
けた場合、短絡電流の検出時点からスイッチング素子Ｓ
Ｗ2 をターンオフさせてその短絡電流を遮断するまでの
時間がなくなる。
【００１３】このように出力電流ピーク値を可制御電流
値の１／２ぎりぎりで設定しようとすると、短絡電流を
検出して遮断するまでの時間がなくなるため、出力電流
ピーク値を可制御電流値の１／２よりも余裕をもって小
さく設定しなければならない。そうすると、スイッチン
グ素子の電流利用率が向上せずインバータ容量の増大が
図れない。従って、一つの電流検出器ＣＴを使用した方
式は、インバータ容量の増大という目的を達成するため
には好適な手段ではなかった。
【００１４】そこで、もう一方の方式、即ち、４つの電
流検出器ＣＴ1 〜ＣＴ4 を各スイッチング素子ＳＷ1 〜
ＳＷ4 にそれぞれ設けた方式では、インバータ容量の増
大を図りスイッチング素子の電流利用率を向上させる目
的から、前記出力電流ピーク値を大きく設定できる。図
７に示すようにスイッチング素子ＳＷ2 に流れる短絡電
流は、スイッチング素子ＳＷ1 の短絡故障が発生する
と、アノードリアクトルＡＬ1 のみにより制限されなが
らそのアノードリアクトルＡＬ1 で決まる急峻なｄｉ／
ｄｔで増加し、短絡電流の〔２×出力電流ピーク値〕が
可制御電流値を超える。尚、短絡電流が〔２×出力電流
ピーク値〕に達した後は、前述の方式の場合と同様、バ
ッファリアクトルＢＬとアノードリアクトルＡＬ1 によ
り制限されながら、そのバッファリアクトルＢＬとアノ
ードリアクトルＡＬ1 で決まる緩やかなｄｉ／ｄｔで増
加する。
【００１５】この各スイッチング素子ＳＷ1 〜ＳＷ4 に
電流検出器ＣＴ1 〜ＣＴ4 〔図５参照〕をそれぞれ設け
る方式では、直流短絡の発生時、短絡電流に含まれる還
流電流、即ち、負荷ＬＤから流れ込む一定の出力電流ピ
ーク値の還流電流を検出することができるので、電流検
出器ＣＴ2 によりスイッチング素子ＳＷ1 の短絡故障
を、短絡電流が可制御電流値及び〔２×出力電流ピーク
値〕を超えない範囲で高速に検出することができる。
【００１６】しかし、前述した短絡電流の検出後にスイ
ッチング素子ＳＷ2 をターンオフしようとしても、その
検出直後に短絡電流がスイッチング素子ＳＷ2 の可制御
電流値に達するので、前記スイッチング素子ＳＷ2 のタ
ーンオフが可制御電流を超えて行われるため、スイッチ
ング素子ＳＷ2 を破壊してしまうことになる。そのた
め、短絡電流が可制御電流値に達するまでの間に、スイ
ッチング素子ＳＷ2 のオンオフ動作が遷移しない状態に
保持してスイッチング素子ＳＷ2 をゲートブロックする
必要がある。
【００１７】このようにスイッチング素子ＳＷ2 をゲー
トブロックしてターンオン状態に保持すれば、そのター
ンオン状態のスイッチング素子ＳＷ2 に流すことができ
る電流（サージ順電流）は前記可制御電流値よりも十分
大きいので、短絡電流が短絡故障の検出時点から〔２×
出力電流ピーク値〕を超えた後、ヒューズＦによる溶断
でもって前記短絡電流を遮断することができる。
【００１８】このようにして、各スイッチング素子ＳＷ
1 〜ＳＷ4 に電流検出器ＣＴ1 〜ＣＴ4 をそれぞれ設け
る方式では、故障したスイッチング素子ＳＷ1 以外の正
常なスイッチング素子ＳＷ2 を破壊することなく、スイ
ッチング素子ＳＷ2 の出力電流を大きく設定することが
できてその電流利用率を向上させインバータ容量の増大
を図ることが実現できる。
【００１９】しかしながら、各スイッチング素子ＳＷ1
〜ＳＷ4 に電流検出器ＣＴ1 〜ＣＴ 4 をそれぞれ設ける
方式であっても、スナバ回路ＳＮ1 〜ＳＮ4 を有するイ
ンバータでは、スイッチング素子ＳＷ1 ，ＳＷ2 のオン
オフ時にスナバコンデンサＳＣでの充放電電流が急峻な
正弦波半波状となり、これが短絡電流の検出値に達する
値となるため、インバータの正常動作時、スイッチング
素子ＳＷ1 が短絡故障していないにもかかわらず、スナ
バ回路ＳＮ1 ，ＳＮ2 におけるスナバコンデンサＳＣの
充放電電流を短絡電流として誤検出し、スナバコンデン
サＳＣの充放電電流かスイッチング素子ＳＷ1 の故障に
よる短絡電流かを判別出来ないという問題があった。
【００２０】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、直流短絡の発
生を高速で検出し、その直流短絡のみを確実に検出して
故障したスイッチング素子以外の正常なスイッチング素
子を保護し得るインバータの過電流保護回路を提供する
ことにある。
【００２１】
【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明は、制御信号によりオンオ
フ動作する複数のスイッチング素子をブリッジ構成して
各スイッチング素子にスナバコンデンサを含む構成から
なるスナバ回路を並列接続し、各スイッチング素子に流
れる電流を検出する電流検出器を具備したインバータに
おいて、前記制御信号に基づくスイッチング素子のオン
オフタイミングを検出する遷移検出回路と、その遷移検
出回路から出力される前記スイッチング素子のオンオフ
タイミングに基づいて、前記スナバ回路のスナバコンデ
ンサでの充放電時間より長いタイマー時間を生成するタ
イマー回路と、そのタイマー回路により設定されたタイ
マー時間外で、前記スイッチング素子に流れる電流値が
所定レベルを超えたことにより過電流検出回路から出力
される検出信号に基づいて、ゲートブロック回路からゲ
ートブロック信号を出力させる判定回路とを具備したこ
とを特徴とする。
【００２２】
【作用】本発明では、各スイッチング素子に流れる電流
を検出する電流検出器を具備したインバータを前提とす
ることにより、直流短絡の発生時、スイッチング素子に
流れる短絡電流に含まれる還流電流、即ち、負荷ＬＤか
ら流れ込む一定の出力電流ピーク値の還流電流を検出す
ることができるので、スイッチング素子の短絡故障を、
短絡電流が可制御電流値を超えない範囲で高速に検出で
きる。
【００２３】また、タイマー回路によりスナバ回路のス
ナバコンデンサでの充放電時間より長いタイマー時間を
設定し、スイッチング素子のオンオフ時での前記スナバ
コンデンサの充放電電流値を短絡電流と誤検出すること
なく、判定回路からの出力に基づいて前記短絡電流のみ
を確実に検出する。
【００２４】この短絡電流の検出により、故障したスイ
ッチング素子以外の正常なスイッチング素子をゲートブ
ロックして破壊することなく、スイッチング素子の出力
電流を大きく設定し得る。
【００２５】
【実施例】本発明に係るインバータの過電流保護回路の
実施例を図１乃至図３に示して説明する。尚、図４乃至
図７と同一部分には同一参照符号を付して重複説明は省
略する。
【００２６】本発明の過電流保護回路は、図５に示すよ
うに制御信号によりオンオフ動作する複数のスイッチン
グ素子〔ＧＴＯ〕ＳＷ1 〜ＳＷ4 をブリッジ構成して各
スイッチング素子ＳＷ1 〜ＳＷ4 にスナバコンデンサＳ
Ｃ〔図４参照〕を含む構成からなるスナバ回路ＳＮ1 〜
ＳＮ4 を並列接続し、各スイッチング素子ＳＷ1 〜ＳＷ
4 に流れる電流を検出する４つの電流検出器ＣＴ1 〜Ｃ
Ｔ4 を具備したインバータを前提とし、以下、このイン
バータに適用した実施例について詳述する。
【００２７】尚、図５は、各スイッチング素子ＳＷ1 〜
ＳＷ4 に対応させて４つの電流検出器ＣＴ1 〜ＣＴ4 を
設けた場合を示すが、３つの電流検出器を具備したイン
バータであってもよい。即ち、負荷に１つの電流検出器
を設け、スイッチング素子ＳＷ1 とＳＷ3 〔又はＳＷ2
とＳＷ4 〕に２つの電流検出器をそれぞれ設け、電流検
出器を設けていない側のスイッチング素子ＳＷ2 とＳＷ
4 〔又はＳＷ1 とＳＷ 3 〕に流れる電流については、負
荷ＬＤと、スイッチング素子ＳＷ1 とＳＷ3 〔又はＳＷ
2 とＳＷ4 〕の２つの電流検出器に基づく演算処理から
算出するようにすればよい。
【００２８】図１はインバータブリッジを構成する４つ
のスイッチング素子ＳＷ1 〜ＳＷ4のうち、スイッチン
グ素子ＳＷ1 ，ＳＷ2 についての過電流保護回路を示
し、他のスイッチング素子ＳＷ3 ，ＳＷ4 についての過
電流保護回路は同一回路構成を有するために図示省略す
る。
【００２９】本発明の過電流保護回路は、図１に示すよ
うに前記制御信号Ｓ2 ，Ｓ3 に基づくスイッチング素子
ＳＷ1 〜ＳＷ4 のオンオフタイミングを検出する遷移検
出回路１と、その遷移検出回路１から出力される前記ス
イッチング素子ＳＷ1 〜ＳＷ 4 のオンオフタイミングに
基づいて、前記スナバ回路ＳＮ1 〜ＳＮ4 のスナバコン
デンサＳＣでの充放電時間より長いタイマー時間ｔm
〔図２参照〕を生成するタイマー回路２と、そのタイマ
ー回路２により設定されたタイマー時間外で、前記スイ
ッチング素子ＳＷ1 〜ＳＷ4 に流れる電流値が所定レベ
ルを超えたことにより過電流検出回路３から出力される
検出信号Ｓ6 に基づいて、ゲートブロック回路４からゲ
ートブロック信号を出力させる判定回路〔ＡＮＤ回路〕
５とを具備する。
【００３０】尚、制御装置からの信号Ｓ1 に基づいて、
デッドタイム生成回路６により、後述するようにスイッ
チング素子ＳＷ1 ，ＳＷ2 をオンオフさせる制御信号Ｓ
2 ，Ｓ3 を前記遷移検出回路１及びゲートブロック回路
４に出力する。また、前記判定回路５の出力をラッチす
るラッチ回路７を設け、そのラッチ回路７の出力をゲー
トブロック回路４に送出する。このラッチ回路７は必ず
しも必要なものではなく、判定回路５の出力をそのまま
ゲートブロック回路４に送出するようにしてもよい。
【００３１】以下、還流モード時、スイッチング素子Ｓ
Ｗ1 が故障して短絡破壊し、その短絡故障したスイッチ
ング素子ＳＷ1 以外のスイッチング素子ＳＷ2 を破壊か
ら保護する場合について図２及び図３を参照しながら説
明する。
【００３２】まず、図２の場合、制御装置からの信号Ｓ
1 に基づいて、デッドタイム生成回路６では、スイッチ
ング素子ＳＷ1 をターンオンからターンオフへ遷移させ
る制御信号Ｓ2 を生成すると共に、前記スイッチング素
子ＳＷ1 のターンオフからデッドタイムｔd 経過した時
点でスイッチング素子ＳＷ2 をターンオフからターンオ
ンへ遷移させる制御信号Ｓ3 を生成する。これら制御信
号Ｓ2 ，Ｓ3 によりスイッチング素子ＳＷ1 ，ＳＷ2 が
オンオフ動作する。
【００３３】一方、遷移検出回路１では、前記制御信号
Ｓ2 におけるスイッチング素子ＳＷ 1 のターンオンから
ターンオフへの遷移を検出すると共に、制御信号Ｓ3 に
おけるスイッチング素子ＳＷ2 のターンオフからターン
オンへの遷移を検出する。この遷移検出回路１の検出出
力に基づいて、タイマー回路２では、スナバコンデンサ
ＳＣ〔図４参照〕での充放電時間より長いタイマー時間
ｔm を生成する。尚、このタイマー時間ｔm では、タイ
マー回路２の出力Ｓ4 をオフ状態とする。
【００３４】ここで、スイッチング素子ＳＷ1 ，ＳＷ2
のオンオフ時にスナバコンデンサＳＣでの充放電電流が
急峻な正弦波半波状となり〔図２のＳ5 参照〕、これが
過電流検出値に達する値となる。このようにスナバコン
デンサＳＣの充放電電流値が過電流検出値を超えると、
過電流検出回路３により前記スナバコンデンサＳＣの充
放電電流が検出され、その検出信号Ｓ6 が出力される。
この過電流検出回路３の検出出力Ｓ6 とタイマー回路２
の出力Ｓ4 を判定回路〔ＡＮＤ回路〕５に入力している
ため、前記タイマー時間ｔm 内で、スナバコンデンサＳ
Ｃの充放電電流による過電流検出回路３の検出出力があ
っても、判定回路５から出力されずスナバコンデンサＳ
Ｃの充放電電流を過電流として誤検出することはない。
【００３５】その後、スイッチング素子ＳＷ1 がその制
御信号Ｓ3 とずれて故障し短絡破壊すると、スイッチン
グ素子ＳＷ2 に流れる短絡電流は、アノードリアクトル
ＡＬ 1 のみにより制限されながらそのアノードリアクト
ルＡＬ1 で決まる急峻なｄｉ／ｄｔで増加して可制御電
流値を超える。各スイッチング素子ＳＷ1 〜ＳＷ4 に電
流検出器ＣＴ1 〜ＣＴ4 をそれぞれ設けた方式では、ス
イッチング素子ＳＷ2に流れる短絡電流に含まれる還流
電流、即ち、負荷ＬＤから流れ込む一定の出力電流ピー
ク値の還流電流を検出することができるので、スイッチ
ング素子ＳＷ1の短絡故障を、短絡電流が可制御電流値
を超えない範囲で高速に検出することができる。
【００３６】即ち、前記短絡電流の急峻な増加により過
電流検出回路３で短絡電流が過電流検出値を超えたこと
を検出し、その過電流検出回路３の検出出力Ｓ6 が判定
回路５に入力される。一方、この時、スイッチング素子
ＳＷ2 がオン状態を保持して遷移がないため、タイマー
回路２からの出力Ｓ4 ではタイマー時間ｔm が存在しな
いので、前記判定回路５からの出力がラッチ回路７でラ
ッチされ、そのラッチ回路７からの出力Ｓ7 に基づくゲ
ートブロック回路４からの出力により、スイッチング素
子ＳＷ2 がゲートブロックされオン状態に保持される。
【００３７】このようにしてスイッチング素子ＳＷ2 が
ゲートブロックされているため、短絡電流がその後急峻
に増加して可制御電流値を超えても、前記スイッチング
素子ＳＷ2 が破壊することはなく、バッファリアクトル
ＢＬとアノードリアクトルＡＬ1 により制限されなが
ら、そのバッファリアクトルＢＬとアノードリアクトル
ＡＬ1 で決まる緩やかなｄｉ／ｄｔで増加した後、ヒュ
ーズＦによる溶断でもって前記短絡電流を遮断すること
ができる。
【００３８】次に、図３の場合、制御装置からの信号Ｓ
1 に基づいて、デッドタイム生成回路６では、スイッチ
ング素子ＳＷ1 をターンオンからターンオフへ遷移させ
る制御信号Ｓ2 を生成すると共に、前記スイッチング素
子ＳＷ1 のターンオフへの遷移からデッドタイムｔd 経
過した時点でスイッチング素子ＳＷ2 をターンオフから
ターンオンへ遷移させ、更に、制御装置からの信号Ｓ1
によりターンオンからターンオフへ遷移させる制御信号
Ｓ3 を生成する。尚、スイッチング素子ＳＷ2のターン
オフへの遷移により前記スイッチング素子ＳＷ1 の制御
信号Ｓ2 では、デッドタイムｔd 経過した時点でターン
オフからターンオンへ遷移する。
【００３９】一方、遷移検出回路１では、制御信号Ｓ2
におけるスイッチング素子ＳＷ1 のターンオンからター
ンオフへの遷移を検出すると共に、制御信号Ｓ3 におけ
るスイッチング素子ＳＷ2 のターンオフからターンオン
への遷移とターンオンからターンオフへの遷移とを検出
する。この遷移検出回路１の検出出力に基づいて、タイ
マー回路２では、スナバコンデンサＳＣでの充放電時間
より長いタイマー時間ｔm を生成する。尚、スイッチン
グ素子ＳＷ2 の制御信号Ｓ3 は、前述したように二回の
遷移が存在するため、これによりタイマー回路２の出力
Ｓ4 では、二倍のタイマー時間２ｔm が連続して形成さ
れる。
【００４０】スイッチング素子ＳＷ1 のターンオフ時、
図２の場合と同様、スナバコンデンサＳＣでの充放電電
流が急峻な正弦波半波状となり〔図３のＳ5 参照〕、こ
れが過電流検出値に達する値となり、このスナバコンデ
ンサＳＣの充放電電流が過電流検出回路３により検出さ
れ、その検出信号Ｓ6 が出力される。しかし、この過電
流検出回路３の検出出力Ｓ6 とタイマー回路２の出力Ｓ
4 に基づく判定回路〔ＡＮＤ回路〕５の出力により、前
記タイマー時間ｔm 内に、スナバコンデンサＳＣの充放
電電流が存在するため、前記スナバコンデンサＳＣの充
放電電流を短絡電流として誤検出することはない。
【００４１】その後、スイッチング素子ＳＷ1 が制御信
号Ｓ3 のタイミングと同時に故障して短絡破壊すると、
スイッチング素子ＳＷ2 に流れる短絡電流は、アノード
リアクトルＡＬ1 のみにより制限されながらそのアノー
ドリアクトルＡＬ1 で決まる急峻なｄｉ／ｄｔで増加し
て可制御電流値を超える。そして、過電流検出回路３で
短絡電流が過電流検出値を超えたことを検出し、その過
電流検出回路３の検出出力Ｓ6 が判定回路５に入力さ
れ、前述した図２の場合と同様、スイッチング素子ＳＷ
1 の短絡故障を、短絡電流が可制御電流値を超えない範
囲で高速に検出することができる。
【００４２】ここで、スイッチング素子ＳＷ2 はオンし
ているため、スナバコンデンサＳＣがその放電を完了す
るまで、前記スイッチング素子ＳＷ2 をターンオフする
ことができない。従って、スイッチング素子ＳＷ2 は、
スナバコンデンサＳＣの放電が完了するまでの最小限の
時間を最小オンタイムｔw として制約を受けターンオフ
しないため、この最小オンタイムｔw 中にはスイッチン
グ素子ＳＷ2 がオン状態を保持して遷移しない。
【００４３】一方、タイマー回路２からの出力Ｓ4 によ
る二倍のタイマー時間２ｔm が経過した時点で、前記判
定回路５からの出力がラッチ回路７でラッチされ、その
ラッチ回路７からの出力Ｓ7 に基づくゲートブロック回
路４からの出力により、スイッチング素子ＳＷ2 がゲー
トブロックされオン状態が保持される。尚、前記スイッ
チング素子ＳＷ2 の最小オンタイムｔw はスナバコンデ
ンサＳＣの放電時定数で決まり、通常、その最小オンタ
イムｔw は二倍のタイマー時間２ｔm よりも大きくな
る。
【００４４】このようにしてスイッチング素子ＳＷ2 が
ゲートブロックされているため、短絡電流がその後急峻
に増加して可制御電流値を超えても、前記スイッチング
素子ＳＷ2 が破壊することはなく、バッファリアクトル
ＢＬとアノードリアクトルＡＬ1 により制限されなが
ら、そのバッファリアクトルＢＬとアノードリアクトル
ＡＬ1 で決まる緩やかなｄｉ／ｄｔで増加した後、ヒュ
ーズＦによる溶断でもって前記短絡電流を遮断すること
ができる。
【００４５】
【発明の効果】本発明によれば、各スイッチング素子に
流れる電流を検出する電流検出器を具備したインバータ
を前提とすることにより、直流短絡の発生時、スイッチ
ング素子の短絡故障を、短絡電流が可制御電流値を超え
ない範囲で高速に検出することができる。また、タイマ
ー回路によりスナバコンデンサでの充放電時間より長い
タイマー時間を設定し、スイッチング素子のオンオフ時
での前記スナバコンデンサの充放電電流値を短絡電流と
誤検出することなく、判定回路からの出力に基づいて前
記短絡電流のみを確実に検出する。更に、この短絡電流
の検出により、短絡故障したスイッチング素子以外の正
常なスイッチング素子をゲートブロックして破壊するこ
となく、スイッチング素子の出力電流を大きく設定し得
るので、その電流利用率を向上させインバータ容量の増
大を図ることが実現できる。
【図面の簡単な説明】
【図１】本発明に係るインバータの過電流保護回路の一
実施例を示す回路ブロック図
【図２】図１の過電流保護回路の各部での出力信号の一
例を示すタイムチャート
【図３】図１の過電流保護回路の各部での出力信号の他
例を示すタイムチャート
【図４】４つのスイッチング素子をブリッジ構成したイ
ンバータにおいて、一つの電流検出器を具備した例を示
す回路図
【図５】４つのスイッチング素子をブリッジ構成したイ
ンバータにおいて、各スイッチング素子に電流検出器を
それぞれ設けた例を示す回路図
【図６】図４のインバータにおいて、直流短絡が発生し
た場合でのスイッチング素子に流れる電流を示す特性図
【図７】図５のインバータにおいて、直流短絡が発生し
た場合でのスイッチング素子に流れる電流を示す特性図
【符号の説明】
１ 遷移検出回路 ２ タイマー回路 ３ 過電流検出回路 ４ ゲートブロック回路 ５ 判定回路 ＳＷ1 〜ＳＷ4 スイッチング素子 ＳＮ1 〜ＳＮ4 スナバ回路 ＳＣ1 〜ＳＣ4 スナバコンデンサ ＣＴ1 〜ＣＴ4 電流検出器

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 制御信号によりオンオフ動作する複数の
    スイッチング素子をブリッジ構成して各スイッチング素
    子にスナバコンデンサを含む構成からなるスナバ回路を
    並列接続し、各スイッチング素子に流れる電流を検出す
    る電流検出器を具備したインバータにおいて、 前記制御信号に基づくスイッチング素子のオンオフタイ
    ミングを検出する遷移検出回路と、その遷移検出回路か
    ら出力される前記スイッチング素子のオンオフタイミン
    グに基づいて、前記スナバ回路のスナバコンデンサでの
    充放電時間より長いタイマー時間を生成するタイマー回
    路と、そのタイマー回路により設定されたタイマー時間
    外で、前記スイッチング素子に流れる電流値が所定レベ
    ルを超えたことにより過電流検出回路から出力される検
    出信号に基づいて、ゲートブロック回路からゲートブロ
    ック信号を出力させる判定回路とを具備したことを特徴
    とするインバータの過電流保護回路。
JP7166244A 1995-06-30 1995-06-30 インバータの過電流保護回路 Pending JPH0919170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7166244A JPH0919170A (ja) 1995-06-30 1995-06-30 インバータの過電流保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7166244A JPH0919170A (ja) 1995-06-30 1995-06-30 インバータの過電流保護回路

Publications (1)

Publication Number Publication Date
JPH0919170A true JPH0919170A (ja) 1997-01-17

Family

ID=15827792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7166244A Pending JPH0919170A (ja) 1995-06-30 1995-06-30 インバータの過電流保護回路

Country Status (1)

Country Link
JP (1) JPH0919170A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024390A (ja) * 2009-07-21 2011-02-03 Hitachi Ltd 電力変換装置
WO2016173216A1 (zh) * 2015-04-30 2016-11-03 华为技术有限公司 一种数字电源保护电路及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011024390A (ja) * 2009-07-21 2011-02-03 Hitachi Ltd 電力変換装置
US8711586B2 (en) 2009-07-21 2014-04-29 Hitachi, Ltd. Power converter and method including noise suppression by controlling phase shifting of converter cells
WO2016173216A1 (zh) * 2015-04-30 2016-11-03 华为技术有限公司 一种数字电源保护电路及装置
US10298007B2 (en) 2015-04-30 2019-05-21 Huawei Technologies Co., Ltd. Digital power supply protection circuit, and apparatus

Similar Documents

Publication Publication Date Title
US5617012A (en) Power converter protecting apparatus for electric power system
Kumar et al. A fault-tolerant single-phase grid-connected inverter topology with enhanced reliability for solar PV applications
JPH09331668A (ja) スイッチ装置の保護装置および保護方法
EP1738454A2 (en) Inverter bridge controller implementing short-circuit protection scheme
JPH0410316B2 (ja)
JPS62156576A (ja) 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置
JPH114150A (ja) 半導体装置とこの半導体装置を用いた電力変換装置
US5057987A (en) Fault detection and protection strategy for a pair of complementary GTO thyristors
JPH10164854A (ja) 電力変換器
JPH06276756A (ja) 変換装置
JPH0821861A (ja) 電力変換装置の故障検出回路
JP3108444B2 (ja) Ｇｔｏインバータ装置
JP3831932B2 (ja) インバータ装置
JPH0723998U (ja) インバータの短絡検出回路
JPH07107751A (ja) インバータ回路
JP3019555B2 (ja) Ｇｔｏサイリスタインバータ
JP2998213B2 (ja) 電源装置の運転方法
JPS62100163A (ja) ゲ−トタ−ンオフサイリスタの保護装置
JPH0866047A (ja) 電圧形電力変換装置
JPH07107747A (ja) コンバータ装置
JPS6074975A (ja) インバ−タのア−ム短絡検出回路
JP2002112452A (ja) 電力変換装置
JPH09201067A (ja) インバータ装置の保護装置
JPH06319268A (ja) インバータ駆動制御装置
JPH06319267A (ja) インバータ駆動用直流過電流検出装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030602