JPH09198888A - メモリの書込装置および方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ＥＥＰＲＯＭをテストすることにより内部デ
ータが変更されて、生産途中にＥＥＰＲＯＭの設定値が
変更になっても、ファンクションチェッカボード２のプ
ログラムも変更しなくてよいようにする。 【解決手段】 ファンクションチェッカボード２側で挿
入可能なＥＥＰＲＯＭマスタをＩＣソケット上に挿入し
ておき、その内容をファンクションチェッカテスト終了
後にコピーしてメインボード１上のＥＥＰＲＯＭ１０７
に正常な工場出荷用データを書き込むようにして、ファ
ンクションチェッカボード２のプログラムを変更するこ
となく、ＥＥＰＲＯＭ１０７にデータを書き込むことが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリの書込装置
に関する。

【０００２】

【従来の技術】近年、メモリとして電気的消去可能なメ
モリ（ＥＥＰＲＯＭ）が多くの電子機器で使われてい
る。このようなＥＥＰＲＯＭにデータを書き込む場合、
まず、ＥＥＰＲＯＭの読み書きをチェックした後に全て
ＦＦｈデータ（メーカ入荷時データ）を書き込み、ＥＥ
ＰＲＯＭを搭載するターゲットボードのファームウェア
がＥＥＰＲＯＭのデータは全てＦＦｈであると認識した
場合、ＥＥＰＲＯＭに新たに工場出荷データを書き込ん
でいた。この工程では、電源立ち上げ後に長い時間書き
込み処理を行うので、書き込み中に電源が落とされてし
まう場合があった。そのため、読み書きチェックの最後
に工場用治具で工場出荷用データを書き込んでいた。

【０００３】また、従来、シリアルＥＥＰＲＯＭでは、
Ｉ／Ｏポートの信号レベルをソフトウェアによりＬ→Ｈ
→Ｌに設定していた。その場合、クロック、データ、ク
ロック……と交互にクロックとデータとを書き込むよう
に処理していた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の前者の場合、工場用治具で出荷データの書き込みを
行っているが、量産後、ＥＥＰＲＯＭのデータが変更に
なった場合や、同じ機種でも出荷先が異なる場合あるい
は同じハードウェアでもソフトウェアが異なる機種の場
合には、それに応じて治具用プログラムを変更しなれば
ならずその対応が大変だった。

【０００５】後者の場合、クロックを自動生成し、ロジ
ック内部でパラレル／シリアル変換し、シリアルでクロ
ックに同期させてデータを出力する場合でも、ＥＥＰＲ
ＯＭの書込方法は各社まちまちであり、クロックの回数
などもメーカによって異なっていた。それゆえ、ターゲ
ットボードのＥＥＰＲＯＭの種類を変更すると書込方法
を変更する必要があった。

【０００６】そこで、本発明は、工場出荷データが異な
る場合にもプログラムを変更することなく対応でき、メ
モリの種類の変更にも対応できるメモリの書込装置を提
供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係るメモリの書込装置は、メモ
リにデータを書き込むメモリの書込装置において、マス
タメモリが実装され、該マスタメモリの機能をチェック
する機能チェック基板と、該機能チェック基板と信号線
を介して接続され、装着されたターゲットメモリのデー
タを初期化するターゲット基板と、該ターゲット基板に
設けられ、前記機能チェック基板から転送される前記マ
スタメモリのデータを前記ターゲットメモリに書き込む
データ書込回路とを備えたことを特徴とする。

【０００８】請求項２に係るメモリの書込装置では、請
求項１に係るメモリの書込装置において、前記メモリは
シリアルＥＥＰＲＯＭであり、前記データ書込回路は、
カウント数をセットするカウンタと、該セットされたカ
ウント数だけクロックを発生させるクロック発生器と、
該発生したクロックに同期して前記シリアルＥＥＰＲＯ
Ｍにデータを書き込むデータレジスタとを備えたことを
特徴とする。

【０００９】請求項３に係るメモリの書込方法は、メモ
リにデータを書き込むメモリの書込方法において、機能
チェック基板に実装されたマスタメモリの機能をチェッ
クし、前記機能チェック基板と信号線を介して接続され
たターゲット基板に装着されたターゲットメモリのデー
タを初期化し、該初期化されたターゲットメモリに前記
機能チェック基板から転送される前記マスタメモリのデ
ータを書き込むことを特徴とする。

【００１０】

【発明の実施の形態】本発明のメモリの書込装置の実施
の形態について説明する。本実施の形態におけるメモリ
の書込装置はファンクションチェッカシステムに適用さ
れる。

【００１１】図１はＥＥＰＲＯＭのファンクションチェ
ッカシステムの構成を示す説明図である。図において、
１は工場でチェックされるターゲットとしてのメインボ
ードである。メインボード１において、１０１はイーサ
ネット用のボードなどを接続できる拡張インターフェー
ス（Ｉ／Ｆ）である。１０２はハードディスクドライブ
（ＨＤＤ）Ｉ／Ｆであり、例えばＩＤＥ、ＳＣＳＩ、Ｓ
ＡＳＩ Ｉ／Ｆである。

【００１２】１０３はＲＳ４２２（Ａｐｐｌｅ Ｔａｌ
ｋ）Ｉ／Ｆである。１０４はＲＳ２３２Ｃ Ｉ／Ｆであ
り、本装置ではＲＳ２３２Ｃを介して後述するファンク
ションチェッカボード２からメインボード１に命令コマ
ンドが送られる。

【００１３】１０５はセントロニクスＩ／Ｆである。１
０６はエンジンＩ／Ｆであり、プリンタエンジンと接続
可能である。１０７は出荷用データを書き込むためのＥ
ＥＰＲＯＭ、１０８はターゲットとしてのメインボード
１の動作を制御するＣＰＵである。

【００１４】１０９および１１０はこのボードを動作さ
せるためのプログラムＲＯＭが搭載されたＲＯＭ−ＤＩ
ＭＭである。１１１はＲＡＭであり、ＲＡＭ−ＤＩＭＭ
に配されている。１１２はメインボード１を制御するゲ
ートアレイ（ＧＡ）、１１３はスタティックＲＡＭ（Ｓ
ＲＡＭ）である。

【００１５】一方、メインボード１に接続されるファン
クションチェッカボード２において、２０１は拡張Ｉ／
Ｆ１０１に接続された信号線３０１をモニタする拡張Ｉ
／Ｆ、２０２はＨＤＤＩ／Ｆ１０２に接続された信号線
３０２をモニタするＨＤＤＩ／Ｆ、２０３はＲＳ４２２
Ｉ／Ｆ１０３に接続された信号線３０３をモニタする
ＲＳ４２２ Ｉ／Ｆ、２０４はＲＳ２３２Ｃ Ｉ／Ｆに
接続された信号線１０４をモニタするＲＳ２３２Ｃ Ｉ
／Ｆ、２０５はセントロニクスＩ／Ｆ１０５に接続され
た信号線３０５をモニタするセントロニクスＩ／Ｆであ
る。また、２０６はエンジンＩ／Ｆに接続された信号線
３０６をモニタするエンジンＩ／Ｆであり、メインボー
ド１に電力を供給する。

【００１６】２０７は工場出荷用のデータが書き込まれ
ているマスターＥＥＰＲＯＭである。２０８はファンク
ションチェッカボード２の動作を制御するＣＰＵであ
る。２０９はファクションチェッカボード２を動作させ
るプログラムが搭載されたＲＯＭ、２１０はファンクシ
ョンチェッカ用パネル、２１１はファンクションチェッ
カ用のモニタであり、例えばノート型パソコンでも構わ
ない。ファンクションチェッカ用のモニタ２１１にはＲ
Ｓ２３２Ｃを通じてキャラクタが送られる。

【００１７】２１２はファクションチェッカシステムを
動作させるための電源である。２１３はファンクション
チェッカ用サーマルプリンタである。２１４はファンク
ションチェッカボード２を動作させるロジック回路であ
る。

【００１８】３はファンクションチェッカボード２とメ
インボード１とを接続するケーブル群であり、３０１は
拡張Ｉ／Ｆを結ぶケーブルである。３０２はＨＤＤケー
ブル、３０３はＲＳ４２２のケーブル、３０４はＲＳ２
３２Ｃケーブル、３０５はセントロニクスケーブル、３
０５はエンジンケーブルである。

【００１９】ファンクションチェッカシステムでは、フ
ァンクションチェッカボード２からＲＳ２３２Ｃを経由
してメインボード１に命令コマンドを送り、メインボー
ド１はその命令コマンドを解析し、解析した内容にした
がってＲＯＭ、ＲＡＭあるいは各Ｉ／Ｆをチェックす
る。

【００２０】メインボード１のチェック内容は、ＲＳ２
３２Ｃを介してファンクションチェッカボード２に送り
返される。本実施の形態におけるチェックは、主に基板
パターンの正当性、半田不良、半導体の不良を工場出荷
前に検査することである。

【００２１】このチェックでは、検査対象のメインボー
ド１のアドレスやデータの値を０→１→０と変化させる
ことにより半導体のピンが隣同士でショートしていない
か、基板パターンが切れたりしていないか、半導体自身
の不良がないかなど、正常に基板が動作できるかを最小
限の動作時間で検証する。

【００２２】本システムが最終的にチェックを終了する
と、ＥＥＰＲＯＭが実装されているメインボード１の場
合、ＥＥＰＲＯＭ１０７の単体検査も行っているので、
ＥＥＰＲＯＭ１０７に設定されたデータは壊れてしま
う。

【００２３】メインボード１では、ＣＰＵ１０８はＲＯ
Ｍ−ＤＩＭＭ１０９に記憶された制御プログラムなどに
基づいて各種のデバイスとのアクセスを総括的に制御
し、エンジンＩ／Ｆ１０６を介して接続された印刷部
（プリンタエンジン）２１３に出力情報としての画像信
号を出力する。

【００２４】ＣＰＵ１０８は入力部であるＲＳ４２２Ｉ
／Ｆ１０３、ＲＳ２３２Ｃ Ｉ／Ｆ１０４、セントロニ
クスＩ／Ｆ１０５、拡張Ｉ／Ｆ１０１を介してホストコ
ンピュータ（図示せず）との通信処理が可能となってい
る。１１１はＣＰＵ１０８の主メモリ、ワークエリアな
どとして機能するＲＡＭ−ＤＩＭＭであり、さらにＲＡ
Ｍ−ＤＩＭＭオプションを追加することによりメモリ容
量を拡張することができるように構成されている。尚、
ＲＡＭ−ＤＩＭＭ１１１は、出力情報展開領域、環境デ
ータ格納領域、ＥＥＰＲＯＭ（ＮＶＲＡＭ）などに用い
られる。

【００２５】図２はゲートアレイ１１２に組み込まれて
いるロジック回路の構成を示すブロック図である。図に
おいて、１０８はＣＰＵ、１０７はＥＥＰＲＯＭであ
る。ゲートアレイ１１２の内部のロジック回路におい
て、１１２３はアドレスデコーダで各レジスタに対応す
るアドレスにデータがリードライトされたとき各レジス
タにデコード信号を真にする。１１２４はカウンタレジ
スタであり、ＣＰＵ１０８がデータを書き込むとそのク
ロック数だけ自動的にクロックが生成されるようにする
ための回数を保持する。１１２５はＣＳ信号を生成する
ためのレジスタであり、ＣＰＵ１０８はこのレジスタ１
１２５に任意のデータを書き込むことによりＣＳ信号を
制御する。

【００２６】１１２６はクロックジェネレータであり、
カウンタレジスタ１１２４で生成された数だけクロック
を自動的に生成する。１１２７はＥＥＰＲＯＭ用のリー
ドライトのレジスタであり、データをＥＥＰＲＯＭに送
る場合、パラレルシリアル変換し、逆にＥＥＰＲＯＭか
らデータを受けとるときはシリアルパラレル変換を行
う。この場合、拡張Ｉ／Ｆ１０１は、ＣＰＵ１０８のバ
ッファリングされたアドレスバスおよびデータバスに接
続されているとする。ＣＰＵ１０８はそのアドレスおよ
びデータバスに接続されているロジック回路２１４を経
由してマスタＥＥＰＲＯＭ２０７のデータを読み込み、
ターゲット用のＥＥＰＲＯＭ１０７にデータを書き込
む。

【００２７】また、例えば、ＣＰＵ１０８のアドレスデ
ータバスが直接ファンクションチェッカボード２に繋が
っていない場合、ＣＰＵ２０８はセントロニクスＩ／Ｆ
２０５あるいはＲＳ２３２Ｃを使ってマスタＥＥＰＲＯ
Ｍのデータをメインボード１に渡し、そのデータはＣＰ
Ｕ１０８により一旦ＲＡＭ−ＤＩＭＭ１１１にセーブさ
れ、そのデータをＣＰＵ１０８はＥＥＰＲＯＭ１０７に
書き込む。

【００２８】ＥＥＰＲＯＭ１０７のチェック動作につい
て説明する。図３はＥＥＰＲＯＭのデータ転送処理手順
を示すフローチャートである。前述したように、ＥＥＰ
ＲＯＭ１０７はシリアルＥＥＰＲＯＭであり、ゲートア
レイ１１２を介してＣＰＵ１０８に制御される。ＥＥＰ
ＲＯＭ１０７にデータを書き込む場合、まず、ＣＰＵ１
０８がカウンタレジスタ１１２４にデータを書き込む
（ステップＳ１）。さらに、ＣＰＵ１０８がＥＥＰＲＯ
Ｍ１０７にデータを書き込みたい場合、データレジスタ
１１２７にデータを書き込む（ステップＳ２）。

【００２９】書き込み終わると、クロック発生器１１２
６のフラグがオン、つまり書き込みおよび読み込みが禁
止になる。信号ＣＳ＝Ｈ（オン）にすると、データレジ
スタ１１２７に書き込まれていたＥＥＰＲＯＭ１０７の
データはクロックＳＫに同期して転送される（ステップ
Ｓ４）。

【００３０】データレジスタ１１２７にＥＥＰＲＯＭ１
０７にデータを書き込むためのクロック発生器１１２６
からのクロックＳＫがなくなると、データ転送を終了し
てフラグをオフし（ステップＳ５）、信号ＣＳ＝Ｌ（オ
フ）にして（ステップＳ６）処理を終了する。

【００３１】このように、従来ではメインボードに搭載
されているＥＥＰＲＯＭをテストすることにより内部デ
ータが変更されると、電源投入時にＥＥＰＲＯＭイニシ
ャライズエラーとなってしまうので、生産途中にＥＥＰ
ＲＯＭの設定値が変更になるとファンクションチェッカ
ボード２のプログラムも変更する必要があるが、本実施
の形態におけるファンクションチェッカシステムでは、
ファンクションチェッカボード２側で挿入可能なＥＥＰ
ＲＯＭマスタをＩＣソケット上に挿入しておき、その内
容をファンクションチェッカテスト終了後にコピーして
メインボード１上のＥＥＰＲＯＭ１０７に正常な工場出
荷用データを書き込む。このようなシステム構成にして
おくことで、生産中にＥＥＰＲＯＭ１０７の値が変更に
なっても、ファンクションチェッカボード２のプログラ
ムを変更することなくＥＥＰＲＯＭ１０７にデータを書
き込むことができる。

【００３２】また、ターゲットであるＥＥＰＲＯＭの種
類が変更になってもプログラムを大きく修正することな
くＥＥＰＲＯＭのデータ転送が可能である。さらに、ゲ
ートアレイ１１２の外部ピンなどでクロックを自動生成
する回数をプログラム変更なしで外部ピン、ジャンパー
で設定変更することも可能である。

【００３３】

【発明の効果】本発明の請求項１に係るメモリの書込装
置によれば、メモリにデータを書き込む際、マスタメモ
リが実装された機能チェック基板に該マスタメモリの機
能をチェックし、該機能チェック基板と信号線を介して
接続されたターゲット基板に装着されたターゲットメモ
リのデータを初期化し、該ターゲット基板に設けられた
データ書込回路により前記機能チェック基板から転送さ
れる前記マスタメモリのデータを前記ターゲットメモリ
に書き込むので、工場出荷データが異なる場合にプログ
ラムを変更することなくメモリにデータを書き込むこと
ができる。

【００３４】請求項２に係るメモリの書込装置によれ
ば、前記メモリはシリアルＥＥＰＲＯＭであり、前記デ
ータ書込回路は、カウント数をセットするカウンタと、
該セットされたカウント数だけクロックを発生させるク
ロック発生器と、該発生したクロックに同期して前記シ
リアルＥＥＰＲＯＭにデータを書き込むデータレジスタ
とを備えたので、シリアルＥＥＰＲＯＭの種類によって
転送するデータが異なる場合でも、書き込みのカウント
数を変更するだけでシリアルＥＥＰＲＯＭにデータを書
き込むことができる。

【００３５】請求項３に係るメモリの書込方法によれ
ば、機能チェック基板に実装されたマスタメモリの機能
をチェックし、前記機能チェック基板と信号線を介して
接続されたターゲット基板に装着されたターゲットメモ
リのデータを初期化し、該初期化されたターゲットメモ
リに前記機能チェック基板から転送される前記マスタメ
モリのデータを書き込むので、工場出荷データが異なる
場合にプログラムを変更することなくメモリにデータを
書き込むことができる。

【図面の簡単な説明】

【図１】ＥＥＰＲＯＭのファンクションチェッカシステ
ムの構成を示す説明図である。

【図２】ゲートアレイ１１２に組み込まれているロジッ
ク回路の構成を示すブロック図である。

【図３】ＥＥＰＲＯＭのデータ転送処理手順を示すフロ
ーチャートである。

【符号の説明】

１ メインボード ２ ファンクションチェッカボード １０４、２０４ ＲＳ２３２Ｃ Ｉ／Ｆ １０７、２０７ ＥＥＰＲＯＭ １０８、２０８ ＣＰＵ １１２ ゲートアレイ １１２４ カウンタレジスタ １１２６ クロック発生器 １１２７ データレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メモリにデータを書き込むメモリの書込
   装置において、 マスタメモリが実装され、該マスタメモリの機能をチェ
   ックする機能チェック基板と、 該機能チェック基板と信号線を介して接続され、装着さ
   れたターゲットメモリのデータを初期化するターゲット
   基板と、 該ターゲット基板に設けられ、前記機能チェック基板か
   ら転送される前記マスタメモリのデータを前記ターゲッ
   トメモリに書き込むデータ書込回路とを備えたことを特
   徴とするメモリの書込装置。
2. 【請求項２】 前記メモリはシリアルＥＥＰＲＯＭであ
   り、 前記データ書込回路は、 カウント数をセットするカウンタと、 該セットされたカウント数だけクロックを発生させるク
   ロック発生器と、 該発生したクロックに同期して前記シリアルＥＥＰＲＯ
   Ｍにデータを書き込むデータレジスタとを備えたことを
   特徴とする請求項１記載のメモリの書込装置。
3. 【請求項３】 メモリにデータを書き込むメモリの書込
   方法において、 機能チェック基板に実装されたマスタメモリの機能をチ
   ェックし、 前記機能チェック基板と信号線を介して接続されたター
   ゲット基板に装着されたターゲットメモリのデータを初
   期化し、 該初期化されたターゲットメモリに前記機能チェック基
   板から転送される前記マスタメモリのデータを書き込む
   ことを特徴とするメモリの書込方法。